JPS62158332A - 半導体基板の裏面研削方法 - Google Patents

半導体基板の裏面研削方法

Info

Publication number
JPS62158332A
JPS62158332A JP3586A JP3586A JPS62158332A JP S62158332 A JPS62158332 A JP S62158332A JP 3586 A JP3586 A JP 3586A JP 3586 A JP3586 A JP 3586A JP S62158332 A JPS62158332 A JP S62158332A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
adhesive
thin film
photo
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3586A
Other languages
English (en)
Inventor
Kazuo Maruyama
丸山 員生
Hisashi Mizuide
水出 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3586A priority Critical patent/JPS62158332A/ja
Publication of JPS62158332A publication Critical patent/JPS62158332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体基板を薄くするため、該基板の裏面
を研削する方法に関する。
(従来の技術) ICナッグを搭載するICカードや時計などが薄くなっ
てきているので、ICチップ自体の厚みも薄くする必要
がある。そこで、素子形成後、半導体基板(半導体ウエ
ノ・)の裏面を研削して該基板を薄くすることが行われ
ており、−例としては、4インチの半導体ウニノーで、
厚さ525μmを225〜380μmとする。
半導体基板の裏面の研削は、裏面を上にして研削機のバ
キュームテーブルに半導体基板をセットして、同研削機
のダイヤモンド砥石などにより行われる。この時、研削
により発生したシリコンなどの研削屑が、半導体基板表
面に形成されている配線保護膜や配線金属を傷付けて良
品数や信頼性を低下させる恐れがある。
そこで、半導体基板の表面に表面保護テープを貼着し、
その状態で裏面の研削を行う方法が考えられている。
第2図はその方法を示す工程断面図である。まず、半導
体基板1の表面に、片面に粘着剤が付着したポリエステ
ルなどからなる表面保護テープ2を貼シ付ける(第2図
(a))。次に、半導体基板1の裏面を上にして該基板
1を研削機の・ぐキュームテーブル3に真空吸着により
固定する(第2図(b))。
そして、同研削機のダイヤモンド砥石などにより半導体
基板1の裏面を所定の厚さまで研削する。
その後、半導体基板1をバキュームテーブル3から取シ
外した後、表面に貼プ付けられている表面保護テープ2
をはがす。この時、表面保護テープ2の粘着剤4が半導
体基板1の表面に残る(第2図(C))。そこで、最後
に、この基板1表面に残った粘着剤4を発煙硝酸で除去
する(第2図(d))。
この残った粘着剤4はアセトンでは除去できない。
このような方法によれば、シリコンなどの研削屑による
基板1表面の配線保護膜や配線金属の傷つきを、表面保
護テープ2によシ防止できる。
(発明が解決しようとする問題点) しかるK、この方法にも、次のような欠点がある。すな
わち、この方法では、半導体基板1の表面から表面保護
テープ2をはがしt時、この保護テープ2の粘着剤4が
半導体基板1の表面に残るという欠点があるのである。
この粘着剤4には不純物(Na”、 K”、 CI!−
)が含まれている友め、この粘着剤4が付着したままI
Cに組み立てると、信頼性が低下する。
また、この粘着剤4は発煙硝酸によシ除去可能であるが
、発煙硝酸は極めて毒性が強く作業者が危険にさらされ
る。さらに、発煙硝酸によりAI!1ツドが変色するこ
とがある。
この発明は上記の点に鑑みなされたもので、その目的は
、発煙硝酸を使用せずに半導体基板上の表面保護テープ
による残存粘着剤を除去できる半導体基板の裏面研削方
法を提供することにある。
(問題点を解決するための手段) この発明では、半導体基板の裏面に薄膜を塗布形成し、
その薄膜を介在させて半導体基板の表面に表面保護テー
プを貼着する。
(作用) このようにすると、半導体基板の裏面を研削した後、表
面の表面保護テープをはがすと、該表面保護テープの粘
着剤は、薄膜表面に残る。その残存粘着剤は、前記薄膜
を有機溶剤などにより除去することによシ、この薄膜と
ともに取シ除かれる。
(実施例) 以下この発明の一実施例を第1図を参照して説明する。
第1図(&)に示す半導体基板11は、素子形成を終了
した半導体基板である。この半導体基板11の表面にホ
トレジストをスピンコーターなどによシ1〜5μmの厚
さに均一に塗布することにより、薄膜としてのホトレジ
スト膜12を前記基板11表面に形成する(第1図(b
))。次に、このホトレジスト膜12を有する半導体基
板11を100〜200℃の窒素または大気雰囲気のヘ
ーク炉中で10〜60分間ベークすることによシ、前記
ホトレジスト膜12内に含有している揮発性溶剤を飛ば
し、ホトレジスト膜12を固める。しかる後、片面に粘
着剤が付着したポリエステルなどからなる表面保護テー
プ13を、前記ホトレジスト膜12を介在させて半導体
基板11の表面に貼り付ける(第1図(C))。次に、
半導体基板11の裏面を上にしてHa板11を研削機の
バキュームテーブル141/r−iir 殉賜尊1rr
 h 田中半? / ”111 ry’A /−11N
  )lイ同研削機のダイヤモンド砥石などによシ半導
体基板11の裏面を所定の厚さまで研削する。この時、
半導体基板11の表面側に表面保護テープ13が貼り付
けられているので、研削屑によ多生導体基板11の表面
を傷付けることはない。その後、半導体基板11をバキ
ュームテーブル′14かう取り外した後、表面に貼り付
けられている表面保護テープ13をはがす。この時、表
面保護テープ13の粘着剤15は、半導体基板11表面
に形成されたホトレジスト膜12の表面に残る(第1図
(e))。
最後に、ホトレジスト膜12を有機溶剤によシ基板11
上から除去する(第1図(f))。すると、このホトレ
ジスト膜12の表面に残っていた表面保護テープの粘着
剤15も、このホトレジスト11112とともに半導体
基板11上から取シ除かれる。
なお、この一実施例では、薄膜としてホトレジスト膜を
使用したが、薄膜は、半導体基板表面と密着性がよく、
なおかつ半導体基板上から簡単に除去できる膜であれば
よく、ホトレジスト膜に限定されるものではない。
(発明の効果) 以上詳述したように、この発明の方法によれば、薄膜を
有機溶剤などにより除去することにより、この薄膜とと
もに表面保護チーブの残存粘着剤を半導体基板上から取
シ除くことができる。そして、これにより発煙硝酸を使
用しないですむので、発煙硝酸による危険性、発煙硝酸
によるアルミノットの変色を無くすことができる。また
、半導体基板上から粘着剤を除去することができるので
、信頼性の高いI(l得ることが可能となる。
【図面の簡単な説明】
第1図はこの発明の半導体基板の裏面研削方法の一実施
例を示す工程断面図、第2図は従来の方法を示す工程断
面図である。 11・・・半導体基板、12・・・ホトレジスト膜、1
3・・・表面保護テープ。 (a)              II牛4べ未jI
−飢(f)               + 1本i
iHの一笑方ヒイ列のぽケ面a 第1図

Claims (1)

  1. 【特許請求の範囲】 (a)半導体基板の表面に薄膜を塗布形成する工程と、 (b)その薄膜を介在させて前記半導体基板の表面に表
    面保護テープを貼着する工程と、 (c)その後、前記半導体基板の裏面を研削する工程と
    、 (d)その後、前記表面保護テープをはがし、さらに前
    記薄膜を除去する工程とを具備してなる半導体基板の裏
    面研削方法。
JP3586A 1986-01-06 1986-01-06 半導体基板の裏面研削方法 Pending JPS62158332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3586A JPS62158332A (ja) 1986-01-06 1986-01-06 半導体基板の裏面研削方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3586A JPS62158332A (ja) 1986-01-06 1986-01-06 半導体基板の裏面研削方法

Publications (1)

Publication Number Publication Date
JPS62158332A true JPS62158332A (ja) 1987-07-14

Family

ID=11463081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3586A Pending JPS62158332A (ja) 1986-01-06 1986-01-06 半導体基板の裏面研削方法

Country Status (1)

Country Link
JP (1) JPS62158332A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946714A (en) * 1987-08-25 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor devices
JP2002182652A (ja) * 2000-09-11 2002-06-26 Agilent Technol Inc 音響共振器及びその製造方法
JP2008159848A (ja) * 2006-12-25 2008-07-10 Denso Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946714A (en) * 1987-08-25 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor devices
JP2002182652A (ja) * 2000-09-11 2002-06-26 Agilent Technol Inc 音響共振器及びその製造方法
JP2008159848A (ja) * 2006-12-25 2008-07-10 Denso Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US4172907A (en) Method of protecting bumped semiconductor chips
KR100275249B1 (ko) 집적회로 보호용 폴리이미드 처리방법
KR940022799A (ko) 디엠디(dmd)를 절단한 후의 웨이퍼 처리방법
CA2143077A1 (en) Process for Fabricating an Integrated Circuit
JPS62158332A (ja) 半導体基板の裏面研削方法
JPH03234043A (ja) 半導体装置の製造方法
JPS5910059B2 (ja) 半導体装置の製法
US6528354B1 (en) Method of manufacturing a semiconductor device
JPS6135696B2 (ja)
JPS61180442A (ja) 半導体装置の製造方法
US6688948B2 (en) Wafer surface protection method
JPH08162429A (ja) 配線基板のパターンエリア保護方法
JPH05109679A (ja) 半導体装置の製造方法
JPH04336448A (ja) 半導体装置の製造方法
JPH02191358A (ja) 半導体素子の加工方法
JPH02303128A (ja) 半導体素子の製造方法
JPS63179529A (ja) 半導体基板の研削方法
JPS63160342A (ja) 保護膜および保護テ−プの除去方法
JPS6077148A (ja) ガラス基板の加工方法
JPS59117219A (ja) 半導体装置の製造方法
JPH0239432A (ja) 半導体装置の製造方法
JPH07201784A (ja) 半導体装置の製造方法
JPH0444335A (ja) 半導体装置の製造方法
JPH02202023A (ja) 半導体装置の製造方法