JPS6091665A - 薄膜化方法 - Google Patents
薄膜化方法Info
- Publication number
- JPS6091665A JPS6091665A JP19950983A JP19950983A JPS6091665A JP S6091665 A JPS6091665 A JP S6091665A JP 19950983 A JP19950983 A JP 19950983A JP 19950983 A JP19950983 A JP 19950983A JP S6091665 A JPS6091665 A JP S6091665A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- functional layer
- film
- layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 title abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000002346 layers by function Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 abstract description 7
- 239000012188 paraffin wax Substances 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 229910052594 sapphire Inorganic materials 0.000 abstract description 3
- 239000010980 sapphire Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、基板を大部分、裏面より除去して基板の表面
に形成されていた機能層のみを残す薄膜化の方法に関す
る。
に形成されていた機能層のみを残す薄膜化の方法に関す
る。
半導体素子製造分野や光学分野等を中心として機能的な
働きをする薄膜の用途は多岐に渡っている。それら薄膜
の製造方法のひとつとして、基板の表面に機能的な層を
形成し、この機能層を支持基板に接着した後、基板を裏
面からエツチング等の方法により大部分除去し、機能的
な層の部分のみを残す薄膜化方法がある。この方法の一
例をＳ ＯＩ （５ｉｌｉｃｏｎ Ｏｎ Ｉｎｓ＋Ｊａ
ｔｏｒ ）基板を用いて以下に示す。
働きをする薄膜の用途は多岐に渡っている。それら薄膜
の製造方法のひとつとして、基板の表面に機能的な層を
形成し、この機能層を支持基板に接着した後、基板を裏
面からエツチング等の方法により大部分除去し、機能的
な層の部分のみを残す薄膜化方法がある。この方法の一
例をＳ ＯＩ （５ｉｌｉｃｏｎ Ｏｎ Ｉｎｓ＋Ｊａ
ｔｏｒ ）基板を用いて以下に示す。
第１図においてｌはシリコン基板、２はシリコン基板１
の表面に形成された機能層である。機能層２は、絶縁層
３とシリコン薄膜４から構成されている。絶縁層３はシ
リコンの熱酸化膜、シリコン薄膜４はレーザアニール等
により再結晶化されたシリコン薄膜である。シリコン薄
膜４が薄膜トランジスタ等の能動素子、抵抗等の受動素
子を含んでいてもよい。第２図は第１図の基板を支持基
板に接着したもので、５は接着層、６は支持基板である
。接着層５はパラフィンワックス、支持基板６はサファ
イア基板である。この第２図の様な構造をつくり、シリ
コン基板１の裏側から例えば弗酸と硝酸の混合液等を用
いてシリコン基板をエツチングして溶かしてゆ（。エツ
チングが熱酸化膜３の所まで進行した時にエツチングを
終了させればシリコン基板に除去され、機能層のみを残
して薄膜化することができる。
の表面に形成された機能層である。機能層２は、絶縁層
３とシリコン薄膜４から構成されている。絶縁層３はシ
リコンの熱酸化膜、シリコン薄膜４はレーザアニール等
により再結晶化されたシリコン薄膜である。シリコン薄
膜４が薄膜トランジスタ等の能動素子、抵抗等の受動素
子を含んでいてもよい。第２図は第１図の基板を支持基
板に接着したもので、５は接着層、６は支持基板である
。接着層５はパラフィンワックス、支持基板６はサファ
イア基板である。この第２図の様な構造をつくり、シリ
コン基板１の裏側から例えば弗酸と硝酸の混合液等を用
いてシリコン基板をエツチングして溶かしてゆ（。エツ
チングが熱酸化膜３の所まで進行した時にエツチングを
終了させればシリコン基板に除去され、機能層のみを残
して薄膜化することができる。
しかしながら、この方法を用いると熱酸化膜３やシリコ
ン薄膜４中の応力により、薄膜が接着層５から剥離し薄
膜が破壊されてしまうことが多い。
ン薄膜４中の応力により、薄膜が接着層５から剥離し薄
膜が破壊されてしまうことが多い。
本発明は上記した薄膜化方法において、機能層の接着層
からの剥離と破壊を防止できる薄膜化方法を提供するこ
とを目的とする。
からの剥離と破壊を防止できる薄膜化方法を提供するこ
とを目的とする。
本発明は第３図に示すように基板表面に形成された機能
層２の上にあらかじめ絶縁性樹脂層７を形成しＣおき、
第４図のように支持基板６にパラフィンワックス５等の
接着剤を用いて接着した後、基板１の機能層２のない側
からエツチングにより基板１を除去することを特徴とす
る。絶縁性樹脂としては例えばポリイミドを用いること
ができる。
層２の上にあらかじめ絶縁性樹脂層７を形成しＣおき、
第４図のように支持基板６にパラフィンワックス５等の
接着剤を用いて接着した後、基板１の機能層２のない側
からエツチングにより基板１を除去することを特徴とす
る。絶縁性樹脂としては例えばポリイミドを用いること
ができる。
本発明によれば％第２図の様な構造をつくって薄膜化す
る場合に発生していた機能層の剥離と破壊を防止するこ
とが可能となる。
る場合に発生していた機能層の剥離と破壊を防止するこ
とが可能となる。
上記した例では、シリコン基板を用いて８０１構造を例
にとり説明したが、ガリウム砒素やインジウムリン等の
他の半導体基板や各種ガラス基板上に形成した各種の薄
膜トランジスタ、光学的干渉フィルタ等の機能層の場合
にも有効である。また、機能層が薄膜トランジスタの場
合には、絶縁性樹脂層を薄膜トランジスタ構造中の絶縁
層として使用しても同じ効果が得られる。機能層が光学
的フィルタ等の場合にも絶縁性樹脂層を光学的要素とし
て使用することも可能である。接着層としてもパラフィ
ンワックスだけでなく他の接着剤も使用可能である。薄
膜化の手段についても上記した例ではエツチングを用い
ているが、電気分解やポリシングあるいはそれらのくみ
あわせ等を用いても同じ効果が得られる。
にとり説明したが、ガリウム砒素やインジウムリン等の
他の半導体基板や各種ガラス基板上に形成した各種の薄
膜トランジスタ、光学的干渉フィルタ等の機能層の場合
にも有効である。また、機能層が薄膜トランジスタの場
合には、絶縁性樹脂層を薄膜トランジスタ構造中の絶縁
層として使用しても同じ効果が得られる。機能層が光学
的フィルタ等の場合にも絶縁性樹脂層を光学的要素とし
て使用することも可能である。接着層としてもパラフィ
ンワックスだけでなく他の接着剤も使用可能である。薄
膜化の手段についても上記した例ではエツチングを用い
ているが、電気分解やポリシングあるいはそれらのくみ
あわせ等を用いても同じ効果が得られる。
本発明によれば、支持基板からの機能層の剥離と破壊が
発生しない薄膜化を行なうことが可能となり、大面積で
均一な薄膜機能層が得られる。
発生しない薄膜化を行なうことが可能となり、大面積で
均一な薄膜機能層が得られる。
第１図は、８０１基板を示す断面図。１はシリコン基板
、２は機能層である。機能層２はシリコンの熱酸化膜３
とシリコン薄膜４から構成されている。 第２図は、第１図の基板を接着層５によって支持基板６
に接着した状態を示す断面図である。 第３図は、第１図に示した機能層２の上に絶縁性樹脂層
を形成した状態を示す断面図である。第４図は第３図の
基板を支持基板に接着した状態を示す断面図である。 第１図 男２図 第３図 第４図 ヨ珪 ト 」 ５ ｑ ／１
、２は機能層である。機能層２はシリコンの熱酸化膜３
とシリコン薄膜４から構成されている。 第２図は、第１図の基板を接着層５によって支持基板６
に接着した状態を示す断面図である。 第３図は、第１図に示した機能層２の上に絶縁性樹脂層
を形成した状態を示す断面図である。第４図は第３図の
基板を支持基板に接着した状態を示す断面図である。 第１図 男２図 第３図 第４図 ヨ珪 ト 」 ５ ｑ ／１
Claims (1)
- 基板に形成した機能層上に絶縁性樹脂層を形成後、前記
基板の前記絶縁性樹脂層側を支持基板に接着し、その後
前記基板を除去することを特徴とする薄膜化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19950983A JPS6091665A (ja) | 1983-10-25 | 1983-10-25 | 薄膜化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19950983A JPS6091665A (ja) | 1983-10-25 | 1983-10-25 | 薄膜化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091665A true JPS6091665A (ja) | 1985-05-23 |
Family
ID=16408995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19950983A Pending JPS6091665A (ja) | 1983-10-25 | 1983-10-25 | 薄膜化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091665A (ja) |
-
1983
- 1983-10-25 JP JP19950983A patent/JPS6091665A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
| KR100491356B1 (ko) | 초기기판에서최종기판으로박막을이동하는공정 | |
| JP3584035B2 (ja) | 石英基板上の単結晶シリコン・アイランド作製方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH04365377A (ja) | 半導体装置 | |
| JPH03250616A (ja) | Ｓ０１基板の製造方法 | |
| JPH04180648A (ja) | 誘電体分離基板の製造方法 | |
| JPS6091665A (ja) | 薄膜化方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JP2003068995A (ja) | 薄膜デバイス基板の製造方法 | |
| JPH0389519A (ja) | 半導体基板の製法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| US4815208A (en) | Method of joining substrates for planar electrical interconnections of hybrid circuits | |
| JPH02202023A (ja) | 半導体装置の製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63276228A (ja) | 半導体装置の製造方法 | |
| JPH02303128A (ja) | 半導体素子の製造方法 | |
| JP2580612B2 (ja) | 半導体装置の製造方法 | |
| JPS62158332A (ja) | 半導体基板の裏面研削方法 | |
| JPH09162087A (ja) | 貼り合わせ基板の製造方法 | |
| JPH10294246A (ja) | 半導体基板の薄層化の方法 | |
| JPS63222447A (ja) | 半導体基板 | |
| JPS6092649A (ja) | 半導体装置 | |
| JPH05136014A (ja) | 貼り合わせｓｏｉ基板の製造方法 |