JPH0239432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0239432A JPH0239432A JP19041788A JP19041788A JPH0239432A JP H0239432 A JPH0239432 A JP H0239432A JP 19041788 A JP19041788 A JP 19041788A JP 19041788 A JP19041788 A JP 19041788A JP H0239432 A JPH0239432 A JP H0239432A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- psg
- semiconductor substrate
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 abstract description 13
- 238000000227 grinding Methods 0.000 abstract description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910017604 nitric acid Inorganic materials 0.000 abstract description 2
- 229920000642 polymer Polymers 0.000 abstract description 2
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 238000002156 mixing Methods 0.000 abstract 1
- 229920002689 polyvinyl acetate Polymers 0.000 abstract 1
- 239000011118 polyvinyl acetate Substances 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000003912 environmental pollution Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XTXRWKRVRITETP-UHFFFAOYSA-N Vinyl acetate Chemical compound CC(=O)OC=C XTXRWKRVRITETP-UHFFFAOYSA-N 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔（既 要〕
半ぷ体基板の背面研削の際の配線層及びＰＳＧ膜の保護
方法の改良に関し、 簡単且つ容易に行うことが可能な、膜を介してプロテク
トフィルムを貼付して半導体基板の背面研削の際の配線
層及びＰＳＧ膜４の保護を行うことが可能な半導体装置
の製造方法の提供を目的とし、 半導体基板に半導体素子を形成し、配線層及びＰＳＧ膜
を形成した後、該配線層及びＰＳＧ膜の表面に膜を形成
し、液膜の表面にプロテクトフィルムを貼付する工程と
、前記半導体基板の配線層及びＰＳＧ膜を形成していな
い背面を研削し、エツチングする工程と、前記プロテク
トフィルムと前記膜とを一体として前記配線層及びＰＳ
Ｇ膜の表面から！Ｊ＃する工程とを含むよう構成する。
方法の改良に関し、 簡単且つ容易に行うことが可能な、膜を介してプロテク
トフィルムを貼付して半導体基板の背面研削の際の配線
層及びＰＳＧ膜４の保護を行うことが可能な半導体装置
の製造方法の提供を目的とし、 半導体基板に半導体素子を形成し、配線層及びＰＳＧ膜
を形成した後、該配線層及びＰＳＧ膜の表面に膜を形成
し、液膜の表面にプロテクトフィルムを貼付する工程と
、前記半導体基板の配線層及びＰＳＧ膜を形成していな
い背面を研削し、エツチングする工程と、前記プロテク
トフィルムと前記膜とを一体として前記配線層及びＰＳ
Ｇ膜の表面から！Ｊ＃する工程とを含むよう構成する。
本発明は、半導体装置の製造工程のウェーハプロセスに
係り、特に半導体基板の背面研削の際の配線層及びＰＳ
Ｇ膜の保護方法の改良に関するものである。
係り、特に半導体基板の背面研削の際の配線層及びＰＳ
Ｇ膜の保護方法の改良に関するものである。
半導体装置の製造工程のウェーハプロセスにおいては、
配線層及びＰＳＧ膜４の形成後に半導体基板の背面の研
削及びエツチング処理を行っている。
配線層及びＰＳＧ膜４の形成後に半導体基板の背面の研
削及びエツチング処理を行っている。
この工程では機械的及び化学的に表面の保護を行うこと
を目的として、配′！ｆＡｐ５及びＰ、ＳＧ膜の表面に
保護膜を形成することが必要である。
を目的として、配′！ｆＡｐ５及びＰ、ＳＧ膜の表面に
保護膜を形成することが必要である。
従来の方法は、配線層及びＰＳＧ膜の表面にレジストを
塗布してレジスト膜を形成し、保護膜として用いていた
が、レジスト膜のみでは保護の目的を充分に果たすこと
ができないため、レジスト膜を薄クシ、クツション材と
してプロテクトフィルムをこのレジスト膜の表面に貼付
して半導体基板の背面研削を行っている。
塗布してレジスト膜を形成し、保護膜として用いていた
が、レジスト膜のみでは保護の目的を充分に果たすこと
ができないため、レジスト膜を薄クシ、クツション材と
してプロテクトフィルムをこのレジスト膜の表面に貼付
して半導体基板の背面研削を行っている。
しかしながら、この方法ではレジスト膜の除去を行う際
に用いる有機溶剤による環境汚染或いは人体への悪影響
が懸念されるようになった。
に用いる有機溶剤による環境汚染或いは人体への悪影響
が懸念されるようになった。
以上のような状況から、半導体基板の背面の研削及びエ
ツチング処理において用いる保護膜の除去を、化学処理
によらないで短時間に行うことが可能な方法が要望され
ている。
ツチング処理において用いる保護膜の除去を、化学処理
によらないで短時間に行うことが可能な方法が要望され
ている。
従来の半導体装置の製造方法を、第２図により工程順に
説明する。
説明する。
まず、第２図（ａｌに示すように、半導体基板１１の表
面にシリコン酸化膜１２、配線層１３、ＰＳＧ膜１４を
形成し、その表面にレジストをスピンコータによって塗
布してレジスト膜１５を形成し、その表面にプロテクト
フィルム１６を貼付する。
面にシリコン酸化膜１２、配線層１３、ＰＳＧ膜１４を
形成し、その表面にレジストをスピンコータによって塗
布してレジスト膜１５を形成し、その表面にプロテクト
フィルム１６を貼付する。
つぎに、第２図（ｂ）に示すように６２５μｍの厚さの
半導体基板１１の背面研削を行って厚さを４１０μｍに
し、ライトエツチング処理を行って背面の熱酸化膜を除
去する。
半導体基板１１の背面研削を行って厚さを４１０μｍに
し、ライトエツチング処理を行って背面の熱酸化膜を除
去する。
ついで、第２図（Ｃ１に示すように、プロテクトフィル
ム１６を剥離し、有機溶剤を用いてレジスト膜を溶解し
て第２図（ｄ）に示すようにレジスト膜を除去する。
ム１６を剥離し、有機溶剤を用いてレジスト膜を溶解し
て第２図（ｄ）に示すようにレジスト膜を除去する。
この方法の他に、レジスト膜を形成しないで、配線層及
びＰＳＧ膜４に直接プロテクトフィルム１６を貼付して
配線層及びＰＳＧ膜４を保護する方法も考えられるが、
この場合には配線層及びＰＳＧ膜にプロテクトフィルム
１６の接着剤が残留する上、プロテクトフィルム１６の
剥離時に静電気が発生する虞もあり、不適当である。
びＰＳＧ膜４に直接プロテクトフィルム１６を貼付して
配線層及びＰＳＧ膜４を保護する方法も考えられるが、
この場合には配線層及びＰＳＧ膜にプロテクトフィルム
１６の接着剤が残留する上、プロテクトフィルム１６の
剥離時に静電気が発生する虞もあり、不適当である。
以上説明の従来の半導体装置の製造方法においては、半
導体基板の配線層及びＰＳＧ膜の表面のプロテクトフィ
ルムを除去した後に、配線層及びＰＳＧ膜の表面に形成
されているレジスト膜を有Ｎ？８剤を用いて溶解して除
去しなければならないため、除去作業に時間を要し、有
機溶剤による環境汚染或いは人体への悪影響が懸念され
るという問題点があった。
導体基板の配線層及びＰＳＧ膜の表面のプロテクトフィ
ルムを除去した後に、配線層及びＰＳＧ膜の表面に形成
されているレジスト膜を有Ｎ？８剤を用いて溶解して除
去しなければならないため、除去作業に時間を要し、有
機溶剤による環境汚染或いは人体への悪影響が懸念され
るという問題点があった。
本発明は以上のような状況から簡単且つ容易に行うこと
が可能な、膜を介してプロテクトフィルムを貼付して半
導体基板の背面研削の際の配線層及びＰＳＧ膜の保護を
行うことが可能な半導体装置の製造方法の提供を目的と
したものである。
が可能な、膜を介してプロテクトフィルムを貼付して半
導体基板の背面研削の際の配線層及びＰＳＧ膜の保護を
行うことが可能な半導体装置の製造方法の提供を目的と
したものである。
上記問題点は、半導体基板に半導体素子を形成し、配線
層及びＰＳＧ膜を形成した後、この配線層及びＰＳＧ膜
の表面に膜を形成し、この膜の表面にプロテクトフィル
ムを貼付する工程と、半導体基板の配線層及びＰＳＧ膜
を形成していない背面を研削し、エツチングする工程と
、プロテクトフィルムとＳＷ膜とを一体として配線層及
びＰＳＧ膜の表面から剥離する工程とを含む本発明によ
る半導体装置の製造方法によって解決される。
層及びＰＳＧ膜を形成した後、この配線層及びＰＳＧ膜
の表面に膜を形成し、この膜の表面にプロテクトフィル
ムを貼付する工程と、半導体基板の配線層及びＰＳＧ膜
を形成していない背面を研削し、エツチングする工程と
、プロテクトフィルムとＳＷ膜とを一体として配線層及
びＰＳＧ膜の表面から剥離する工程とを含む本発明によ
る半導体装置の製造方法によって解決される。
即ち本発明においては、半導体基板に半導体素子を形成
し、配線層及びＰＳＧ膜を形成した後、この配線層及び
ＰＳＧ膜の表面に膜を形成し、この膜の表面にプロテク
トフィルムを貼付し、半ｍ。
し、配線層及びＰＳＧ膜を形成した後、この配線層及び
ＰＳＧ膜の表面に膜を形成し、この膜の表面にプロテク
トフィルムを貼付し、半ｍ。
体基板の配線層及びＰＳＧ膜を形成していない背面を研
削する。
削する。
その後、研削した面をエツチングした後に、このプロテ
クトフィルムを剥離する。
クトフィルムを剥離する。
この膜の配′ｆｉＡ層及びＰＳＧ膜に対する接着力より
も、プロテクトフィルムに対する接着力の方がはるかに
強力なため、このプロテクトフィルムの剥離の際に、膜
をプロテクトフィルムと一体化して配線層及びＰＳＧ膜
から剥離することが可能となる。
も、プロテクトフィルムに対する接着力の方がはるかに
強力なため、このプロテクトフィルムの剥離の際に、膜
をプロテクトフィルムと一体化して配線層及びＰＳＧ膜
から剥離することが可能となる。
以下第１図について本発明による一実施例を工程順に説
明する。
明する。
まず、第１図０）］に示すように、半導体基板１の配線
層３及びＰＳＧ膜４０表面に膜、例えば酢酸ビニール等
の重合体よりなるＳＷをスピンコータによって塗布して
膜厚４μｍのＳＷＷＢ２形成し、６０’Ｃで５分間ベー
キングし、その後、第１図（ｂｌに示すように、その表
面にプロテクトフィルム６、例えば三井東圧社製のイク
ロステープを貼付する。
層３及びＰＳＧ膜４０表面に膜、例えば酢酸ビニール等
の重合体よりなるＳＷをスピンコータによって塗布して
膜厚４μｍのＳＷＷＢ２形成し、６０’Ｃで５分間ベー
キングし、その後、第１図（ｂｌに示すように、その表
面にプロテクトフィルム６、例えば三井東圧社製のイク
ロステープを貼付する。
つぎに、第１図（Ｃ１に示すように６２５μｍの厚さの
半導体基板１の半導体素子を形成していない背面の研削
を行って厚さを４１０μｍにし、弗酸と硝酸を混合した
エンチング液を用いるライトエツチング処理を行って研
削工程で生じた背面の熱酸化膜を除去する。
半導体基板１の半導体素子を形成していない背面の研削
を行って厚さを４１０μｍにし、弗酸と硝酸を混合した
エンチング液を用いるライトエツチング処理を行って研
削工程で生じた背面の熱酸化膜を除去する。
このようなエツチング処理の際に塗布した膜と配線層３
及びＰＳＧ膜４の間にエツチング液が浸入すると剥離が
発生する場合があるが、本発明のＳＷＷＢ２配線層３及
びＰＳＧ膜４との接着力は、このエツチング液の浸入を
防止するのに充分な接着力を有しているので問題は生じ
ない。
及びＰＳＧ膜４の間にエツチング液が浸入すると剥離が
発生する場合があるが、本発明のＳＷＷＢ２配線層３及
びＰＳＧ膜４との接着力は、このエツチング液の浸入を
防止するのに充分な接着力を有しているので問題は生じ
ない。
ついで、第１図（ｄｌに示すように、プロテクトフィル
ム６を剥離すると、このＳＷＷＢ２配線層３及びＰＳＧ
膜４に対する接着力よりも、プロテクトフィルム６に対
する接着力の方がはるかに強力なため、このプロテクト
フィルム６の剥離の際に、ＳＷＷＢ２プロテクトフィル
ム６と一体化して配線層３及びＰＳＧ膜４から剥離する
ことが可能である。
ム６を剥離すると、このＳＷＷＢ２配線層３及びＰＳＧ
膜４に対する接着力よりも、プロテクトフィルム６に対
する接着力の方がはるかに強力なため、このプロテクト
フィルム６の剥離の際に、ＳＷＷＢ２プロテクトフィル
ム６と一体化して配線層３及びＰＳＧ膜４から剥離する
ことが可能である。
このように、シリコン基板１上の配線層３及びＰＳＧ膜
４の表面にＳ Ｗ膜５を形成し、その表面にプロテクト
フィルム６を貼付して保護膜とするから、半導体基板１
の背面研削後のライトエツチング処理の際には、プロチ
ク１−フィルム６の接着剤がプロテクトフィルム６とＳ
ＷＷＢ２はさまれているので、エツチング液により溶解
して半導体基板ｌを汚染することがなく、使用済後には
プロテクトフィルム６とＳＷＷＢ２を一体にして剥離す
るので、その後に化学的な処理を行う必要がなくなる。
４の表面にＳ Ｗ膜５を形成し、その表面にプロテクト
フィルム６を貼付して保護膜とするから、半導体基板１
の背面研削後のライトエツチング処理の際には、プロチ
ク１−フィルム６の接着剤がプロテクトフィルム６とＳ
ＷＷＢ２はさまれているので、エツチング液により溶解
して半導体基板ｌを汚染することがなく、使用済後には
プロテクトフィルム６とＳＷＷＢ２を一体にして剥離す
るので、その後に化学的な処理を行う必要がなくなる。
以上の説明から明らかなように本発明によれば極めて簡
単な膜を用いることにより、プロテクトフィルムを配線
層及びＰＳＧ膜から剥離する際にプロテクトフィルムと
膜とを一体化して剥離することが可能となり、その後の
配線層及びＰＳＧ膜の表面の有機溶剤による化学的な処
理を必要としないので、除去作業に時間を要せず、有機
溶剤による環境汚染或いは人体への悪影響を防止するこ
とが可能となる等の利点があり、著しい経済的及び、信
頼性向上の効果が期待でき工業的には穫めて有用なもの
である。
単な膜を用いることにより、プロテクトフィルムを配線
層及びＰＳＧ膜から剥離する際にプロテクトフィルムと
膜とを一体化して剥離することが可能となり、その後の
配線層及びＰＳＧ膜の表面の有機溶剤による化学的な処
理を必要としないので、除去作業に時間を要せず、有機
溶剤による環境汚染或いは人体への悪影響を防止するこ
とが可能となる等の利点があり、著しい経済的及び、信
頼性向上の効果が期待でき工業的には穫めて有用なもの
である。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、である。 図において、 ■は半導体基板、 ２はシリコン酸化膜、 ３は配線層、 ４はＰＳＧ膜、 ５はＳＷ膜、 ６はプロテクトフィルム、 を示す。 １ａｌ ＳＷ膜の塗布及びベーキング Ｌ／１半導体基板 プロテクトフィルムの貼付 ｌ〕半導体基板 ｃｉ 半導体基板の研削及びエノチンク 、１１明による一実施例を工程下に示？側断面図第 １
図（そのｌ） ＋ｄ＋ ＳＷ膜及びプロテクトフィルムの剥離 本発明による一実施例を工程順に示す側断面７第 １
図（その２） ａｌ レジスト膜の形成及びプロテクトフィルムの貼付従来の
半導体装置のｍ遣方法を工程順に示す側断面７第 ２
図（その１）
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、である。 図において、 ■は半導体基板、 ２はシリコン酸化膜、 ３は配線層、 ４はＰＳＧ膜、 ５はＳＷ膜、 ６はプロテクトフィルム、 を示す。 １ａｌ ＳＷ膜の塗布及びベーキング Ｌ／１半導体基板 プロテクトフィルムの貼付 ｌ〕半導体基板 ｃｉ 半導体基板の研削及びエノチンク 、１１明による一実施例を工程下に示？側断面図第 １
図（そのｌ） ＋ｄ＋ ＳＷ膜及びプロテクトフィルムの剥離 本発明による一実施例を工程順に示す側断面７第 １
図（その２） ａｌ レジスト膜の形成及びプロテクトフィルムの貼付従来の
半導体装置のｍ遣方法を工程順に示す側断面７第 ２
図（その１）
Claims (1)
- 【特許請求の範囲】 半導体基板（１）に半導体素子を形成し、配線層（３）
及びＰＳＧ膜（４）を形成した後、該配線層（３）及び
ＰＳＧ膜（４）の表面に膜（５）を形成し、該膜（５）
の表面にプロテクトフィルム（６）を貼付する工程と、 前記半導体基板（１）の配線層（３）及びＰＳＧ膜（４
）を形成していない背面を研削し、エッチングする工程
と、 前記プロテクトフィルム（６）と前記膜（５）とを一体
として前記配線層（３）及びＰＳＧ膜（４）の表面から
剥離する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19041788A JPH0239432A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19041788A JPH0239432A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239432A true JPH0239432A (ja) | 1990-02-08 |
Family
ID=16257791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19041788A Pending JPH0239432A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041146A (ja) * | 2004-07-27 | 2006-02-09 | Fujitsu Ltd | 半導体基板及び半導体装置の製造方法 |
-
1988
- 1988-07-28 JP JP19041788A patent/JPH0239432A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041146A (ja) * | 2004-07-27 | 2006-02-09 | Fujitsu Ltd | 半導体基板及び半導体装置の製造方法 |
| JP4587725B2 (ja) * | 2004-07-27 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974749B2 (ja) | 機能素子の転写方法 | |
| US3962004A (en) | Pattern definition in an organic layer | |
| KR100275249B1 (ko) | 집적회로 보호용 폴리이미드 처리방법 | |
| JPS63294556A (ja) | 基板に対するフオトレジスト材料の接着性改善方法 | |
| JPH08148452A (ja) | 基板表面保護テープ及び基板裏面研削方法 | |
| JPH0239432A (ja) | 半導体装置の製造方法 | |
| US5334284A (en) | Surface treatment of indium phosphide utilizing chemical roughening of the surface | |
| JPH0343701A (ja) | カラーフィルタの剥離方法 | |
| JPH0697017A (ja) | 半導体装置の製造方法 | |
| JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
| JPS6190434A (ja) | 電子素子の製造方法 | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JP3359080B2 (ja) | 耐酸性保護膜形成用塗布液及びそれを用いた半導体素子の製造方法 | |
| US20020072236A1 (en) | Wafer surface protection method | |
| US7125467B2 (en) | Slider processing system utilizing polyvinyl alcohol release layer | |
| EP4350750A1 (en) | A process for wafer bonding | |
| JPH02303128A (ja) | 半導体素子の製造方法 | |
| JP3470443B2 (ja) | 半導体ウエハのエッチング方法 | |
| EP0423648A1 (en) | Wafer processing | |
| JPS63276228A (ja) | 半導体装置の製造方法 | |
| JPS63160342A (ja) | 保護膜および保護テ−プの除去方法 | |
| JPH05109679A (ja) | 半導体装置の製造方法 | |
| JP2587532B2 (ja) | 半導体装置の製造方法 | |
| JP3208780B2 (ja) | コンタクトホールに生成する金属膜よりなる環状生成物の除去方法 | |
| JP2510038B2 (ja) | 半導体装置の製造方法 |