JP2009260041A - 半導体装置の製造方法および成膜装置 - Google Patents

半導体装置の製造方法および成膜装置 Download PDF

Info

Publication number
JP2009260041A
JP2009260041A JP2008107406A JP2008107406A JP2009260041A JP 2009260041 A JP2009260041 A JP 2009260041A JP 2008107406 A JP2008107406 A JP 2008107406A JP 2008107406 A JP2008107406 A JP 2008107406A JP 2009260041 A JP2009260041 A JP 2009260041A
Authority
JP
Japan
Prior art keywords
wafer
film
susceptor
semiconductor wafer
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008107406A
Other languages
English (en)
Inventor
Takaaki Suzawa
孝昭 須澤
Tsunehiro Nakajima
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008107406A priority Critical patent/JP2009260041A/ja
Publication of JP2009260041A publication Critical patent/JP2009260041A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】200μm以下の薄いウエハの一方の主面に金属電極膜を形成する工程を有する半導体装置の製造方法において、ウエハに反りが生じていてもウエハ割れを少なくすることのできるリング状サセプターを用いて半導体ウエハに金属膜を成膜する半導体装置の製造方法を提供すること
【解決手段】200μm以下の薄いウエハ1の一方の主面に金属電極膜25を蒸着形成し、パターニングをする電極膜形成工程を有する半導体装置の製造方法において、前記電極膜形成工程が、前記ウエハ1を成膜処理室7の外側のリング状サセプター2上に載置し、該サセプター2を、前記成膜処理室7へ搬送し、搬送後、前記サセプター2上の前記ウエハ1を下方に位置するリフトピン3により0.5mm乃至2.0mm上方へ持ち上げ、成膜処理室7を気密に閉じた後、真空引きし、前記金属電極膜25を蒸着形成するプロセスを含む半導体装置の製造方法とする。
【選択図】 図1

Description

本発明は、半導体装置の製造方法および成膜装置に関し、特には、半導体ウエハ(以降ウエハと略記する)段階の製造工程において、成膜装置でウエハの表面に金属電極を成膜する際に、ウエハをその上に載せて搬送するために使用されるサセプターの改良にかかる半導体装置の製造方法および成膜装置に関する。
産業・民生用インバータ製品に使用されるパワー半導体装置は、前記インバータ製品の低コスト・低損失化を図るために、その半導体チップの厚さを極限にまで薄くしている。
一方、近年、自動車分野では進展のめざましいEHV(ハイブリッド自動車)やEV(電気自動車)の電力変換回路にも、前記パワー半導体装置は多く使われているが、高品質を目的とした放熱性の改善の観点からも、その半導体チップの厚さを薄くすることが求められている。
その詳細を説明すると、IGBT(絶縁ゲート型バイポーラトランジスタ)やFWD(フリーホイーリングダイオード)と言ったパワー半導体装置の製造方法では、そのウエハの製造工程の段階で、割れなどによる生産効率の低下、良品率の低下などを防ぐために500μm前後の厚いウエハを用いて、その一方の主面(おもて側)に半導体領域、MOSゲート構造およびAl系金属からなるエミッタ電極膜を形成する工程を有する。一方、前述のチップの厚さを薄くするという要請を受け、ウエハの他方の主面側(裏面側)を研磨研削して200μm以下の厚さに薄くした後、この研磨研削面に不純物のイオン注入と活性化のための熱処理を行うことにより、薄いウエハで耐圧を向上させるためのn型FS層の形成とIGBTのバイポーラ動作のための少数キャリアを注入するp+コレクタ層の形成工程を有する。その結果、前記FWDも含め裏面側に形成されるコレクタ電極とのオーミックコンタクトを得やすい高濃度の表面不純物濃度を有するコレクタ表面が得られ、薄いウエハ厚さと相俟って、半導体チップの低損失化が図られるようにしている。
しかし、前記n型FS層とp+コレクタ層を形成する際には、前記IGBTの一方の面側(MOSゲート構造側)の表面には、Al系材料からなる電極膜が既に形成されている。このAl系材料の融点は550℃くらいなので、このAl電極膜を熱処理で劣化させないようにするには、前記n型FS層とp+コレクタ層を有効にするための活性化処理温度を450℃程度以下の温度とすることが肝要である。その結果、イオン注入された不純物は十分に活性化されておらず、本来のn型FS層とp+コレクタ層の機能を十分に奏しているとは言えないという問題が生じる。
前記n型FS層とp+コレクタ層の機能、性能を十分に奏するように改良するため、前記活性化処理温度を450℃程度より高くするには、MOSゲート構造側の主面に形成されるAl系材料からなる電極膜の成膜前に、高温熱処理を伴う裏面側の前記n型FS層とp+コレクタ層の形成をするように前記IGBTの製造方法を変える必要がある。同時に、ウエハの厚さを200μm以下に研磨研削しておく薄ウエハ化工程を、前記n型FS層とp+コレクタ層の形成工程前に行うように変更することも必要となる。
しかしながら、前述のようにIGBTの製造工程の順序を変えると、新たな問題が生じる。すなわち、200μm以下に薄くするためにウエハの他方の主面を研磨研削した後、ウエハの一方の主面にAl系材料からなる電極膜を成膜すると、薄いウエハの片面にAl電極膜が被覆形成されることになるので、ウエハに反りが生じやすくなる。ウエハの反りが大きいと、成膜工程中にウエハの割れや欠けが増加するという問題が生じ易い。
従来、ウエハのおもて側にAl系のエミッタ電極膜を形成するための成膜装置では、ウエハを別室でAl系(アルミニウム合金)やSUS(ステンレス鋼)などの金属材料で作られたハンドに載せて、隣接し開閉可能な間仕切りを有する成膜処理室へ搬送していた。成膜処理室に搬送されたハンド上のウエハを突き上げピンで一旦上昇させてから処理室内のステージにハンドから降ろして移し換え、ハンドを元の位置に戻した後、間仕切りを閉じて成膜処理室を密閉し、ステージ上のウエハに加熱・蒸着膜形成などの成膜処理を行っている。また、前記ハンドはウエハを単に上に載せるだけでなく、真空吸着して固定させながら成膜処理室に搬送させる方式が採られることが多い。そのため、薄いウエハでは、ハンドで吸着する際に、その吸引力で割れることがある。また、加熱・蒸着膜形成などの成膜の際に突き上げピンなどがハンドの下方にあると、ウエハが周囲で吸着固定されているため、ハンド上で撓んだ薄いウエハの最下端がそのピンに接触し、ウエハ割れ・欠けを発生させることがある。さらに、前記成膜処理室では、ウエハの反りや薄さによるたわみを考慮した部材の寸法設計を行なう必要がある。また、ウエハをサセプターに載せたまま成膜を行うと、ウエハのエッジ部は付着した膜の連続性によりサセプターに貼り付き、ウエハをサセプターから取り外す際に、ウエハ割れ・欠けを発生させることがある。
ウエハを昇降ピン、位置決めピンによってサセプターから上昇させ、位置決めしたのちに、外周をマスクして成膜する成膜方法について記載されている(特許文献1)。
ウエハ載置台を蒸着によるダメージから守るため、周辺カバーを設けることが記載されている。また、成膜処理室内の圧力を0.1〜100Paの範囲内に維持することが記載されている。ウエハと外周をマスクするカバーリングとの隙間を1.5mm程度とすることが記載されている(特許文献2)。
さらに、複数のカセット室を気密に閉塞した状態とし、内部を所定の真空度に排気することが記載されている。ウエハの外周をカバーするカバーリングをウエハから0.5mmいかの間隔で離して設けることの記載もある。また、ウエハの周辺部を幅2mmでカバーすることの記載もある(特許文献3)。
特開2003−100851号公報(要約、段落0031〜0041) 特開2006−86230号公報(段落0046、0068) 特開2004−200219号公報(段落0033、0070、0058)
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、200μm以下の薄い半導体ウエハの一方の主面に金属電極膜を形成する工程を有する半導体装置の製造方法および成膜装置において、ウエハに反りが生じていてもウエハ割れを少なくすることのできるリング状サセプターを用いて半導体ウエハに金属膜を成膜する半導体装置の製造方法および成膜装置を提供することである。
特許請求の範囲の請求項1に記載の発明によれば、200μm以下の薄い半導体ウエハの一方の主面に金属電極膜を蒸着形成し、該電極膜のパターニングをする電極膜形成工程を有する半導体装置の製造方法において、前記電極膜形成工程が、前記半導体ウエハを成膜処理室の外側に置かれたリング状サセプター上に載置し、該サセプターを前記成膜処理室へ搬送し、搬送後、前記サセプター上の前記半導体ウエハを該半導体ウエハの下方に位置するリフトピンにより0.5mm乃至2.0mm上方へ持ち上げ、成膜処理室を気密に閉じた後、真空引きし、前記金属電極膜を蒸着形成するプロセスを含む半導体装置の製造方法とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項2に記載の発明によれば、前記半導体ウエハ表面から0.5mm〜1.5mm上方の位置に、前記半導体ウエハの最外周から0mm〜2mmの内周を覆う金属電極膜の防着板を設置する特許請求の範囲の請求項1記載の半導体装置の製造方法とする。
特許請求の範囲の請求項3に記載の発明によれば、成膜処理室の到達圧力を5×10-5Pa以下とする特許請求の範囲の請求項1または2記載の半導体装置の製造方法とする。
特許請求の範囲の請求項4に記載の発明によれば、成膜処理室の成膜時の圧力を0.1Pa〜1.0Paにして成膜を行う特許請求の範囲の請求項1または2記載の成膜方法及び装置とする。
特許請求の範囲の請求項5に記載の発明によれば、成膜処理室に搬送されたサセプター上の半導体ウエハを、下方から0.5mm乃至2.0mm上方へ持ち上げるリフトピンと、前記半導体ウエハ表面から0.5mm〜1.5mm上方の位置に、前記半導体ウエハの最外周から0mm〜2mmの内周を覆う金属電極膜の防着板とを備える成膜装置とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項6に記載の発明によれば、成膜処理室が加熱部とリフトピンとリング状サセプターを置く台とを有し、上側に開いた開口部を有する下部装置と、前記防着板が取り付けられる上枠部と該上枠部上部に設けられる金属ターゲットを有し、下側に開いた開口部を有する上部装置とを備え、前記下部装置と前記上部装置との開口部を合わせることにより密閉された成膜処理室を形成する特許請求の範囲の請求項5記載の成膜装置とする。
本発明によれば、200μm以下の薄い半導体ウエハの一方の主面に金属電極膜を形成する工程を有する半導体装置の製造方法および成膜装置において、ウエハに反りが生じていてもウエハ割れを少なくすることのできるリング状サセプターを用いて半導体ウエハに金属膜を成膜する半導体装置の製造方法および成膜装置を提供することができる。
以下、本発明の半導体装置の製造方法および成膜装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図1は、本発明の実施例1にかかるIGBTの製造方法を示す製造工程毎の半導体ウエハの要部断面図である。図2は本発明の実施例1にかかる半導体ウエハを載置するリング状のサセプターの断面図(a)および平面図(b)である。図3は本発明の実施例1にかかる成膜装置の、開放された成膜処理室の断面図である。図4は本発明の実施例1にかかる成膜装置の、密閉された成膜処理室の断面図である。図5は本発明の実施例1にかかる、反った半導体ウエハを載置するリング状のサセプターの断面図である。図6は本発明の実施例1にかかるサセプター2の上枠部への固定部の拡大図である。
図1は、本発明の半導体装置の製造方法の実施例1にかかるIGBTの製造方法を説明するための主要な製造工程ごとの要部断面図である。以下の段落の文頭に示すアルファベット記号は図1(a)〜図1(f)に対応させている。
a)400〜500μm程度の厚いFZ−n型シリコン半導体基板20に対して、おもて面にpベース領域、n+エミッタ領域などの半導体領域をイオン注入および熱拡散などにより形成する。さらにゲート酸化膜、ポリシリコンからなるゲート電極の形成、BPSG(Boro Phospho Silicate Glass)やPSG(Phospho Silicate Glass)などの層間絶縁膜を形成する。以上をすべて併せて図1(a)では半導体機能領域21として示す。
b)おもて面側にレジストなどの保護膜(図示せず)を形成する。その後、半導体ウエハ(以降、単にウエハという。ウエハとは半導体基板に各工程における処理を順次加えたもの)の裏面側をCMP(Chemical Mechanical Polishing)などにより研磨研削加工して、耐圧に必要な厚さ(600V〜1200V耐圧の場合で、厚さ70μm〜200μm)程度にできるかぎり薄く、たとえば、140μm程度にする。研削後、研削面をフッ硝酸などのエッチング等により平滑化し洗浄して、ウエハ厚さを約125μm程度の厚さに仕上げる。
c)裏面側P(リン)、Se(セレン)、S(イオウ)などのいずれかのイオン注入によりにn型FS層26を、さらに、B(ボロン)のイオン注入によりp+コレクタ層27をそれぞれドーピングし、おもて面の前記保護膜を除去した後、800〜950℃程度の高温で充分に有効な活性化熱処理を行い、それぞれ、n型FS層26とp+コレクタ層27を形成する。
d)前記ウエハのおもて面へAl/Si合金を以下の手順によりスパッタ蒸着してエミッタ電極膜25を成膜する。
ウエハ1を図2の断面図(a)と平面図(b)に示すリング状のサセプター2の上に載せる。ウエハ1は、前記リング状のサセプター2のウエハ載置部2aに載せられているだけで、従来のサセプターのようにウエハの押圧ピンによる固定または吸着による固定がされていないので、ウエハに大きな反りがあっても割れることが少ない。
前記ウエハ1を載せた前記リング状のサセプター2を、図3に示す開放状態の成膜処理室7に移動させる。ウエハ1を載せたリング状のサセプター2が成膜装置の図示しない移載部品によって成膜処理室7に運ばれた後、リフトピン3の上昇によって、ウエハ1はリング状のサセプター2上のウエハ載置部2aからの距離Aとして、0.5mm〜2.0mmの高さに持ち上げられてリフトピン3上に保持される。リング状のサセプター2のウエハ載置部2aの上面と前記ウエハ1の下面との距離Aが0.5mm未満と狭い場合、蒸着膜形成後に蒸着膜によりウエハ1がリング状のサセプター2と繋がりやすくなり、ウエハ1がリング状のサセプター2にくっ付いた状態になってウエハ1の取り外し時にウエハ割れの確率が高くなるので、好ましくない。また、前記距離Aが2.0mmを越える広すぎる場合は、蒸着膜が裏面側に回り込み易くなるので、やはり好ましくない。
成膜処理室7の上部側には、さらに、蒸着膜が裏面側に回り込むことを防ぐ防着板5が取り付けられた上枠部8と該上枠部8内の上部に設けられる金属ターゲット6と下側を向いた開口部9とを有する上部装置11が設置されている。同下部側にはランプ加熱などの加熱ステージ(加熱部)4とウエハ1を持ち上げるリフトピン3と加熱ステージ4とリング状のサセプター2を置く台と上側を向いた開口部10とを有する下部装置12が設置されている。
次に、図4の密閉された状態の成膜処理室7の断面図に示すように、ウエハ1をウエハ載置部2aからリフトピン3により前記距離A(0.5mm〜2.0mm)の高さに持ち上げた状態で、成膜処理室7の下部装置12を上昇させる。成膜処理室7の上部装置11の開口部9に、前記下部装置の開口部10が合わさって閉じることにより成膜処理室7の密閉空間が形成される。
密閉された成膜処理室7を5×10-5Paに真空に排気し、ここにArガスを導入し、0.1Pa乃至1.0Paの内部圧力として、上部の蒸着金属ターゲット6に放電させることでターゲット金属をウエハ1のおもて面にスパッタ成膜する。成膜時は、前記図4に示すように、ウエハ1はリフトピン3により、リング状のサセプター2のウエハ載置部2aからの距離Aとして、0.5mm〜2.0mm離すように上昇した状態にあるので、ウエハ1とリング状のサセプター2が接触することが無い。さらにまた、ウエハ1とリング状のサセプター2での貼り付きも無くなる。また、ウエハ1の外周を最外周端から内側へ覆う距離Cを0mm〜2mmとし、かつリフトピン3により持ち上げられたウエハ1の表面から防着板下端面の距離Bを0.5mm〜1.5mmとし、ウエハ1の表面から距離Bの上方に防着板5の対応する下端面が配置されるように設置することにより、ウエハ1裏面へのスパッタされた粒子の回り込みを防止することができる。
防着板5は、前記図4の成膜処理室の断面図に円形破線で示すサセプターおよび防着板近傍の拡大図である図6に示すように、成膜処理室7を構成する上枠部8にボルトナットなどの固定部品13で取り付けられる。同時に、サセプター2は上枠部8に上下左右の位置調整ができるように可変可能に取り付けられているので、異なるロット毎または同一ロット内でウエハ径が微妙に異なっていても最適な位置に調整することができる。前記図6には、さらに、前述したリング状サセプターのウエハ載置部2aの上面とリフトピン3により持ち上げられたウエハ1の下面との距離Aと、ウエハ1の外周を防着板が覆う距離Cと、リフトピン3により持ち上げられたウエハ1の上面と防着板5のウエハ1の外周に面する下端の間の距離Bを示す。
成膜処理後、ウエハ1の一方の主面には、Al/SiなどのAl系合金からなる金属電極膜25が全面に蒸着形成されているので、冷却される際に金属電極膜25が収縮し、図5の断面図に示すようにリング状のサセプター2上のウエハ1を反らせてしまう。しかし、本発明の製造方法によれば、反ったウエハ1はリング状のサセプター2上に載せられているだけで、リング状のサセプター2に固定されていないので、ウエハ1の反りがあっても、特に割れなどの不具合なく処理することができる。図1に戻って説明する。
e)裏面側にコレクタ電極膜28を形成する。
f)接着テープ30にウエハ1を、そのコレクタ電極膜28面を下にして貼付し、ダイシングによりチップ29化する。
以上説明したように、本発明によれば、200μm以下の薄くかつ反りのあるウエハを割れること無く処理することができる。たとえば、従来、数%〜数十%あったウエハ割れ率を殆ど0%にすることができる。
本発明にかかるリング状のサセプターは成膜処理装置の中をウエハと共に移動するため、従来のように、ハンドが直接ウエハを持ち上げることが無く、また、撓んだウエハの下端がピンなどに接触してウエハ割れを起こすことがない。また、ウエハ外周全てをリング状のサセプターで支持するので、ウエハ反りによる大きな撓みがあっても不具合が生じない。さらに、リング状のサセプターはウエハの直径に合わせたリング状のサセプターの直径だけを考慮して設計するだけでよい。
本発明の実施例1にかかるIGBTの製造方法を示す製造工程毎の半導体ウエハの要部断面図である。 本発明の実施例1にかかる半導体ウエハを載置するサセプターの断面図(a)および平面図(b)である。 本発明の実施例1にかかる成膜装置の、開放された成膜処理室の断面図である。 本発明の実施例1にかかる成膜装置の、密閉された成膜処理室の断面図である。 本発明の実施例1にかかる、反った半導体ウエハを載置するサセプターの断面図である。 本発明の実施例1にかかるサセプター2の上枠部への固定部拡大図である。
符号の説明
1 ウエハ
2 サセプター
3 リフトピン
4 加熱ステージ、加熱部
5 防着板
6 金属ターゲット
7 成膜処理室
8 上枠部
9、10 開口部
11 上部装置
12 下部装置
13 固定部品
20 半導体基板
25 金属電極膜。

Claims (6)

  1. 200μm以下の薄い半導体ウエハの一方の主面に金属電極膜を蒸着形成し、該電極膜のパターニングをする電極膜形成工程を有する半導体装置の製造方法において、前記電極膜形成工程が、前記半導体ウエハを成膜処理室の外側に置かれたリング状サセプター上に載置し、該サセプターを前記成膜処理室へ搬送し、搬送後、前記サセプター上の前記半導体ウエハを該半導体ウエハの下方に位置するリフトピンにより0.5mm乃至2.0mm上方へ持ち上げ、成膜処理室を気密に閉じた後、真空引きし、前記金属電極膜を蒸着形成するプロセスを含むことを特徴とする半導体装置の製造方法。
  2. 前記半導体ウエハ表面から0.5mm〜1.5mm上方の位置に、前記半導体ウエハの最外周から0mm〜2mmの内周を覆う金属電極膜の防着板を設置することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 成膜処理室の到達圧力を5×10-5Pa以下とすることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 成膜処理室の成膜時の圧力を0.1Pa〜1.0Paにして成膜を行うことを特徴とする請求項1または2記載の成膜方法及び装置。
  5. 成膜処理室に搬送されたサセプター上の半導体ウエハを、下方から0.5mm乃至2.0mm上方へ持ち上げるリフトピンと、前記半導体ウエハ表面から0.5mm〜1.5mm上方の位置に、前記半導体ウエハの最外周から0mm〜2mmの内周を覆う金属電極膜の防着板とを備えることを特徴とする成膜装置。
  6. 成膜処理室が加熱部とリフトピンとリング状サセプターを置く台を有し、上に開いた開口部を有する下部装置と、前記防着板が取り付けられる上枠部と該上枠部上部に設けられる金属ターゲットを有し、下側に開いた開口部を有する上部装置とを備え、前記下部装置と前記上部装置との開口部を合わせることにより密閉された成膜処理室を形成することを特徴とする請求項5記載の成膜装置。
JP2008107406A 2008-04-17 2008-04-17 半導体装置の製造方法および成膜装置 Withdrawn JP2009260041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008107406A JP2009260041A (ja) 2008-04-17 2008-04-17 半導体装置の製造方法および成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008107406A JP2009260041A (ja) 2008-04-17 2008-04-17 半導体装置の製造方法および成膜装置

Publications (1)

Publication Number Publication Date
JP2009260041A true JP2009260041A (ja) 2009-11-05

Family

ID=41387094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107406A Withdrawn JP2009260041A (ja) 2008-04-17 2008-04-17 半導体装置の製造方法および成膜装置

Country Status (1)

Country Link
JP (1) JP2009260041A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129317A (ja) * 2017-02-06 2018-08-16 三菱電機株式会社 サセプタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786247A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 減圧雰囲気内における被処理物の処理方法及び処理装置
JPH1083965A (ja) * 1995-11-28 1998-03-31 Tokyo Electron Ltd 熱処理方法及びその装置
JP2006233283A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ウエハホルダ
JP2007109771A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd プラズマ処理装置用のトレイ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786247A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 減圧雰囲気内における被処理物の処理方法及び処理装置
JPH1083965A (ja) * 1995-11-28 1998-03-31 Tokyo Electron Ltd 熱処理方法及びその装置
JP2006233283A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ウエハホルダ
JP2007109771A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd プラズマ処理装置用のトレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129317A (ja) * 2017-02-06 2018-08-16 三菱電機株式会社 サセプタ

Similar Documents

Publication Publication Date Title
US8513094B2 (en) Method of manufacturing semiconductor device
US8507362B2 (en) Process of forming ultra thin wafers having an edge support ring
US8039276B2 (en) Manufacturing method of semiconductor device
KR100682163B1 (ko) 하이브리드형 pvd-cvd 시스템
JP4185704B2 (ja) 半導体装置の製造方法
US8487440B2 (en) Backside processing of semiconductor devices
JP6588423B2 (ja) 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
TWI644383B (zh) 線內扇出系統
JP6929940B2 (ja) Pvdルテニウムを使用した方法及び装置
US8129663B2 (en) Vacuum heating apparatus
CN101604660A (zh) 台型半导体装置及其制造方法
CN101341577B (zh) Soi基板的制造方法及soi基板
JP2009260041A (ja) 半導体装置の製造方法および成膜装置
JP2010056183A (ja) アニール装置、熱処理方法
JP2010021171A (ja) 半導体装置の製造方法およびそれに用いる半導体製造装置
JP2004296817A (ja) 半導体装置の製造方法
US9048093B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5620096B2 (ja) 半導体装置の製造方法
JP2006059929A (ja) 半導体装置の製造方法
JP2013093442A (ja) 半導体装置の製造方法
JP4724729B2 (ja) 半導体装置の製造方法
JP6188217B2 (ja) 半導体素子の製造方法。
WO2019199822A2 (en) Resolving spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition
EP0570069A2 (en) Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a TiW layer and an Al layer
JP2012074661A (ja) 半導体基板の貼り合わせ方法、半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A761 Written withdrawal of application

Effective date: 20120309

Free format text: JAPANESE INTERMEDIATE CODE: A761