JP4816278B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4816278B2
JP4816278B2 JP2006166178A JP2006166178A JP4816278B2 JP 4816278 B2 JP4816278 B2 JP 4816278B2 JP 2006166178 A JP2006166178 A JP 2006166178A JP 2006166178 A JP2006166178 A JP 2006166178A JP 4816278 B2 JP4816278 B2 JP 4816278B2
Authority
JP
Japan
Prior art keywords
wafer
etching
main surface
semiconductor wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006166178A
Other languages
English (en)
Other versions
JP2007335659A (ja
Inventor
学 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006166178A priority Critical patent/JP4816278B2/ja
Publication of JP2007335659A publication Critical patent/JP2007335659A/ja
Application granted granted Critical
Publication of JP4816278B2 publication Critical patent/JP4816278B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、半導体装置の製造方法に関し、特に半導体ウエハーの薄層化によって特性が向上するパワー半導体装置の製造方法に関する。
従来、半導体ウエハー(以下、「ウエハー」という)の薄層化は、チップ積層型のパッケージやパワー半導体装置の特性向上に不可欠の技術となっている。ウエハーを薄層化する際には、ウエハーを裏面から研削し(バックグラインド)、所望の厚さとするのが一般的である。しかし、単純にバックグラインドをおこなうと、ウエハーの機械的強度が低下して割れやすくなる。また、ウエハーの表面に形成した金属電極などの膜内の内部応力によってウエハーが反りやすくなる。例えば、直径6インチのシリコンウエハーを100μm以下の厚さに薄層化した場合、割れや反りによるウエハーの不良率が急激に増加してしまう。
このようなウエハーの不良率を低減するため、ウエハーに支持基板を接着させて製造工程を進める支持基板方式が知られている。支持基板方式では、バックグラインド前のウエハーの表面に接着剤などによって支持基板を接着し、支持基板を接着した状態のウエハーに対して、バックグラインドおよびその後の製造工程をおこなう。この方式によれば、ウエハーが支持基板と接着されているため、製造工程におけるウエハーの割れや反りを低減することができる。
また、支持基板を用いずにウエハーを薄層化する方法として、TAIKOプロセスと呼ばれる方法が知られている(例えば、下記非特許文献1参照。)。TAIKOプロセスでは、ウエハーの外周を数mmを残してウエハー中央部のみを機械研削して、ウエハーを薄層化する。この方式によれば、ウエハーの外周端部は研削されずに元の厚さのまま残るので、機械的強度が保たれ、ウエハーの割れや反りを低減することができる。
また、ウエハーの両面にレジストを塗布した後、ウエハー裏面のレジストを外周端部を残して除去し、残ったレジストをマスクとして弗硝酸でエッチングしてウエハーを薄層化する方法や、ウエハーの両面に酸化膜を形成し、ウエハー裏面の膜を外周端部を残して除去し、残った酸化膜をマスクとして水酸化カリウムでエッチングしてウエハーを薄層化する方法が知られている(例えば、下記特許文献1参照。)。また、エッチングポットに設けられたシールパッキンでウエハーの外周端部をマスクし、ウエハー中央部の露出面をエッチング液にさらすことによって、ウエハーを薄層化する方法が知られている(例えば、下記特許文献2参照。)。
特開2004−253527号公報 特許第3620528号公報 ディスコ社ウェブサイト、[online]、[平成17年12月12日検索]、インターネット<URL:http://www.disco.co.jp/jp/news/product/20051128.html>
しかしながら、上述した支持基板方式を用いると、ウエハーの割れや反りを低減できるものの、支持基板や接着剤の性質に影響を与えるような高温の熱処理をおこなうことができないため、製造工程でおこなう処理が制限されてしまうという問題点がある。また、支持基板の貼り付けおよび剥離に専用の装置が必要となるため、半導体装置の製造コストが上昇してしまうという問題点がある。
また、上述したTAIKOプロセスでは、専用のグラインダーが必要となるため、半導体装置の製造コストが上昇してしまうという問題点がある。また、ウエハーのおもて面に形成された素子構造によって段差ができているため、機械的方法で研削をおこなうと、その段差に加わる力によってウエハーが割れてしまうという問題点がある。例えば、おもて面がポリイミド膜で保護されたパワー半導体装置では、おもて面の段差が5μm以上あるため、ウエハーを100μm以下の厚さに研削すると、大部分のウエハーが割れてしまう。
また、上述した特許文献1の方法では、ウエハー裏面の酸化膜を除去する際、どのようにして外周端部に酸化膜を残すかが不明である。また、上述した特許文献2の方法では、エッチングポットが枚葉式であるため、バッチ処理をおこなえず、ディップ方式と比べて生産効率が悪いという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、生産コストを抑えつつ、ウエハーの薄層化を含む製造工程における割れや反りを低減することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、半導体ウエハーの第1主面および第2主面に耐エッチング保護膜となる酸化膜または窒化膜を形成する形成工程と、前記耐エッチング保護膜をフォトレジストで被覆する被覆工程と、フォトリソグラフィによって、前記フォトレジストのうち、前記半導体ウエハーの第2主面側のフォトレジストを外周端部から所定の幅を残して除去するレジスト除去工程と、前記半導体ウエハーの第2主面側の外周端部に残る前記フォトレジストをマスクとして、前記耐エッチング保護膜のうち、前記半導体ウエハーの第2主面に形成された耐エッチング保護膜を外周端部から所定の幅を残して除去する第1の除去工程と、前記耐エッチング保護膜が外周端部を残して除去された前記半導体ウエハーの第2主面を所定の深さまでエッチングするエッチング工程と、エッチング後の前記半導体ウエハーの第1主面と第2主面の外周端部に残る前記耐エッチング保護膜を除去する第2の除去工程と、を含み、前記半導体ウエハーの第2主面の外周端部は、当該半導体ウエハーを支持する支持爪と接しており、前記レジスト除去工程は、前記支持爪と前記半導体ウエハーが接する部分から所定幅を残して前記フォトレジストを除去することを特徴とする。
この請求項1の発明によれば、半導体ウエハーを外周端部から所定の幅を残してエッチングして、厚さを減じる。これにより、厚さを減じて薄層化した半導体ウエハーの強度を保ち、半導体ウエハーの割れや反りを防止することができる。また、専用の装置を必要としないため、低コストで薄層化した半導体装置を製造することができる。また、半導体ウエハーの裏面のうち、支持爪と接しているため耐エッチング保護膜が形成されない部分を避けて耐エッチング保護膜を除去することができ、半導体ウエハーの機械的強度を保つことができる。
また、請求項2の発明にかかる半導体装置の製造方法は、請求項1に記載の発明において、あらかじめ前記半導体ウエハーの第1主面に半導体素子またはその一部が作製されていることを特徴とする。
この請求項2の発明によれば、半導体ウエハーの第1主面に作製された半導体素子またはその一部を保護しつつ、半導体ウエハーを薄層化することができる。
また、請求項3の発明にかかる半導体装置の製造方法は、請求項2に記載の発明において、前記耐エッチング保護膜は、500℃以下の熱処理によって形成されることを特徴とする。
この請求項3の発明によれば、半導体ウエハーの第1主面に作製された半導体素子またはその一部が、耐エッチング保護膜の形成時の熱処理によって変質するのを防止することができる。
また、請求項4の発明にかかる半導体装置の製造方法は、請求項1〜3のいずれか一つに記載の発明において、前記エッチング工程は、前記半導体ウエハー全体をエッチング溶液に浸して当該半導体ウエハーの第2主面を所定の深さまでエッチングすることを特徴とする。
この請求項4の発明によれば、半導体ウエハー全体をエッチング溶液に浸してエッチングをおこなうので、バッチ処理によってエッチング処理を効率的におこなうことができる。
また、請求項5の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記エッチング工程は、アルカリ溶液をエッチング溶液として前記半導体ウエハーの第2主面を所定の深さまでエッチングすることを特徴とする。
この請求項5の発明によれば、アルカリ溶液による異方性エッチングをおこなうことができる。
また、請求項6の発明にかかる半導体装置の製造方法は、請求項1〜5のいずれか一つに記載の発明において、前記第1の除去工程は、前記耐エッチング保護膜を前記半導体ウエハーの第2主面の外周端部から1mm〜20mm幅を残して除去することを特徴とする。
この請求項6の発明によれば、半導体ウエハーの機械的強度を保ちつつ、半導体ウエハーの中心部を薄層化することができる。
この発明にかかる半導体装置の製造方法によれば、生産コストを抑えつつ、ウエハーの薄層化を含む製造工程における割れや反りを低減することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。
(実施の形態)
図1〜図10は、実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。以下に説明する実施の形態では、直径6インチのウエハーを用いて耐圧600Vのフィールドストップ(FS)型IGBTを作製する場合を例にして説明する。
まず、従来と同様の工程によってウエハー11のおもて面半導体素子の表面構造部およびアルミ電極12を作製する(図1)。このとき、ウエハー11は薄層化されておらず、その厚さは例えば500μmである。また、ウエハー11の直径は6インチ(150mm)である。つぎに、ウエハー11の裏面に生成された酸化膜などを除去するため、ウエハー11の裏面を機械的に研削し、ウエハー11の厚さを例えば350μmとする(図2)。
つづいて、例えばTEOS(正珪酸四エチル)を原料としたプラズマCVD(Chemical Vapor Deposition)によって、例えば350℃の温度下でウエハー11の両面に、耐エッチング保護膜として例えば厚さ1μmの酸化膜13を形成する(図3)。このような方法で酸化膜13を形成するのは、ウエハー11の表面にアルミ電極12が形成されているので、500℃以下で処理するのが望ましいからである。また、耐エッチング保護膜としては、その他の酸化膜や窒素膜を採用することができる。この場合も、500℃以下の処理で形成できるものが望ましい。
そして、例えばスピンコータでウエハー11の両面にポジ型フォトレジスト14を塗布した後、ベークする(図4)。つづいて、ウエハー11の裏面の外周端部を例えば5mmの幅で遮光するマスク(図示省略)を用いて、ウエハー11の裏面を露光する。または、ポジ型フォトレジスト14を用いる代わりに、ネガ型フォトレジストをウエハー11の両面に塗布して、ウエハー11のおもて面全体と裏面の外周端部に例えば5mmの幅で光があたるようなマスクを用いて、ウエハー11の両面を露光してもよい。そして、レジスト14を現像して、ウエハー11裏面の中央部のレジスト14を除去する(図5)。
図6に、ウエハー11の裏面のレジストパターンを示す。なお、図6では、ウエハー11の裏面が上側になっている。ウエハー11の裏面では、その外周端部を例えば5mmの幅で残してレジスト14が除去され、中央部に酸化膜13が表出している。ここで、ウエハー11の裏面外周端部には、半導体製造装置のウエハー支持爪20が接している。このウエハー支持爪20と接している部分には、酸化膜13が形成されない。そのため、後の工程で強度が不足してウエハー11に割れや反りが生じてしまうおそれがある。
そこで、本実施の形態では、ウエハー11の外周端部のうちウエハー支持爪20と接している部分については、ウエハー支持爪20の形状に合わせてレジストパターンが変更されている。具体的には、ウエハー支持爪20とウエハー11とが接している部分を逃げたレジストパターンとなっている。これにより、後述する工程においてウエハー11裏面の中央部の酸化膜13を除去した後にも、ウエハー11の外周端部に沿って途切れることなく酸化膜13が残るので、ウエハー11の強度低下を防止することができる。なお、ウエハー支持爪20の影響を考慮しなくても充分な強度を確保できる場合には、ウエハー支持爪20とウエハー11とが接している部分を逃げたレジストパターンとしなくてもよい。
つづいて、1:10に希釈したHF(ふっ化水素)溶液によって、ウエハー11の裏面中央部の酸化膜13を除去する(図7)。つぎに、レジスト剥離溶液によって、ウエハー11の両面のレジスト14を剥離する(図8)。
そして、ウエハー11のおもて面と裏面の外周端部に残った酸化膜13をマスクとして、例えばディップ方式によってエッチングをおこない、ウエハー11の裏面中央部の厚さを減じる。具体的には、例えば温度80℃のTMAH(水酸化テトラメチルアンモニウム)溶液にウエハー11を約6時間浸して異方性エッチングをおこない、ウエハー11の裏面中央部の厚さを例えば60μmにする(図9)。TMAH溶液のようなアルカリ溶液によるエッチングでは、酸化膜とシリコンとの選択比が500以上である。したがって、酸化膜13の厚さが1μmであれば、500μmまでのシリコンエッチングに耐えることができる。
つづいて、ウエハー11を水洗し、1:10に希釈したHF溶液によって、ウエハー11の両面の酸化膜13を完全に除去する(図10)。ウエハー11の中央部の厚さは例えば60μmであるものの、ウエハー11の外周端部には例えば厚さ350μmのシリコンが例えば5mm幅で残っている。したがって、ウエハー11全体としての機械的強度を充分に確保することができる。また、ウエハー11の反りを500μm以下に抑えることができる。
また、TMAH溶液によるエッチング中にウエハー11に反りが生じないので、エッチング保護膜である酸化膜13が割れてウエハー11のおもて面側にエッチング液が滲み込んでしまうことがなく、ウエハー11のおもて面をエッチング液から保護することができる。
以上説明したように、実施の形態にかかる半導体装置の製造方法によれば、専用の装置を用いることなくウエハーの外周端部の厚さを残しつつウエハーを薄層化して、半導体装置を製造することができる。これにより、支持基板方式やTAIKOプロセスのように専用の装置を用いた場合と比較して低コストでウエハーの割れや反りを低減して、半導体装置を生産することができる。
また、半導体ウエハーの裏面をエッチングすることによってウエハーを薄層化するので、ウエハーのおもて面に素子構造による段差があっても圧力がかからない。したがって、薄層化の際にウエハーが割れてしまうことがない。また、ディップ方式によってエッチングをおこない、ウエハーを薄層化するので、枚葉式と比べて生産効率を向上させることができる。
また、製造工程において500℃程度までの熱処理をおこなうことができるので、薄層化工程以外の処理の内容が制限されることなく、半導体装置の製造工程を設計することができる。
以上のように、本発明にかかる半導体装置の製造方法は、デバイス厚の薄い半導体装置を製造するのに有用であり、特に、汎用インバータ、ACサーボ、無停電電源(UPS)またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるIGBTなどの電力用半導体装置の製造に適している。
実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。 実施の形態にかかる半導体装置の製造方法の製造プロセスを示す図である。
符号の説明
11 ウエハー
12 アルミ電極
13 酸化膜
14 レジスト
20 ウエハー支持爪

Claims (6)

  1. 半導体ウエハーの第1主面および第2主面に耐エッチング保護膜となる酸化膜または窒化膜を形成する形成工程と、
    前記耐エッチング保護膜をフォトレジストで被覆する被覆工程と、
    フォトリソグラフィによって前記フォトレジストのうち、前記半導体ウエハーの第2主面側のフォトレジストを外周端部から所定の幅を残して除去するレジスト除去工程と、
    前記半導体ウエハーの第2主面側の外周端部に残る前記フォトレジストをマスクとして、前記耐エッチング保護膜のうち、前記半導体ウエハーの第2主面に形成された耐エッチング保護膜を外周端部から所定の幅を残して除去する第1の除去工程と、
    前記耐エッチング保護膜が外周端部を残して除去された前記半導体ウエハーの第2主面を所定の深さまでエッチングするエッチング工程と、
    エッチング後の前記半導体ウエハーの第1主面と第2主面の外周端部に残る前記耐エッチング保護膜を除去する第2の除去工程と、
    を含み、
    前記半導体ウエハーの第2主面の外周端部は、当該半導体ウエハーを支持する支持爪と接しており、
    前記レジスト除去工程は、前記支持爪と前記半導体ウエハーが接する部分から所定幅を残して前記フォトレジストを除去することを特徴とする半導体装置の製造方法。
  2. あらかじめ前記半導体ウエハーの第1主面に半導体素子またはその一部が作製されていることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記耐エッチング保護膜は、500℃以下の熱処理によって形成されることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記エッチング工程は、前記半導体ウエハー全体をエッチング溶液に浸して当該半導体ウエハーの第2主面を所定の深さまでエッチングすることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
  5. 前記エッチング工程は、アルカリ溶液をエッチング溶液として前記半導体ウエハーの第2主面を所定の深さまでエッチングすることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。
  6. 前記第1の除去工程は、前記耐エッチング保護膜を前記半導体ウエハーの第2主面の外周端部から1mm〜20mm幅を残して除去することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。
JP2006166178A 2006-06-15 2006-06-15 半導体装置の製造方法 Expired - Fee Related JP4816278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006166178A JP4816278B2 (ja) 2006-06-15 2006-06-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166178A JP4816278B2 (ja) 2006-06-15 2006-06-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007335659A JP2007335659A (ja) 2007-12-27
JP4816278B2 true JP4816278B2 (ja) 2011-11-16

Family

ID=38934832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166178A Expired - Fee Related JP4816278B2 (ja) 2006-06-15 2006-06-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4816278B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
JP5012632B2 (ja) * 2008-04-15 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP5612819B2 (ja) * 2008-11-14 2014-10-22 セイコーエプソン株式会社 ノズル基板、液滴吐出ヘッド及び液滴吐出装置の製造方法
JP5431777B2 (ja) 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5338490B2 (ja) * 2009-06-05 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP5320619B2 (ja) 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
JP2012209480A (ja) * 2011-03-30 2012-10-25 Disco Abrasive Syst Ltd 電極が埋設されたウエーハの加工方法
JP6296899B2 (ja) 2014-05-26 2018-03-20 三菱電機株式会社 レジスト除去装置及びレジスト除去方法
CN107689320B (zh) * 2016-08-05 2020-02-11 上海新昇半导体科技有限公司 一种晶圆减薄方法及减薄的晶圆结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825071B2 (ja) * 1995-05-31 1998-11-18 日本電気株式会社 半導体センサの製造方法
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP2001353700A (ja) * 2000-06-12 2001-12-25 Olympus Optical Co Ltd マイクロマシン製造方法及びエッチング停止層
JP4543572B2 (ja) * 2001-03-15 2010-09-15 株式会社村田製作所 シリコンウエハ加工方法
JP2004253527A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP5011740B2 (ja) * 2006-02-02 2012-08-29 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007335659A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4816278B2 (ja) 半導体装置の製造方法
JP5599342B2 (ja) 半導体装置の製造方法
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
CN110574151A (zh) 经加工的堆叠管芯
WO2003036712A1 (en) Method and apparatus for dicing a semiconductor wafer
KR20080102926A (ko) 반도체 장치 및 이를 이용한 방법
US9129899B2 (en) Method and system for thinning wafer thereof
JP6210170B2 (ja) 半導体装置の製造方法
KR100898649B1 (ko) Soi기판 및 그 제조방법
JPH04132220A (ja) プラズマテーパエッチング方法
JP2006100724A (ja) 半導体装置の製造方法
US20070249118A1 (en) Semiconductor device and method of manufacturing the same
JP6028325B2 (ja) 半導体装置の製造方法
WO2015041763A1 (en) Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers
JP5018607B2 (ja) 半導体装置の製造方法
CN106560916B (zh) 元件芯片的制造方法
CN110473775A (zh) 改善薄膜剥离的方法
KR100714896B1 (ko) 건식 식각 장치의 포커스 링
JP2011054818A (ja) 半導体装置の製造方法
KR100814259B1 (ko) 반도체 소자의 제조 방법
KR100234542B1 (ko) 반도체장치의 제조방법
JP6289760B2 (ja) 半導体装置の製造方法
JP2005079199A (ja) 半導体製造方法
JP2011040545A (ja) 半導体装置の製造方法
JP2008258349A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees