FR2695253A1 - Dispositif à transistor de puissance ayant une région à concentration accrue ultra-profonde. - Google Patents

Dispositif à transistor de puissance ayant une région à concentration accrue ultra-profonde. Download PDF

Info

Publication number
FR2695253A1
FR2695253A1 FR9310793A FR9310793A FR2695253A1 FR 2695253 A1 FR2695253 A1 FR 2695253A1 FR 9310793 A FR9310793 A FR 9310793A FR 9310793 A FR9310793 A FR 9310793A FR 2695253 A1 FR2695253 A1 FR 2695253A1
Authority
FR
France
Prior art keywords
region
regions
conductivity
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9310793A
Other languages
English (en)
Other versions
FR2695253B1 (fr
Inventor
Merril Perry
Herbert J Gould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR9105460A external-priority patent/FR2662025A1/fr
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2695253A1 publication Critical patent/FR2695253A1/fr
Application granted granted Critical
Publication of FR2695253B1 publication Critical patent/FR2695253B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

Un dispositif à transistor bipolaire à porte isolée cellulaire (("IGBT") utilise une concentration augmentée dans la région active entre les bases espacées jusqu'à une profondeur supérieure à la profondeur des régions de base. La dose d'implants qui est la source de la concentration augmentée est d'environ 3,5 x 101 2 atomes/cm2 et est entraînée pendant environ 10 heures à 1175degré C. La durée de vie est réduite par une dose de rayonnement augmentée afin de réduire les pertes par commutation sans réduire la tension de rupture ou augmenter la chute de tension directe avant au-dessus des niveaux antérieurs. La région à concentration augmentée permet une réduction de l'espacement entre les bases et crée une région de faible gain bipolaire localisée, ce qui augmente le courant de blocage du dispositif. L'énergie d'avalanche que le dispositif peut absorber sucessivement au déclenchement d'une charge inductive est augmentée de manière significative. La région de conduction augmentée très profonde est formée avant les régions de corps et de source suivant un procédé original pour réaliser le nouveau tracé de jonction.

Description

DISPOSITIF A TRANSISTOR DE PUISSANCE AYANT UNE
REGION A CONCENTRATION ACCRUE ULTRA-PROFONDE
Contexte de l'invention
La présente invention concerne des structures et des procédés de fabrication pour transistors de puissance et concerne, plus particulièrement, une région à concentration accrue, entre des régions de substrat ou de base faiblement espacées, qui est plus profonde que les bases.
Une région très profonde à concentration accrue dans un transistor bipolaire à grille isolée (appelé ci-après
IGBT) permet une augmentation notable du courant de verrouillage du dispositif et une diminution notable des pertes de commutation, sans augmentation de la chute de tension à l'étant passant et sans réduction significative de la tension de claquage. Quand elle est appliquée à un
IGBT ou à un MOSFET de puissance, l'invention assure également un claquage en avalanche uniforme depuis le bas régions profondes à concentration accrue, afin d'améliorer la tenue en I2L du dispositif. La région très profonde à concentration accrue permet également une utilisation de la diffusion d'un métal lourd pour diminuer la durée de vie des porteurs et réduire les pertes de commutation sans augmentation excessive de la chute de tension à l'étant passant.
Les dispositifs de puissance IGBT utilisent la commande à faible courant de la grille d'un MOSFET de puissance, qui est capable d'une vitesse de commutation très élevée, en combinaison avec un dispositif de type bipolaire, qui opère avec une densité de courant élevée.
Par "dispositif de puissance", il faut entendre un dispositif capable de commander plus de 1 W approximativement et ce dispositif se distingue des dispositifs de traitement de signaux, qui agissent à des niveaux de puissance beaucoup plus faibles. Les dispositifs IGBT, quoique plus lents qu'un MOSFET de puissance standard, sont encore beaucoup plus rapides que les transistors bipolaires de puissance comparable, sont commandés en tension et ont des densités de courant significativement plus élevées que les MOSFET de puissance comparable.
Les dispositifs IGBT ont fait l'objet, par exemple, des brevets américains 4.672.407 du 9 juin 1987 et 4.364.073 du 14 décembre 1982.
Un IGBT correctement conçu utilise des principes de conception qui seraient utilisés ordinairement pour une géométrie de MOSFET de puissance à faible tension et, en particulier, avec des largeurs de piste très faibles pour la grille en polysilicium. Toutefois, le IGBT est utilisé essentiellement à 500 V et au-dessus, si bien que le concepteur doit utiliser une conception de type basse tension sur un matériau de départ à haute tension ayant une couche épitaxiale relativement épaisse à haute résistivité. Une couche épitaxiale à haute résistivité doit être utilisée pour y implanter les jonctions, vu que, plus élevée est la résistivité du matériau et plus élevée est l'aptitude au blocage de la tension du dispositif. Ce matériau à résistivité élevée augmente généralement la résistance à l'état passant.
Les dispositifs IGBT existants ont des fréquences de commutation inférieures à environ 25 kHz, à cause, essentiellement, d'un long temps de descente du courant de collecteur pendant la coupure. Ces longs temps de descente produisent des pertes de commutation importantes en conduction directe et nécessitent une surface de silicium accrue pour assurer un courant nominal donné. Une manière pour réduire ces pertes de commutation par conduction directe, consiste à augmenter l'espace entre les régions de base ou de substrat constituant le motif des jonctions du dispositif. L'augmentation de l'espace entre les bases donne lieu à une médiocre densité d'occupation et à une utilisation inefficace de la surface de silicium et cela rend le dispositif moins protégé contre le verrouillage dû au thyristor parasite inhérent qui existe dans la disposition des jonctions.Il serait donc désirable de réduire les pertes tout en maintenant un faible écartement entre les cellules de dispositif.
La terminologie suivante sera utilisée ci-après afin d'identifier les électrodes et les fonctions d'un
IGBT à canal N:
La borne d'émetteur du boîtier est connectée à l'électrode de puissance du côté avant de la pastille.
Elle est appelée parfois la borne de cathode et, dans un
MOSFET de puissance, c'est la borne de source.
La borne de collecteur du boîtier est connectée à l'électrode de puissance du côté arrière de la pastille.
Elle est appelée parfois la borne d'anode et, dans un
MOSFET de puissance, c'est la borne de drain. C'est également l'émetteur du transistor PNP interne.
La région de base de type P du MOSFET dans 1'IGBT est appelée parfois la région de corps. C'est la base du transistor NPN interne et c'est également le collecteur interne du transistor PNP. D'une manière générale, dans un IGBT, plus faible est l'espace entre les bases, et plus grand est le courant de verrouillage.
Plus particulièrement, si un IGBT à canal N fonctionne en mode de conduction directe, avant, des porteurs sont injectés par la jonction base-émetteur du côté arrière, et vers l'électrode d'émetteur du côté avant. S'il existe un grand espace entre les bases, un pourcentage plus important de tout le courant du collecteur passe dans les parois latérales des régions de base de la surface et sous l'émetteur du côté avant et à travers la résistance Rb' en dessous de l'émetteur du côté avant. Ceci peut alors amorcer le thyristor parasite pour un courant plus faible.
Un espace plus réduit entre les bases réduit cet effet.
Toutefois, s'il existe un faible espace entre les bases, il n'y aura pratiquement plus de modulation de conductivité dans ces zones, vu que les trous sont collectés à la base de la jonction de base profonde avant qu'ils ne puissent moduler la région active. De plus, la diminution de l'espace entre les bases et l'augmentation de la longueur du trajet de conduction verticale entre ces bases peu écartées augmente également l'effet de pincement du JFET parasite défini entre les bases. Dans un
MOSFET de puissance, ceci provoque une augmentation notable de la résistance à l'état passant du dispositif et, dans un IGBT, ceci provoque une augmentation notable de la chute de tension à l'état passant. Il serait souhaitable d'avoir un faible espace entre les bases pour un grand courant de verrouillage, tout en ayant également une faible chute de tension directe.
On sait que l'efficacité du JFET parasite peut être diminuée en augmentant la conductivité dans l'espace entre les bases de la partie MOSFET du dispositif. Ceci est appelé parfois une région de diffusion améliorée ou de conductivité accrue. Ces régions de conductivité accrue pour les MOSFETS de puissance sont décrites dans les brevets américains 4.376.286 et 4.593.302, qui sont tous les deux la propriété du demandeur de la présente invention. Ces régions à conductivité accrue sont utilisées dans les produits de MOSFET de puissance vendus par le demandeur du présent brevet, sous sa marque commerciale déposée "HEXFET". Pratiquement, la dose d'implants utilisée pour mettre hors d'état de fonctionner le JFET parasite d'un MOSFET de puissance est d'environ 1 x 1012 atomes/cm2. Des doses plus élevées vont commencer à dégrader la tension de claquage inverse du MOSFET.Le même type de région à concentration accrue a également été utilisé dans des dispositifs IGBT conformes à la technologie antérieure, vendus par le demandeur du présent brevet, par exemple pour ses IGBT numéros IRGBC20,
IRGBC30, IRGBC40, IRGPC40 et IRGPC50. Ces IGBT utilisent une dose d'implant de 3,5 x 1012 atomes/cm2, qui est diffusée jusqu'à une profondeur plus profonde que la source, mais moins profonde que la base profonde. Cette diffusion d'amélioration augmente le courant de verrouillage, vu qu'elle permet un groupement plus serré des cellules et, donc, une plus faible largeur de piste de polysilicium. Toutefois, cette diffusion d'amélioration par suite de sa profondeur, n'élimine pas le JFET parasite sur toute sa longueur.
Habituellement, la profondeur de la région à conductivité accrue dans les IGBT de la technologie antérieure est d'environ 3 microns, alors que la base profonde était d'environ 6 microns. De plus, dans ces dispositifs IGBT selon la technologie antérieure, comme les tolérances de fabrication ont été améliorées, la région de source est devenue plus petite dans son extension latérale, la base profonde plus grande et la forme de la base ou du corps est devenue plus carrée dans sa section transversale. Par conséquent, la longueur effective du JFET entre les bases a augmenté. Toutefois, la région à concentration accrue reste à une profondeur d'environ 3 microns et s'étend seulement sur environ la moitié de la longueur du JFET parasite effectivement produit entre les bases espacées. Il serait donc souhaitable de pouvoir éliminer le JFET parasite sur toute sa longueur effective.
Dans certains cas, il peut être souhaitable de ne pas utiliser la réduction de durée de vie des porteurs dans un IGBT. Toutefois, la vitesse de commutation d'un
IGBT peut être augmentée en diminuant la durée de vie des porteurs dans le silicium. Dans les IGBT de la technologie antérieure vendus par le demandeur du présent brevet, la durée de vie était réduite par une irradiation par faisceaux électroniques de la pastille terminée, avec une dose d'environ 8 megarads. Ceci a donné lieu, dans un dispositif particulier, à un temps de descente d'environ 300 nanosecondes, et à des pertes de commutation à l'ouverture d'environ 600 microjoules. Toutefois, la réduction de la durée de vie dans un IGBT augmente la chute de tension à l'état passant, vu qu'elle réduit le gain de la partie transistor bipolaire du dispositif.Par conséquent, il existe moins de modulation de conductivité pour la même tension de grille en présence du gain réduit. Il serait souhaitable de réduire les pertes de commutation en utilisant une dose de rayonnement plus élevée, sans augmenter la chute de tension à l'état passant. L'irradiation par électrons est utilisée dans les
IGBT de la technologie antérieure du demandeur du présent brevet, à la place du dopage par métal lourd comme, par exemple, l'or ou le platine, parce que le dopage par métal lourd augmente la résistivité apparente dans la région active entre les bases, ce qui augmente davantage le pincement du JFET entre les bases. Toutefois, l'effet du rayonnement peut être détruit aux températures de soudure de la pastille, ce qui complique le procédé d'assemblage.
C'est pourquoi, dans de nombreux cas, on préfère la réduction de la durée de vie des porteurs par métal lourd, plutôt que par le rayonnement. Il serait souhaitable de pouvoir utiliser le dopage par métal lourd dans un IGBT sans augmenter la chute de tension directe audessus de celle d'un IGBT comparable irradié par électrons.
Une caractéristique importante des MOSFET et des
IGBT de puissance est leur capacité à absorber de l'énergie d'avalanche. D'une manière générale, l'avalanche se produit sur relativement peu de sites à la périphérie du dispositif. C'est pourquoi, dans le IGBT, la jonction base-émetteur du transistor bipolaire actif est polarisée de manière non uniforme et injecte, de manière non uniforme, dans de petites zones à densité de courant élevée, ce qui donne lieu à une défaillance locale. Il serait souhaitable d'améliorer la capacité d'absorber de l'énergie d'avanlanche d'un MOSFET ou d'un IGBT de puissance.
Il résulte de ce qui précède que l'utilisation d'une largeur plus étroite des piste de polysilicium, c'est-à-dire des bases plus rapprochées a l'avantage d'augmenter le courant de verrouillage et la densité de courant du dispositif, mais offre l'inconvénient de provoquer une chute de tension à l'état passant plus élevée. La réduction de la durée de vie peut être utilisée pour augmenter la vitesse de commutation, au prix d'une augmentation de la chute de tension directe.
Brève description de l'invention
Conformément à la présente invention, la région à concentration accrue entre les bases espacées d'un IGBT est rendue très profonde et, plus particulièrement, plus profonde que la base. A cet effet, la diffusion profonde à concentration accrue entre les bases est la première étape de diffusion du procédé.
Dans un mode de réalisation préférentiel de 1 invention, on introduit une dose d'implants d'environ 3,5 x 1012 atomes/cm2 (phosphore pour un dispositif à canal N) pendant 10 heures au total, à 11750C, pour atteindre une profondeur d'environ 7 microns, qui est plus profonde que la région de corps profonde. On peut augmenter la température de diffusion pour raccourcir la durée de cette opération. Au contraire, la diffusion dans la région à concentration accrue dans ll IGBT de la technologie antérieure de International Rectifier
Corporation avait lieu après formation des régions de base profonde P+ et était effectuée pendant deux heures seulement à 11750C pour atteindre une profondeur d'environ 3 microns, ce qui est beaucoup moins que la profondeur de la base profonde d'environ 6 microns.
La dose de rayonnement par gaufre utilisée pour réduire la durée de vie peut être augmentée en passant des 8 megarads utilisés dans l' IGBT de la technologie antérieure de International Rectifier à 16 megarad, à cause de la profondeur plus importante de la diffusion à concentration accrue dans la région active entre les bases. Le temps de descente a été réduit ensuite dans un dispositif particulier de 300 nanosecondes à 100 nanosecondes et les pertes par commutation à l'ouverture ont été réduites de 600 microjoules à 200 microjoules.
Par conséquent, quand la nouvelle invention est appliquée à un dispositif IGBT, une largeur de piste minimale peut être utilisée pour maximiser le courant de verrouillage et la densité de courant et on peut utiliser une plus grande dose de rayonnement pour réduire les pertes par commutation, sans augmenter la chute de tension directe au-dessus des valeurs précédemment acceptables avec une dose de rayonnement plus faible et une diffusion à concentration accrue moins profonde. Les régions de conduction accrue très profondes servent également d'emplacement de claquage préférentiel pour le courant d'avalanche sous des charges inductives. Comme les régions de conduction accrue profondes sont réparties uniformément sur la surface active de la puce, le courant d'avalanche passera uniformément et les performances I2L de la puce seront notablement améliorées.
Les nouvelles régions à conduction accrue profondes peuvent également être utilisées avantageusement pour les MOSFET de puissance et amélioreront de manière semblable leur densité de courant, leur résistance à l'état passant et leur capacité d'absorber de l'énergie d'avalanche et permettront l'utilisation de doses de rayonnement plus importantes et/ou de réduction de la durée de vie par métal lourd afin de diminuer Trr et Qrr de leur diode inhérente.
Brève description des fissures
La figure 1 est une vue en plan de la surface de silicium du dispositif IGBT de la technologie antérieure.
La figure 2 est une vue en coupe transversale de la figure 1 prise suivant la ligne de coupe 2-2 de la figure 1 et montrant le tracé de cellule d'un IGBT de la technologie antérieure.
La figure 3 est un graphique montrant la chute de tension directe en fonction de la perte d'énergie totale en commutation pour deux dispositifs IGBT et démontre la réduction des pertes totales de commutation pour la même tension directe en utilisant la diffusion d'amélioration ultraprofonde de la présente invention.
La figure 3a représente la chute de tension directe en fonction de la dose de rayonnement pour deux dispositifs ayant des tensions de blocage plus élevées que celles des dispositifs de la figure 3.
La figure 4 est une vue en coupe transversale de la gaufre de départ pour la fabrication d'un IGBT conforme à la présente invention.
La figure 5 représente la partie de la gaufre de la figure 4 après le dépôt d'une couche initiale d'oxyde protecteur et d'un élément photorésistant.
La figure 6 montre la topologie de la surface de la structure de la figure 5 après l'attaque chimique du premier motif de fenêtre pour préparer la structure pour l'implantation de la future région à concentration augmentée ultraprofonde.
La figure 7 est une vue en coupe transversale de la figure 6, prise suivant la ligne de coupe 7-7 de la figure 6.
La figure 8 représente l'implant d'atomes de phosphore à travers les fenêtres de la figure 7 dans le silicium exposé.
La figure 9 représente la structure de la figure 8 montrant l'élimination de l'élément photorésistant et de la diffusion profonde des atomes de phosphore de la figure 8, jusqu a une profondeur d'environ 6 microns.
La figure 10 montre la structure de la figure 9 après la formation d'une couche d'oxyde sur la surface du dispositif, le dépôt d'une photorésine sur la couche d'oxyde et la sensibilisation de la photorésine dans la deuxième étape de masquage.
La figure 11 représente la structure de la figure 10 après l'attaque d'un deuxième motif de fenêtre dans l'oxyde de la figure 10, l'enlèvement de la photorésine pendant l'implantation de bore P+.
La figure 12 représente la structure de la figure 11 après une courte étape de reaut (drive-in) pour faire diffuser le bore implanté à l'étape de la figure 11 sur une courte distance et, ensuite, assurer la croissance de l'oxyde sur les régions Pf peu profondes.
La figure 13 représente la structure de la figure 12 après les étapes au cours desquelles une photorésine est déposé sur la surface de la figure 12 et est configuré de manière appropriée par une troisième étape de masquage afin de produire le tracé de fenêtre représenté à la figure 13 après que l'oxyde exposé par le tracé de fenêtre a été éliminé par décapage.
La figure 14 représente la structure de la figure 13 après l'enlèvement de la résine, la formation d'une mince couche d'oxyde qui définira l'oxyde de grille du dispositif et ensuite le dépôt sur celui-ci de polysilicium et, enfin, la formation d'une couche photorésistante qui est configurée photolithographiquement au cours d'une quatrième étape de masquage, comme indiqué.
La figure 15 montre la structure de la figure 14 après l'élimination par décapage du polysilicium et de l'oxyde de grille exposé par le tracé de fenêtre de la figure 14, l'enlèvement de l'élément photorésistant et l'implant d'une dose relativement légère de bore dans les zones de surface du silicium exposées par le tracé de fenêtre.
La figure 16 représente la structure de la figure 15 après une étape de "drive-in" pendant laquelle les régions à concentration P élevées de la figure 15 sont rendues profondes et en même temps les régions plus légèrement dopées au bore sont rendues moins profondes pour former un corps composite qui est moins profond que les régions N+.
La figure 17 représente la structure de la figure 16 après le dévitrage et montre un implant d'arsenic à travers les mêmes fenêtres à travers lesquelles ont été formées les régions à canal P(-) avec un court "drive-in" utilisé pour former les régions de source N++ du dispositif.
La figure 18 représente la structure de la figure 17 après le dépôt d'un oxyde de couche intermédiaire sur toute la surface de la galette et la formation d'une photorésine sur la surface qui est configurée au cours d'une cinquième étape de tracé photolithographique pour former le masque de contact.
La figure 19 représente la galette complète de la figure 18 après l'élimination par décapage de tout l'oxyde exposé à travers les fenêtres du masque de la figure 18, l'élimination de la photorésine et l'application d'une couche d'aluminium, d'une couche de silicium amorphe et d'une couche de polyimide.
La figure 20 est une vue en coupe transversale d'un deuxième mode de réalisation de l'invention, dans lequel les régions N+ profondes s'étendent dans un plan commun.
La figure 21 est un diagramme montrant le procédé permettant de mesurer la profondeur d'une région
N+ dans un substrat épitaxial N(-).
La figure 22 est un diagramme d'un autre mode de réalisation de l'invention, avec à la fois les électrodes d'émetteur et de collecteur sur la même surface.
Description détaillée des figures
Les figures 1 et 2 représentent de manière schématique un dispositif IGBT de la technologie antérieure du type vendu par le demandeur du présent brevet, avec les numéros de types de dispositifs mentionnés précédemment. L'échelle utilisée pour les figures 1 et 2 est fortement agrandie et est déformée à la figure 2, afin de rendre plus claire la description de la présente invention. Seules quelques-unes des nombreuses cellules hexagonales sont représentées à la figure 1. De plus, on ne montre pas la structure des terminaisons ou les autres caractéristiques de surface pour la pastille, vu qu'elles sont sans rapport avec la présente invention.
Le dispositif IGBT a un substrat P+ 20 en silicium. Une région épitaxiale N+ 21A est formée audessus du substrat 20. La jonction entre la région P+ 20 et la région N+ 21A est désignée comme étant la jonction
J2. Au-dessus de la région épitaxiale N+ 21A, est formée une région épitaxiale N- 21. Les bases des cellules (appelées parfois les régions de corps) sont formées ensuite dans la surface supérieure de la couche épitaxiale 21 par des techniques de traitement telles que celles décrites dans le brevet américain 4.593.302 daté du 3 juin 1986 et attribué au demandeur du présent brevet. Les trois bases représentées à la figure 2 ont des régions P+ centrales approfondies 22, 23 et 24, qui ont une concentration relativement élevée et sont entourées par des régions P(-) de type corniche moins profondes, appelées parfois régions canal 25, 26 et 27 respectivement.Les régions canal 25, 26 et 27 ont une concentration suffisamment faible pour pouvoir être inversées par l'application d'une faible tension de seuil à la grille du dispositif de la manière bien connue dans la technologie des MOSFET. Les jonctions entre les bases et la région épitaxiale 21 sont appelées jonctions J1. Chacune des régions polygonales cellulaire de base reçoit ensuite une source annulaire 28, 29 et 30 respectivement, qui est une région de source N+ à haute conductivité.
Un réseau ou une ligne d'oxyde de grille s'étend à travers chacune des régions de canal P(-) de chaque base. Par conséquent, les segments d'une ligne de dioxyde de silicium représentés par les segments 34, 35 et 36, s'étendent sur au moins les régions de canal P(-) 25, 26 et 27 de chaque cellule représentée à la figure 2. Une grille conductrice de polysilicium est réalisée ensuite au-dessus de la ligne d'oxyde de grille. On peut donc voir à la figure 2 des segments de grille en polysilicium 31, 32 et 33, surplombant respectivement les segments d'oxyde 34, 35 et 36 respectivement, et recouvrant la distance entre les régions de base voisines en s'étendant sur les régions de canal P(-) de chacune des bases.
Les segments de grille en polysilicium sont recouverts ensuite par une couche de dioxyde de silicium appropriée avec les segments 37, 38 et 39 de cette couche, comme représenté à la figure 2, qui enrobe les segments de grille 31, 32 et 33. Les segments de grille 31, 32 et 33 seront connectés à une pastille de grille commun approprié (non représenté). Pour faciliter la représentation, une électrode de grille G est représentée connectée au segment 31, mais il est entendu que cette électrode de grille sera connectée à tous les segments de grille de l'ensemble du réseau de grille.
Une électrode d'émetteur principal 40 est formée sur la majeure partie de la surface supérieure du dispositif et est en contact avec chacune des régions de source N+ et avec les régions de base P+ 22, 23 et 24 d'une manière classique. Une électrode de collecteur 41 représentée à la figure 2 est appliquée au bas de la région P+ 20.
La concentration de dopage dans la région active entre les cellules de base est augmentée au-dessus de celle dans la couche épitaxiale N(-) 21 pour atteindre une concentration supérieure N+ pour une profondeur d'environ 3 microns, qui est supérieure à la profondeur des régions de source, mais moins profonde que la profondeur dans les régions de base 22, 23 et 24. La profondeur des régions à concentration accrue est indiquée à la figure 2 par les lignes en pointillés 42, 43 et 44. Les régions 42, 43 et 44 sont formées par le procédé décrit dans le brevet américain 4.593.302. Par conséquent, les diffusions ont été formées en implantant du phosphore sous une tension d'environ 120 KEV avec une dose d'environ 3,5 x 1012 atomes/cm2 et en injectant cet implant pendant environ 2 heures à 11750C.Ces régions à concentration accrue ont été utilisées pour éliminer l'effet du JFET parasite qui existe entre les bases morcelées quand celles-ci sont rapprochées étroitement les unes des autres.
Par profondeur des régions N+ 42, 43 et 44 dans la région N(-) 21, il faut entendre la profondeur à laquelle la conductivité est supérieure d'une manière mesurable à celle de la couche épitaxiale de base. Cette profondeur est située, dans la gamme de l'erreur expérimentale, environ au point d'inflexion de la courbe de la concentration en fonction de la profondeur (voir figure 21) qui existe pour toute diffusion N+ dans un substrat
N(-). La profondeur exacte qui est atteinte par cette mesure n'est pas critique et on peut montrer que la majeure partie de la charge ajoutée (au moins 97%) existe entre la surface de silicium et la profondeur définie de l'implant diffusé en profondeur.Il convient de noter que la valeur de concentration accrue sera plus importante vers le dessus de la couche épitaxiale 21 et diminuera avec la profondeur dans la couche 21, jusqu'à atteindre la concentration de base de la couche 21. Cette définition de la profondeur d'une diffusion N+ dans un substrat de type
N sera utilisée pour toute la description ci-après.
La puce des figures 1 et 2 a été exposée à un flux de rayonnement d'électrons avec une dose d'environ 8 megarads afin de réduire la durée de vie et d'augmenter la vitesse de commutation et donc diminuer les pertes de commutation. Le dispositif irradié avait un temps de descente d'environ 300 nanosecondes et une perte de commutation à l'ouverture d'environ 600 microjoules.
Le fonctionnement du dispositif IGBT représenté par les figures 1 et 2 est le suivant:
Quand une polarisation négative est appliquée à l'électrode de collecteur 41 par rapport à l'électrode d'émetteur 40, le passage du courant est bloqué parce que la jonction base-émetteur J2 du transistor PNP formé par la région P+ 20, les régions N 21, 21A et les régions P 22, 25, 23, 26 et 24, 27 devient polarisée en inverse.
Ceci confère au dispositif sa principale aptitude au blocage dune tension inverse.
Si une tension positive est appliquée au collecteur 41 par rapport à l'émetteur 40 et que les segments d'électrode de grille 31, 32, 33, sont courtcircuités avec la source 40, les jonctions base-collecteur J1 du transistor PNP décrit ci-dessus sont soumises à une polarisation inverse, si bien que le dispositif fonctionnera en mode de blocage d'une tension directe. Si une tension de grille positive d'amplitude suffisante est appliquée alors au segment de grille 31, 32 et 33 et si les régions de canal 25, 26 et 27 sont inversées, les électrons peuvent passer des régions de source N+ 28, 29 et 30 vers la région de base N(-) 21. Le dispositif commute ensuite vers son état de conduction directe.
Pendant cet état de conduction directe, la jonction baseémetteur J2 devient polarisée en directe et la région 20 injecte des trous dans la région de base N(-) 21 à faible concentration. Le dispositif s'enclenche alors pour véhiculer le courant à la manière d'un transistor de puissance bipolaire ayant une densité de courant extrêmement élevée par comparaison avec la densité de courant plus faible réalisable dans un MOSFET de puissance comparable.
Pour couper le dispositif, il est seulement nécessaire de supprimer la polarisation de grille des segments de grille 31, 32 et 33. Ceci supprime les régions d'inversion aux régions à canal P(-) 25, 26 et 27 et interrompt la fourniture d'électrons à la base N(-) 21 et provoque le processus de coupure.
Comme déjà mentionné précédemment, l'irradiation par électrons est utilisée pour augmenter la vitesse de commutation. Bien qu'une dose supérieure à 8 megarads soit souhaitable, un rayonnement supplémentaire augmente la chute de tension à l'état passant jusqu a des niveaux inacceptables. De plus, le dopage par métal lourd, qui est préférable à l'irradiation, ne peut pas être utilisé parce qu'il augmente la résistivité apparente des régions entre les bases, ce qui augmente l'effet du JFET parasite en augmentant la chute de tension à l'état passant dans une mesure encore plus grande que ce qui est à craindre de l'effet d'une irradiation accrue.
Le dispositif des figures 1 et 2 décrit cidessus contient un thyristor NPNP parasite constitué, par exemple pour une cellule, d'une source N+ 29, d'un corps P 23, 26, d'une base N 21, 21A et d'une région d'anode P+ 20. Si ce thyristor parasite s'amorce pendant le fonctionnement du dispositif, la suppression de la polarisation de grille ne provoque pas la coupure du dispositif. Ce phénomène est appelé "verrouillage" dans les IGBT de puissance. Le phénomène de verrouillage est évidemment extrêmement indésirable et une conception valable d'un IGBT doit être telle que le courant de verrouillage soit supérieur à tout courant pouvant se présenter au cours du fonctionnement du dispositif.
Pour augmenter le courant pour lequel se produit le verrouillage on sait déjà que la largeur de la ligne de polysilicium ou, plus spécifiquement, l'espace entre les cellules de base voisines doit être réduit. La diminution de la largeur de la ligne de polysilicium augmente toutefois l'effet du JFET parasite entre les cellules espacées du dispositif, ce qui augmente la chute de tension à l'état passant et réduit donc le courant nominal du dispositif.
La largeur de ligne de polysilicium peut être réduite si une charge supplémentaire est ajoutée aux régions N+ actives 42, 43 et 44 entre les structures de base cellulaires. Toutefois, dans les dispositifs des figures 1 et 2 conformes à la technologie antérieure, les régions 42, 43 et 44 utilisaient la même profondeur d'environ 3 microns, qui était utilisée dans les MOSFET de puissance HEXFET fabriqués par le demandeur du présent brevet. Ceci était fait intentionnellement pour éviter de rendre les régions 42, 43 et 44 plus profondes que la base.Toutefois, on a constaté maintenant que cette profondeur est insuffisante pour un fonctionnement optimal du IGBT et, d'autre part, si cette profondeur est rendue plus grande que celle de la base profonde, on obtient un grand nombre d'avantages inattendus; en effet les bases peuvent être disposées plus près les unes des autres, le courant de verrouillage est augmenté, une dose de rayonnement plus élevée ou une réduction de durée de vie par métal lourd peut être utilisée, la vitesse de commutation peut être augmentée sans augmenter la chute de tension à l'état passant au-delà des niveaux antérieurs et la capacité d'absorber de l'énergie d'avalanche est augmentée.
La figure 3 montre les pertes totales d'énergie en commutation en fonction de la chute de tension à l'état passant du IGBT des figures 1 et 2 ayant une tension de blocage inverse de 600 V avec les implants peu profonds 42, 43 et 44, par comparaison avec un IGBT équivalent utilisant l'invention décrite ici. On constatera que pour des niveaux de rayonnement significativement supérieurs à zéro, on obtient une amélioration supérieure à 50% pour les pertes en commutation avec la même chute de tension à l'état passant quand on utilise la diffusion à concentration accrue très profonde. Comme on le décrira ci-après, la présente invention procure une amélioration essentielle pour ce qui concerne la diminution des pertes d'énergie en commutation en fonction de la chute de tension à l'état passant grâce à la possibilité d'utiliser une réduction plus importante de la durée de vie.
La figure 3a représente la chute de tension à l'état passant Von en fonction de la dose de rayonnement pour deux dispositifs de 1200 V, l'un conforme à la technologie antérieure avec un implant peu profond et l'autre avec l'implant diffusé plus profondément, conformément à la présente invention. Les données de la courbe de la figure 3a ont été mesurées pour un courant direct de 10 A à 250C sur un dispositif dans lequel la région N(-) 21 avait une résistivité de 85 ohm centimètres avec une épaisseur de 95 microns et dans lequel la région N+ 21A avait une résistivité de 0,04 ohm centimètre avec une épaisseur de 7,5 microns. Le dispositif marqué "amélioration profonde" avait des régions N+ profondes, telles que les régions 60, 61 et 62 représentées à la figure 19.
La figure 3A montre clairement qu'un implant plus profond autorise une dose de rayonnement plus élevée (pour réduire les pertes en commutation) sans augmenter de manière indue la chute de tension à l'état passant. Il convient de noter également que les avantages dus à la présente invention deviennent plus marqués lorsque la tension de blocage augmente.
Les figures 4 à 19 représentent la fabrication d'un mode de réalisation préférentiel selon la présente invention, tandis que la figure 19 montre le tracé de la jonction finalement achevé. Les figures ne sont pas à l'échelle mais ont été fortement exagérées pour raison de clarté. De plus, les figures représentent seulement quelques-unes des milliers de cellules identiques sur une simple pastille. D'autre part, la structure périphérique importante de la pastille n'est pas représentée, vu qu'elle n'a aucun rapport avec la présente invention.
Comme on le décrira ci-après, la nouvelle invention élimine une partie du rôle des structures périphériques pour ce qui concerne l'amélioration de la capacité d'absorber de l'énergie d'avanche par le dispositif.
Si l'on examine tout d'abord la figure 4, on peut y voir une petite partie de la gaufre de silicium de départ. La gaufre a des surfaces supérieures et inférieures planes et parallèles et a un substrat 50 de matériau P+ dopé au bore, ayant une épaisseur de 15 mils par exemple. Le matériau P+ est dopé jusqu a une résistivité de moins d'environ 0,02 ohm centimètre. Une couche N+ mince et à croissance épitaxiale 51 est formée au-dessus du substrat P+ 50 jusqu'à une épaisseur d'environ 7 microns et présente, pour un dispositif IGBT de 600 V, une résistivité d'environ 0,05 ohm centimètre.
La région N+ 51 serait plus épaisse et plus fortement dopée pour des dispositifs à tension nominale plus élevée.
Par exemple, pour un dispositif de 1200 V, la région 51 pourrait avoir une épaisseur de 8 à 9 microns et une résistivité de 0,035 ohm centimètre. Pour un dispositif à tension beaucoup plus faible, par exemple 300 V, la région 51 pourrait être éliminée. La région 51 pourrait être également une région qui est diffusée dans le substrat 50 ou pourrait être formée par soudure directement sur la gaufre.
Une deuxième couche épitaxiale définissant la région de blocage de la tension principale du dispositif est la couche N(-) 52. Toutes les jonctions diffusées sont formées dans cette région 52 formée par épitaxie. Son épaisseur, pour un dispositif IGBT classique de 600 V, est d'environ 60 microns avec une résistivité d'environ 30 ohm-centimètre. La couche 52 est habituellement dopée au phosphore. Un matériau plus épais et à plus haute résistivité pourrait être utilisé pour les tensions plus élevées. Par exemple, pour un dispositif de 1200 V, la région 52 aurait une épaisseur d'environ 100 microns et une résistivité d'environ 85 ohm-centimètre. Pour un dispositif de 300 V, la région 52 aurait une épaisseur d'environ 35 microns et une résistivité d'environ 7 ohmcentimètre. Les spécialistes de cette technique comprendront que les épaisseurs et les résistivités des régions 51 et 52 peuvent être réglées de manière appropriée l'une par rapport à l'autre pour différentes tensions nominales.
La première étape de traitement de la gaufre de la figure 4 est représentée par la figure 5 et repré sente la formation d'une couche d'oxyde 53 jusqu a une épaisseur d'environ 400 Â. Un élément photorésistant classique 54 est appliqué sur la surface supérieure de la couche d'oxyde 53 et présente un dessin en réseau représenté par la figure 7. La couche d'oxyde 53 est éliminée par décapage dans la fenêtre du motif. Ceci donne lieu à la formation de plusieurs îlots d'oxyde rectangulaire 54 à 58, représentées par la figure 6 et, partiellement, par la figure 7.
Le mode de réalisation préférentiel de la présente invention utilise une topologie à cellules hexagonales. Il est toutefois évident que l'invention serait également applicable à toute topologie de surface souhaitée, y compris des cellules carrées, des cellules carrées en quinconce, des structures interdigitees, etc. Il convient de noter également que la disposition à cellules hexagonales utilisée dans ce mode de réalisation préférentiel n'est pas un hexagone symétrique dont tous les côtés ont des dimensions égales, mais que les cellules sont légèrement allongées dans la direction latérale, si bien que la distance latérale d'une pointe à l'autre d'une quelconque des cellules est d'environ 20 microns, alors que la distance entre les plats en direction verticale est d'environ 16 microns. Un dessin hexagonal symétrique pourrait être utilisé également.Dans le mode de réalisation préférentiel représenté par les figures 6 et 7, la distance centre à centre dans une direction verticale entre les lots d'oxyde 54 et 55 est de 25 microns. La distance entre centre à centre entre les colonnes d'îlots d'oxyde est d'environ 22 microns.
Comme indiqué en outre à la figure 8, le phosphore est implanté dans le silicium à travers la fenêtre formée au cours de la première étape de décapage photolithographique de l'oxyde. L'élément photorésistant lui-même joue le rôle de masque pour les atomes implantés.
Les régions N+ au phosphore 60, 61 et 62 sont des segments d'un réseau représenté par la figure 6. Dans le mode de réalisation préférentiel de l'invention, l'implantation du phosphore est effectuée avec une énergie d'accélération égale, par exemple, à 120 kev et avec une dose préférentielle d'environ 3,5 E12. La dose peut varier entre environ 2 E12 et 7 E12. Les limitations de la dose sont telles que celle-ci ne doit pas être élevée au point de diminuer la tension de claquage inverse au-delà de limites acceptables, mais doit être suffisamment élevée pour avoir une influence significative sur le JFET parasite sur toute sa longueur.
L'implant de la figure 8, après enlèvement de l'élément photorésistant, est entraîne ensuite profondément en dessous de la surface de la région 52. Dans le mode de réalisation préférentiel de l'invention, les implants 60, 61 et 62 sont initialement entraînés par "drive-in" à une température d'environ 11750C pendant 8 heures. Une température plus élevée peut être utilisée pour diminuer le temps de "drive-in". Par exemple, à 12000C, le "crive-in" peut être réduit à environ 4 heures.
Ce "drive-in" important est effectué sous azote afin d'éviter la croissance du dioxyde de silicium pendant l'opération. Au cours de ce "drive-in" initial des porteurs pour former les régions 60, 61 et 62, les régions atteignent une profondeur d'environ 6 microns, qui est quasiment leur profondeur finale. Comme on le verra ciaprès, il faut encore environ 2 heures de traitement supplémentaire pour augmenter la profondeur de ces régions d'environ 1 micron.
Pour mesurer la profondeur des porteurs supplémentaires de type N dans un substrat de type N, il est avantageux de considérer la forme de la courbe du logarithme de la concentration totale en donneurs dans la région 52 de la figure 9, en fonction de la profondeur sous la surface de silicium, comme l'indique la figure 21. Cette courbe peut être créée soit par des techniques expérimentales directes en utilisant une sonde à résistance répartie sur des zones diffusées de grande surface, ou peut être simulée par ordinateur. Le point d'inflexion de la courbe de la figure 21 se présente à la profondeur pour laquelle les niveaux de concentration sont approximativement ceux du substrat initial du matériau épitaxial 52 et constituent une mesure de la profondeur de la région à concentration accrue.Dans l'exemple de la courbe de la figure 21, le point d'inflexion se présente à environ 7,0 micromètre. On peut démontrer que plus de 97% de la charge totale apportée par les implants 60, 61 et 62 est contenue dans la partie gauche (au-dessus) de la profondeur de 7 microns. Comme on décrira ci-après et conformément à la présente invention, cette profondeur des régions à concentration accrue est supérieure à la profondeur de la base bien définie, qui est une jonction
PN et qui peut, par conséquent, être localisée avec précision dans le silicium.
Comme le montre également la figure 9, les régions 61, 62 et 63 diffusent latéralement quand elles deviennent plus profondes. Ces régions diffuseront latéralement jusqu a ce que les régions 60, 61 et 62 atteignent à peu près le centre des régions à oxyde 54 à 56. Il est évident qu'elles ne vont pas se rencontrer et resteront espacées quelque peu l'une de l'autre à leur profondeur verticale totale, comme le montre la figure 9.
Que ces régions se rencontrent ou non au centre ou qu'elles soient écartées l'une de l'autre, ou qu'elles présentent un recouvrement, n'a que peu d'importance pour la présente invention.
Il convient de noter, en outre, que les régions
N+, telles que les régions 60, 61 et 62 ne s'étendent pas vers la périphérie de la puce mais existent uniquement dans la région à cellules actives de la puce. Les régions à concentration accrue ne peuvent pas s'étendre au-delà de la région active de la puce et dans la zone des bornes de jonction (non représentée), vu que ceci réduirait la tension de claquage du dispositif.
La figure 10 représente l'étape suivante du procédé au cours duquel une couche d'oxyde 70 est formée au-dessus de la surface de la gaufre de la figure 9 jusqu a une épaisseur d'environ 8000 Â. Une couche photorésistante 71 est déposée au-dessus de la couche d'oxyde 70 et est configurée alors de manière appropriée, comme le montre la figure 10, pour définir des fenêtres qui sont en fait des ouvertures hexagonales exposant les régions audessus des lots d'oxyde 54, 55 et 56. L'oxyde 70 et les points d'oxyde sous-jacents 54, 55 et 56 sont décapés ensuite à travers les fenêtres formées dans l'élément photorésistant 71 pour exposer la surface de silicium comme le montre la figure 11.Ensuite, la couche photorésistante est éliminée et une dose importante de bore est implantée dans les zones de surface exposées du silicium, comme indiqué à la figure 11 pour les régions 80, 81 et 82. L'implantation de bore à la figure il est effectuée avec une tension d'accélération d'environ 50 keV et avec une dose d'environ 3 E15. Une dose élevée est préférable, vu que les régions d'implantation 80, 81 et 82 sont finalement approfondies pour devenir des régions de base
P+ qui ont une conductivité élevée, afin d'obtenir une Rb' relativement faible en dessous de la source de la partie
MOSFET du dispositif. Une Rb' faible donnera lieu à un courant de verrouillage important. La dose utilisée pour l'implantation de bore à la figure 11 doit être la plus élevée possible. Toutefois, la dose doit être inférieure à la valeur pour laquelle des dommages commenceraient à se produire dans le silicium ou pour laquelle les performances générales du dispositif seraient diminuées.
Après l'étape d'implantation de la figure 11, se déroule un "drive-in" initial court de l'implant sous azote sec plus 1% d'oxygène, afin d'obtenir une pénétration initiale de 1 à 2 micromètres. Cette pénétration initiale pour les régions P+ 80, 81 et 82 est indiquée à la figure 12. Ensuite, les segments d'oxyde 83, 84 et 85 sont formés par dessus les régions P+ 80, 81 et 82. Il convient de noter que les régions au bore 80, 81 et 82 sont entraînée initialement jusqu'à une faible profondeur, pour éviter un appauvrissement notable du bore de la surface au cours de la croissance des segments d'oxyde 83, 84 et 85.
Ensuite, et comme le montre la figure 13, une couche photorésistante 90 est déposée par dessus la surface de la figure 12 et est configurée pour définir un troisième motif de fenêtre, par lequel tous les oxydes, excepté ceux recouvrant les régions P+ 80, 81 et 82 sont éliminées par décapage.
Ensuite, et comme le montre la figure 14, la couche photorésistance 90 est enlevée et une couche d'oxyde de grille mince 95 est formée sur la surface active complètement exposée de la gaufre. L'oxyde de grille 95 a une épaisseur d'environ 1050 Â. Une couche de polysilicium 96 est déposée ensuite au-dessus de la gaufre jusqu a une épaisseur de 4000 à 5000 Â. Quoique non représentée, une mince couche d'oxyde (500 ) est formée au-dessus de la couche de polysilicium 96 pour améliorer l'adhérence de la couche photorésistante 97 qui est déposée au-dessus du polysilicium 96. La couche photorésistante 97 est configurée ensuite par la quatrième étape de masquage en formant des ouvertures hexagonales 98, 99 et 100, qui entourent des régions de type P, 80, 81 et 82 respectivement.
Ensuite, la mince couche d'oxyde sur le polysilicium est décapée suivant le motif des fenêtres 98, 99 et 100, la couche photorésistante est enlevée et la mince couche d'oxyde ainsi décapée est utilisée comme un masque pour décaper le polysilicium en formant des fenêtres hexagonales au-dessus de la couche d'oxyde de grille 95.
Ensuite, la couche d'oxyde de grille est décapée en éliminant également la mince couche d'oxyde (non représentée) au-dessus de la couche de polysilicium. Comme le montre la figure 15, ceci expose la piste de polysilicium restante et la surface du substrat de silicium 52 dans les fenêtres 98, 99 et 100. Il convient de noter que cette étape de décapage photolithographique laisse en place des îlots d'oxyde (d'épaisseur légèrement diminuée) 83, 84 et 85, ainsi qu'un réseau de forme hexagonale représenté par l'oxyde de grille et les segments de polysilicium respectivement 110, 111, 112 et 113, 114, 115.
Ensuite, et comme le montre également la figure 15, le bore est implanté dans la surface de la gaufre et, en particulier, à travers les fenêtres hexagonales de diffusion 98, 99 et 100. La dose de bore au cours de cette opération est de 1E14 pour 50 kev, ce qui est beaucoup moins que la dose de bore de la figure 11 (3E15). Cette dose de bore 1E14 après diffusion fusionnera avec la région de bore à plus forte dose et formera une région de type canal P(-) à faible concentration, qui entoure et qui est moins profonde que la partie du corps P+ produite à partir des régions à plus forte concentration 80, 81 et 82. Par conséquent, des régions 120, 121 et 122 à plus faible dopage en bore sont constituées à la figure 15. Ces régions sont approfondies ensuite par "drive-in" pendant environ 2 heures à 11750C pour atteindre une profondeur d'environ 4,5 microns.Les régions 120, 121 et 122 qui sont des régions annulaires, sont représentées partiellement en traits pointillés à la figure 16, quoiqu'il soit bien évident que là où ces régions recouvrent les régions
P+ 80, 81 et 82, elles se combinent les unes aux autres.
Les corniches peu profondes P(-) 120, 121 et 122 entourant les régions profondes P+ 80, 81 et 82, sont des régions de canal légèrement dopées qui s'étendent en dessous de l'oxyde de grille. Ces régions légèrement dopées, ainsi que les régions de corps P+ profondes après diffusion, définissent une section approximativement carrée pour chaque cellule à comparer à la section en forme de tête et d'épaule renversée utilisée dans la technologie antérieure et décrite dans le brevet américain 4.593.302. Un motif plus carré est obtenu parce que les tolérances de fabrication ont été améliorées à un point tel que les régions peu profondes
P(-) peuvent être définies avec grande précision et que les régions P+ peuvent être relativement plus larges, réduisant ainsi Rb' le plus possible sans empiéter de manière défavorable dans les régions de canal.
Il convient de noter que dans chaque pénétration, y compris la pénétration P(-) de la figure 16, toutes les jonctions continuent à se déplacer vers le bas. Les régions N+ 60, 67 et 62 se déplacent dans une moindre mesure et les régions P+ 80, 81 et 82 se déplacent dans une mesure quelque peu plus importante. Il est également évident pour tous les spécialistes de ces techniques que, lorsque les diffusions pénètrent plus profondément, elles se déplacent également latéralement, tandis que les diffusions peu profondes 130, 131 et 132 diffusent finalement sous l'oxyde de grille.
La surface de la structure de la figure 16 est ensuite dévitrée de manière appropriée et une étape d'implantation de source est effectuée, comme le montre la figure 17. Par conséquent, on implante des atomes d'arsenic sous 50 keV à travers les fenêtres 98, 99 et 100 avec une dose de 3E15. L'implant de source est recuit ensuite et soumis à un "drive-in" entraîne à une température de 9750C pendant environ 120 minutes pour former les régions de source annulaire N++ 130, 131 et 132. L'espace entre la source N++ et la partie de la jonction J1 formée par la région peu profonde P(-) forment des régions à canal inversable en dessous de l'oxyde de grille formé au préalable.
Les régions de source pourraient également être formées par l'utilisation de phosphore, mais l'implant d'arsenic est préféré, vu que le phosphore serait entraîné plus profondément et augmenterait donc Rb
Ensuite, et comme le montre la figure 18, une couche intermédiaire de dioxyde de silicium 140 ayant une épaisseur d'environ 10.000 À est formée sur la surface de la puce et la surface est recouverte ensuite de la couche photorésistante 150, qui est configurée photolithographiquement pour définir l'ouverture de masque de contact, comme le montre la figure 18. Ces fenêtres sont des ouvertures locales généralement hexagonales dans la couche photorésistante 150.La surface exposée à travers les ouvertures dans la couche photorésistante est décapée ensuite de manière appropriée pour exposer les parties périphériques intérieures sous-jacentes des sources N++ et le corps central des régions P+ 80, 81 et 82. Après élimination de la couche photorésistante, un réseau hexagonal d'oxyde de la couche intermédiaire reste sur les segments de polysilicium 113, 114 et 115, afin d'isoler ces segments vis-à-vis d'une couche d'aluminium déposée ultérieurement, comme le montre la figure 19. La couche d'aluminium est configurée ensuite photolithographiquement et décapée pour former des électrodes de source et de grille (non représentées).
L'électrode d'émetteur en aluminium 160 est une électrode continue qui connecte électriquement chaque cellule en parallèle et court-circuite chacune des régions de corps P+ et la périphérie intérieure de leurs régions de source annulaire respective N++.
Une couche de silicimu amorphe 161 est déposée sur la surface de la galette et est recouverte à son tour d'une mince couche de polyimide 162.
La couche de polyimide 162 est configurée ensuite de manière appropriée par voie photolithographique et la couche de silicium amorphe est décapée (non représentée) pour exposer des contacts appropriés d'émetteur et de grille. Pendant cette opération, le silicium amorphe peut être décapé par un décapage au plasma approprié. La couche de polyimide 162 est imidisée ensuite par chauffage entre 400 et 500 C.
Ensuite, on élimine de la matière à la surface inférieure du dispositif de la figure 19, par exemple par meulage de 50 ou 75 microns de silicium de la base de la couche P+ 50. L'opération de meulage peut être remplacée par un décapage ou un sablage approprié. Une électrode de collecteur appropriée 170 est fixée ensuite à la surface inférieure, comme le montre la figure 19 et peut être en trimétal classique, chrome, nickel, argent.
Ceci constitue l'achèvement de la fabrication de la gaufre contenant la pastille IGBT discrète. La gaufre peut être placée ensuite dans un appareil d'irradiation par électrons approprié et, conformément à la présente invention, être irradiée jusqu a une dose totale de 16 megarads. Ceci est environ 2 fois la dose utilisée dans les IGBTs de la technologie antérieure. Après irradiation, la gaufre est recuite à 3000C pendant environ 30 minutes.
La dose accrue est rendue possible à cause des diffusions d'amélioration de drain N+ extrêmement profondes 60, 61 et 62, qui empêchent une augmentation excessive de la chute de tension directe du dispositif par suite de la durée de vie réduite. Par conséquent, les régions N+ 60, 61 et 62 ont diminué localement la nécessité d'une modulation de conductivité pour réduire la résistance dans les régions
JFET des bases étroitement espacées. Par l'augmentation de la dose jusqu'à 16 megarads, on a trouvé que le temps de descente du dispositif IGBT finalement réalisé est réduit d'environ 300 nanosecondes à environ 100 nanosecondes, tandis que les pertes en commutation à l'ouverture ont été réduites d'environ 600 microjoules à environ 200 microjoules.Par conséquent, et comme le montre la figure 3, le IGBT de la figure 19 a les caractéristiques indiquées par la courbe inférieure marquée IGBT avec amélioration profonde. On constatera que, pour une réduction accrue de la durée de vie des porteurs, la perte d'énergie en commutation est notablement réduite pour toute chute de tension directe donnée. Par conséquent, les dispositifs utilisant les caractéristiques de la présente invention peuvent soit fonctionner à des fréquences plus élevées, soit fonctionner à la même fréquence que les dispositifs de la technologie antérieure, mais avec une chute de tension directe notablement réduite. Il est évident qu'on peut envisager également toute combinaison de ces deux améliorations.
Les doses de rayonnement supérieures à 16 megarads seraient souhaitables, mais on a constaté qu'il apparaît une caractéristique de commutation inverse dans la caractéristique de conduction directe du dispositif puor des doses de rayonnement approchant environ 20 megarads. On suppose que la caractéristique de commutation inverse peut être indésirable. Si celle-ci est en fait indésirable, la dose utilisée doit donc être inférieure à 20 megarads.
La présente invention permet également d'utiliser un dopage par métal lourd pour réduire la durée de vie au lieu de l'irradiation. Le dopage par métal lourd est préféré à l'irradiation, vu que l'effet de réduction de la durée de vie dû à l'irradiation peut être supprimé aux températures d'assemblage de la puce. Ceci n'est pas vrai pour le dopage par métal lourd qui reste contant pendant tout l'assemblage de la puce. Toutefois, la réduction de la durée de vie par métal lourd augmente la résistivité apparente du silicium et donc augmente la résistivité entre les bases, ce qui augmente à son tour l'efficacité du JFET parasite et provoque donc des augmentations inacceptables de la chute de tension directe.Dans le cas de la présente invention, cet inconvénient du dopage par métal lourd est surmonté par l'utilisation des diffusions extrêmement profonde 60, 61 et 62, qui sont plus profondes que la partie la plus profonde de la base. Par conséquent, et conformément à une autre caractéristique de la présente invention, le dopage par métal lourd peut être diffusé dans la gaufre avant le dépôt de l'électrode de source en aluminium 160, comme le montre la figure 19.
Le dispositif IGBT de la figure 19 est conçu de façon à ce que la couche N(-) 52 soit complètement appauvrie pendant la coupure avec la région à déplétion s'étendant dans mais pas à travers la région N+ 51. Ceci est souhaitable parce que les trous dans la région N(-) 52 seront entraînés dans la région du collecteur lorsque la région à déplétion s'enfonce vers le bas. Les trous restant dans la région N+ auront la durée de vie la plus faible de la région de type N et donc se recombineront à une vitesse beaucoup plus grande en coupant donc plus rapidement le dispositif. Le concepteur peut assurer la déplation complète de la région 52 par un réglage approprié de l'épaisseur et de la résistivité de la région épixatiale 52.
Une autre caractéristique de la présente invention consiste en ce que les régions profondes N+ 60, 61 et 62 qui sont en fait des segments d'un réseau de concentration accrue diffusé profondément sont répartis uniformément sur toutes la région active du dispositif et joueront le rôle de points préférentiels pour le claquage en avalanche. Ces régions profondes auront tendance à réduire la tension de claquage totale du dispositif (que celui-ci aurait en l'absence de ces régions profondes) d'environ 50 V, mais, en contrepartie, ils répartissent le courant d'avalanche sur toute la surface de la pastille.
En répartissant le courant de claquage en avalanche sur toute la surface de la pastille et évitant qu'il passe uniquement en quelques points localisés à la périphérie de la pastille, l'aptitude du dispositif à supporter des charges inductives (sa capacité I2L) est notablement augmentée.
Bien que ces régions profondes 60, 61 et 62 aient été représentées en rapport avec un IGBT comme le montre la figure 19, il est évident pour tous les spécialistes de cette technique que ces mêmes régions profondes pourraient être utilisées également dans un
MOSFET de puissance qui aurait la même structure que celle de la figure 19, mais sans la région P+ 50 et qui permettraient d'obtenir les mêmes avantages importants concernant l'augmentation de la capacité d'absorber de l'énergie d'avalanche du dispositif. Il convient de noter également que la réduction de durée de vie plus forte obtenue avec la dose de 16 megarads diminuera également le gain du transistor PNP de la figure 19 (le transistor formé par la région P 50, les régions N 51, 52 et les régions P 80, 81 et 82), ce qui améliore également la capacité I2L du dispositif IGBT.
Un autre aspect important de la présente invention consiste en ce que le temps de tenue en courtcircuit a été approximativement doublé quand on utilise les diffusions N+ très profondes 60, 61 et 62. Le temps de tenue en court-circuit est le temps dans lequel le dispositif peut résister sans défaillance à un courtcircuit. On admet que le temps de tenue en court-circuit est augmenté parce que le gain du transistor bipolaire PNP a été notablement réduit par la dose accrue de rayonnement rendue possible par la diffusion profonde d'amélioration, ce qui abaisse le courant de saturation du IGBT pour une commande de grille donnée. Ceci diminue à son tour la dissipation de puissance dans les conditions de courtcircuit.
Comme déjà mentionné précédemment, les diffusions profondes d'amélioration 60, 61 et 62 de la figure 19 diminueront le gain du transistor PNP formé de la région P 50, des régions N 51, 52 et des régions P 80, 120, 81, 121 et 82, 122. Cet abaissement du gain est localisé aux régions entre les bases espacées. Par conséquent, les trous provenant de la jonction baseémetteur du transistor PNP seront déviés vers le centre à gain élevé des puits P 80, 81 et 82 en s'écartant des régions de conduction habituelles qui sont occupées par les régions à concentration accrue 60, 61 et 62. Les régions 60, 61 et 62 ont également une durée de vie plus faible et donc des vitesses de recombinaison plus élevées par suite de la concentration plus élevée en impuretés.De plus, le gradient de concentration dans la diffusion N+ aura tendance à dévier les trous en les écartant de la région N+ par suite de l'élaboration de champ électrique que ceci provoque. Tous ces effets donnent lieu à un courant de verrouillage plus élevé. Par conséquent, il est peu souhaitable d'avoir des trous collectés sur les parois latérales verticales des bases P 80, 120, 81, 121 et 82, 122 parce que ceci produit un passage de courant sous les sources et à travers la résistance Rb'. Si les régions d'amélioration 60, 61 et 62 étaient peu profondes, les trous pourraient atteindre alors facilement les parties inférieures des parois verticales des puits P 80, 120, 81, 121 et 82, 122, comme dans la structure de la technologie antérieure. Avec la diffusion d'amélioration extrêmement profonde toutefois, beaucoup moins de trous atteindront les parois latérales du dispositif.
Un deuxième mode de réalisation de la présente invention est représenté par la figure 20. Si l'on examine la figure 20, on peut y voir des composants semblables à ceux décrits à la figure 19 et ayant des numéros de référence identiques. Le mode de réalisation de la figure 20 diffère de celui de la figure 19 uniquement en ce que la région N+ 180 est un puits de diffusion avec une profondeur relativement constante d'environ 7,0 microns.
Par conséquent, une région N+ de profondeur constante 180 remplace le réseau des régions N+ approfondies représentées par les segments 60, 61 et 62 de la figure 19. Il convient de noter que la région 180 est une jonction plane et se termine sur la surface supérieure de la pastille dans des régions non représentées sur les figures.
Pour la fabrication du dispositif de la figure 20, on applique tout d'abord un implant de couverture uniforme sur les régions actives de la puce, constituée de 3,5 x 1012 atomes de phosphore appliqués tout d'abord sur la surface de silicium nue (non compris la zone des bornes). Cet implant de couverture est entraîné ensuite jusqu a une profondeur d'environ 6 microns. Les étapes de traitement représentées par les figures 9 à 19 sont réalisées ensuite afin d'obtenir le dispositif de la figure 28.
Dans la description ci-dessus, l'invention a été décrite en se référant à un dispositif à canal N. Il est évident pour tous les spécialistes de cette technique que le dispositif pourrait également être un dispositif à canal P avec des modifications appropriées du procédé et inversion de toutes les régions de conductivité.
Comme mentionné précédemment, l'invention est applicable à toute topologie. Par conséquent, il faut entendre par régions de base espacées une géométrie dans laquelle il existe soit des cellules de bases totalement isolées, des bandes totalement isolées ou des bases interdigitées, ou bien une seule base allongée qui suit un trajet sinueux, tel qu'une coupe transversale représente des segments de base espacés de la base unique.
La figure 22 représente un mode de réalisation d'un IGBT latéral de la présente invention dans lequel l'électrode émetteur 160, l'électrode de collecteur 170 et l'électrode de grille 113 sont situées toutes sur la surfaces supérieures de la puce. En outre, une électrode en trimétal 302 est formée sur le côté postérieur du substrat P+ 300 et est connectée par liaison par fil (non représenté) à l'électrode d'émetteur 160 au-dessus de la pastille. Le dispositif est réalisé en une matière première constituée d'un substrat P+ 300. Une couche épitaxiale P(-) 301 et une couche épitaxiale N(-) 303 sont formées successivement au-dessus du substrat P+ 300.
Les jonctions formées dans la couche épitaxiale 303 peuvent avoir toute topologie souhaitée et sont représentées interdigitées. La figure 22 représente une coupe transversale passant par les centres de deux éléments de la topologie, chaque élément étant centré autour des lignes pointillées 304 et 305 respectivement.
Si on examine tout d'abord la structure de l'émetteur, on peut y voir deux régions de base espacées 310 et 311 qui reçoivent des régions de source 312 et 313 respectivement. La région à concentration augmentée ultraprofonde est constituée par la région 314 interposée entre les régions de base 310 et 311 et plus profondes que celles-ci. Les canaux définis par les régions P(-) s'étendant depuis les bases P+ sont recouverts par de l'oxyde de grille et l'électrode de grille 113. Une couche d'oxyde (silox) 315 recouvre la grille 113 et l'isole de l'électrode d'émetteur en aluminium 160.
La figure 22 représente également la structure des bornes pour le côté droit des bandes centrées sur la ligne 304 et comprenant une région témoin de resurf 320 qui est recouverte par la couche d'oxyde de champ 321. Des plaques de champ en gradins de polysilicium 322, 323 sont disposées comme indiqué. La plaque de champ 322 vient en contact avec l'électrode 160 et contrôle le champ de surface au bord de la région P+ 311. La plaque de champ 323 est au contact de l'électrode de collecteur 170 et termine le côté droit de la région resurf 320 et un côté de la région flottante N+ 330.
Sur le côté du collecteur de la figure 22, la région P+ 331 est prévue pour compléter le transistor principal PNP et a une fonction qui correspond à la région 50 de la figure 19. L'électrode de collecteur 170 est connecté à la région 331.
Il convient de noter que dans le dispositif IGBT latéral de la figure 22, la partie FET est latérale en fonctionnement, tandis que le transistor bipolaire a à la fois une conduction de courant latérale vers l'émetteur 160, et une certaine conduction de courant vertical vers l'électrode 302.
Quoique l'invention ait été décrite à propos de modes de réalisation particuliers de celle-ci, de nombreuses autres variantes et modifications ainsi que d'autres applications apparaîtront clairement à tous les spécialistes de cette technique. Il est donc entendu que la présente invention est limitée, non par la description particulière ci-dessus, mais uniquement par les revendications en annexe.

Claims (17)

REVENDICATIONS
1. Dispositif à transistor de puissance ayant des caractéristiques de conduction de courant direct d'un dispositif bipolaire et des caractéristiques de commande de grille MOS ; ledit dispositif comprenant un substrat comportant une mince pastille de matériau semi-conducteur (303), ledit matériau semi-conducteur étant d'un premier type de conductivité et étant légèrement dopé et présentant une surface supérieure, au moins deux régions de base (310, 311) espacées ayant une conductivité de type opposé audit premier type de conductivité s'étendant dans la surface supérieure de ladite couche (303) de matériau semi-conducteur du premier type de conductivité, jusqu'à une profondeur donnée, au moins deux régions de source (312, 313) dudit premier type de conductivité formées dans des régions respectives desdites deux régions de base espacées (310, 311) et définissant au moins une région de canal de surface entre elles, une couche d'isolation de grille (315) disposée sur ladite région de canal, une couche de grille conductrice (313) disposée sur ladite couche d'isolation de grille, une première électrode principale (160) connectée auxdites régions de source, et comprenant en outre une autre région (331) de type de conductivité opposé audit premier type de conductivité s'étendant dans ladite surface supérieure dudit matériau (303) semi-conducteur du premier type de conductivité et espacée latéralement d'une certaine distance desdites régions de base espacées (310, 311), une deuxième électrode principale (170) connectée à ladite autre région (331) de type de conductivité opposé, la région (314) entre lesdites régions de base espacées (310, 311) comprenant une région de concentration accrue ayant une concentration accrue de porteurs dudit premier type de conductivité qui s'étend depuis ladite surface supérieure de matériau semiconducteur (303) jusqu'à une profondeur supérieure à la profondeur desdites régions de base (310, 311), ladite concentration accrue étant supérieure à celle de la partie restante de ladite couche du matériau semiconducteur (303) sur toute sa profondeur.
2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend une autre couche (300, 301) de matériau semi-conducteur dudit type de conductivité opposé, disposée en dessous de ladite couche (303) de matériau semi-conducteur dudit premier type de conductivité.
3. Dispositif selon la revendication 2, caractérisé en ce qu'il comprend une autre électrode (302) disposée sur une surface de ladite autre couche (300, 301) de matériau semi-conducteur opposée à ladite surface supérieure, ladite autre électrode (302) étant couplée à ladite première électrode principale (160).
4. Dispositif selon la revendication 2, caractérisé en ce que ladite autre couche de type de conductivité opposé, disposée sous la couche de premier type de conductivité, comprend deux couches (300, 301) dudit type de conductivité opposé, l'une (301) desdites couches étant légèrement dopée et l'autre (300) desdites couches étant plus fortement dopée que ladite couche légèrement dopée, ladite couche légèrement dopée (301) étant contiguë à ladite couche de premier type de conductivité.
5. Dispositif selon la revendication 1, caractérisé en ce qu'il # il comprend en outre une région (320) de type de conductivité opposé, disposée entre lesdites régions de base espacées (310, 311) et ladite autre région (331) de type de conductivité opposé espacée latéralement.
6. Dispositif selon la revendication 5, caractérisé en ce qu'il comprend en outre une région (330) dudit premier type de conductivité qui est plus fortement dopée que ladite couche en matériau semiconducteur (303) dudit premier type de conductivité, disposée entre lesdites régions de base (310, 311) et ladite autre région (331) de type de conductivité opposé espacée latéralement.
7 L Dispositif selon la revendication 6, caractérisé en ce que ladite région (330) plus dopée dudit premier type de conductivité est disposée entre ladite autre région (331) de type de conductivité opposé espacée latéralement et ladite région (320) de type de conductivité opposé.
8. Dispositif selon la revendication 5, caractérisé en ce que ladite région (320) de type de conductivité opposé est moins fortement dopée que lesdites régions de base (310, 311).
9. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite région à conductivité accrue (314) est constituée par une dose d'implants supérieure à environ 3 x 1012 atomes par cm2 d'un dopant dudit premier type de conductivité suivi par une diffusion pendant environ 10 heures à environ 1175 C.
10. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite région (314) à conductivité augmentée a une profondeur supérieure à environ 6 micromètres.
11. Dispositif selon l'une quelconque des revendications précédentes, dans lequel lesdites régions (310, 311) de base ont une géométrie allongée.
12. Dispositif selon l'une quelconque des revendications précédentes, dans lequel l'espace entre les bases adjacentes (310, 311) est inférieur à environ 12 micromètres, ce qui augmente le courant de verrouillage dudit dispositif alors que la chute de tension directe est réduite.
13. Dispositif selon l'une quelconque des revendications précédentes, plusieurs tels dispositifs ayant chacun des régions de concentration accrue étant prévus sur ladite plaquette, dans lequel le bas desdites régions (314) à concentration accrue définit un motif symétrique plus profond que lesdites régions de base (310, 311), ledit motif ayant la topologie desdites régions de base (310, 311) espacées sur la surface de ladite pastille mince, afin de définir une zone agrandie de claquage en avalanche préférentielle dans ladite zone agrandie et d'augmenter la capacité I2L dudit dispositif.
14. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la durée de vie de ladite pastille est réduite.
15. Dispositif selon la revendication 14, dans lequel ladite pastille est irradiée afin de réduire la durée de vie ; ladite pastille recevant une dose supérieure à environ 12 megarads.
16. Dispositif selon la revendication 14, dans lequel ladite pastille a des atomes de métal lourd inclus dans celle-ci pour réduire la durée de vie.
17. Dispositif selon l'une quelconque des revendication précédentes, dans lequel ladite première électrode principale est l'électrode de source (160), ladite seconde électrode principale est l'électrode de drain (170), les régions de base espacées (310, 311) étant disposées suffisamment près l'une de l'autre pour définir un JFET parasite à haute efficacité quand on utilise une concentration de dopage entre lesdites régions de base espacées (310, 311) ayant la valeur de la concentration de ladite couche du matériau semiconducteur.
FR9310793A 1990-05-09 1993-09-10 Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. Expired - Fee Related FR2695253B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52117790A 1990-05-09 1990-05-09
FR9105460A FR2662025A1 (fr) 1990-05-09 1991-05-03 Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde.

Publications (2)

Publication Number Publication Date
FR2695253A1 true FR2695253A1 (fr) 1994-03-04
FR2695253B1 FR2695253B1 (fr) 1997-09-19

Family

ID=26228667

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9310793A Expired - Fee Related FR2695253B1 (fr) 1990-05-09 1993-09-10 Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde.

Country Status (1)

Country Link
FR (1) FR2695253B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033322A1 (fr) * 1996-03-04 1997-09-12 Daimler-Benz Aktiengesellschaft Transistor a effet de champ de puissance
RU189905U1 (ru) * 2019-04-01 2019-06-11 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Биполярный кремниевый планарный транзистор

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298120A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置およびその製造方法
US4717679A (en) * 1986-11-26 1988-01-05 General Electric Company Minimal mask process for fabricating a lateral insulated gate semiconductor device
JPS63157477A (ja) * 1986-12-22 1988-06-30 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
DE3816002A1 (de) * 1987-05-27 1988-12-08 Int Rectifier Corp Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
JPS6457756A (en) * 1987-08-28 1989-03-06 Fuji Electric Co Ltd Method of introducing lifetime killer for semiconductor device
US4901131A (en) * 1987-09-22 1990-02-13 Nec Corporation Conductivity modulated metal oxide semiconductor field effect transistor
FR2635413A1 (fr) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Procede de fabrication pour un dispositif metal-oxyde-semiconducteur

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298120A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置およびその製造方法
US4717679A (en) * 1986-11-26 1988-01-05 General Electric Company Minimal mask process for fabricating a lateral insulated gate semiconductor device
JPS63157477A (ja) * 1986-12-22 1988-06-30 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
DE3816002A1 (de) * 1987-05-27 1988-12-08 Int Rectifier Corp Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
JPS6457756A (en) * 1987-08-28 1989-03-06 Fuji Electric Co Ltd Method of introducing lifetime killer for semiconductor device
US4901131A (en) * 1987-09-22 1990-02-13 Nec Corporation Conductivity modulated metal oxide semiconductor field effect transistor
FR2635413A1 (fr) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Procede de fabrication pour un dispositif metal-oxyde-semiconducteur

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 196 (E - 618) 7 June 1988 (1988-06-07) *
PATENT ABSTRACTS OF JAPAN vol. 012, no. 420 (E - 679) 8 November 1988 (1988-11-08) *
PATENT ABSTRACTS OF JAPAN vol. 013, no. 264 (E - 774) 19 June 1989 (1989-06-19) *
PLUMMER J D ET AL: "Insulated-gate planar thyristors. I. Structure and basic operation", IEEE TRANSACTIONS ON ELECTRON DEVICES, FEB. 1980, USA, VOL. ED27, NR. 2, PAGE(S) 380 - 387, ISSN 0018-9383, XP002013195 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033322A1 (fr) * 1996-03-04 1997-09-12 Daimler-Benz Aktiengesellschaft Transistor a effet de champ de puissance
RU189905U1 (ru) * 2019-04-01 2019-06-11 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Биполярный кремниевый планарный транзистор

Also Published As

Publication number Publication date
FR2695253B1 (fr) 1997-09-19

Similar Documents

Publication Publication Date Title
FR2662025A1 (fr) Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde.
JP3906076B2 (ja) 半導体装置
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
FR2745952A1 (fr) Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation
EP0881690B1 (fr) Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
US11824090B2 (en) Back side dopant activation in field stop IGBT
FR2572220A1 (fr) Dispositif semi-conducteur a effet de champ
WO2014065018A1 (fr) Procédé de fabrication de dispositif à semi-conducteur
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
JPH09511103A (ja) シリコンカーバイドにおける半導体デバイス
JP2013247248A (ja) 半導体装置の製造方法
FR2739224A1 (fr) Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR2819342A1 (fr) Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation
FR2756664A1 (fr) Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique
CN113809147A (zh) 半导体装置以及半导体装置的制造方法
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
FR2695253A1 (fr) Dispositif à transistor de puissance ayant une région à concentration accrue ultra-profonde.
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
FR2863770A1 (fr) Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication
WO2000038243A1 (fr) Structure peripherique pour dispositif monolithique de puissance
FR2570880A1 (fr) Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu

Legal Events

Date Code Title Description
ST Notification of lapse