JPS63157477A - 電導度変調形mosfet - Google Patents
電導度変調形mosfetInfo
- Publication number
- JPS63157477A JPS63157477A JP30401486A JP30401486A JPS63157477A JP S63157477 A JPS63157477 A JP S63157477A JP 30401486 A JP30401486 A JP 30401486A JP 30401486 A JP30401486 A JP 30401486A JP S63157477 A JPS63157477 A JP S63157477A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- base
- conductivity type
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 14
- 239000000969 carrier Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000001939 inductive effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 3
- 108010044665 pregnancy-specific beta-1-glycoprotein 12 Proteins 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、電導度変調形MO8FETに関し、ラッチ
アップ耐量を改善したものである。
アップ耐量を改善したものである。
(従来の技術)
従来の電導度変調形MO8FETとしては、例えば第4
図に示すようなものがある( U S P 4. 。
図に示すようなものがある( U S P 4. 。
364.073)。
第4図中、21はホール注入源となる第1導電形のp+
アノード領域、23は実質的にドレインとして作用する
第2導電形のnベース領域であり、p+アノード領域2
1とnベース領域23との間には、当該p+7ノード@
域21からnベース領域23へのホールの注入効率を抑
えるためのn+バッファ層22が形成されている。
アノード領域、23は実質的にドレインとして作用する
第2導電形のnベース領域であり、p+アノード領域2
1とnベース領域23との間には、当該p+7ノード@
域21からnベース領域23へのホールの注入効率を抑
えるためのn+バッファ層22が形成されている。
上記のようにp形を第1導電形としたとき、これと反対
IJffi形のn形は第2導電形となる。
IJffi形のn形は第2導電形となる。
nベース領域23の表面側には、DSA(DBfusi
on 5elf A11or+merH>技術によ
ってnベース領域24およびn“ソース領域25が形成
されている。またn+ソース領域25とnベース領1i
i!23との間におけるnベース領域24上には、その
nベース領域24にチャネル26を誘起させるゲート電
極28がゲート酸化膜(絶縁l1l)27を介して設け
られている。
on 5elf A11or+merH>技術によ
ってnベース領域24およびn“ソース領域25が形成
されている。またn+ソース領域25とnベース領1i
i!23との間におけるnベース領域24上には、その
nベース領域24にチャネル26を誘起させるゲート電
極28がゲート酸化膜(絶縁l1l)27を介して設け
られている。
29はソース電極であり、ソース電極29はn1ソース
領域25およびnベース領域24に接続されている。、
30はアノード電極である。
領域25およびnベース領域24に接続されている。、
30はアノード電極である。
上述のように電導度変調形MO8FETは、通常の縦形
MO8F E Tに対して、そのドレイン相当領域にp
+アノード領域21を付加した構造とみることができる
。
MO8F E Tに対して、そのドレイン相当領域にp
+アノード領域21を付加した構造とみることができる
。
そしてアノード電極30に所要値の正電圧が加えられ、
ゲート電極28に閾lia電圧以上のゲート電圧が加え
られると、ゲート電極28直下にチャネル26が誘起さ
れてpベース#i11! 24の表面層が導通し、n1
ソースff1iii!2571)1らチャネル26を通
ってnベース領域23に電子電流が流入される。一方、
D”アノード領域21からは、nベース領Lit23に
多量のホール(少数キャリヤ)が注入される。このとき
n+バッファ層22は、その注入効率を抑えるように作
用する。
ゲート電極28に閾lia電圧以上のゲート電圧が加え
られると、ゲート電極28直下にチャネル26が誘起さ
れてpベース#i11! 24の表面層が導通し、n1
ソースff1iii!2571)1らチャネル26を通
ってnベース領域23に電子電流が流入される。一方、
D”アノード領域21からは、nベース領Lit23に
多量のホール(少数キャリヤ)が注入される。このとき
n+バッファ層22は、その注入効率を抑えるように作
用する。
nベース領域23に注入されたホールは、チャネル26
から流れ込んだ電子と再結合しながら一部はnベース領
域24へ流れ込み、ソース電極29へ抜ける。しかしn
ベースγ1域23には、なお多量のキャリヤ蓄積が生じ
て電導度変調が起き、動作時のオン抵抗が低減する。
から流れ込んだ電子と再結合しながら一部はnベース領
域24へ流れ込み、ソース電極29へ抜ける。しかしn
ベースγ1域23には、なお多量のキャリヤ蓄積が生じ
て電導度変調が起き、動作時のオン抵抗が低減する。
このように電導度変調形MO8FETは、動作時のオン
抵抗が非常に低くなり、且つ高耐圧であるという特性を
有している。
抵抗が非常に低くなり、且つ高耐圧であるという特性を
有している。
しかるに電導度変調形MO8FETは、前述のようにp
1アノード領#i21を有し、このp+アノード領域2
1上にn“バッファ層22、nベース領域23が存在し
、nベース領域23にはnベース領域24およびn+ソ
ース領域25が形成されている。
1アノード領#i21を有し、このp+アノード領域2
1上にn“バッファ層22、nベース領域23が存在し
、nベース領域23にはnベース領域24およびn+ソ
ース領域25が形成されている。
このような構造から、その内部には、第5図の等両回路
に示すように、pnp形のトランジスタQ1およUnp
n形のトランジスタQ2が寄生的に生じ、この両トラン
ジスタQ1、Q2の結合により、p n p nサイリ
スタが形成されている。第5図中、Rbはnpn形のト
ランジスタQ2のベース抵抗で、nベース領域24の部
分に生じる。
に示すように、pnp形のトランジスタQ1およUnp
n形のトランジスタQ2が寄生的に生じ、この両トラン
ジスタQ1、Q2の結合により、p n p nサイリ
スタが形成されている。第5図中、Rbはnpn形のト
ランジスタQ2のベース抵抗で、nベース領域24の部
分に生じる。
このため、トランジスタQ1のエミッタに相当するp+
アノード領域21から注入されたホールのうら、そのコ
レクタに相当するnベース領域24に達する電流を1b
とすると、nベース領域24にIb−Rbなる電圧降下
が生じ、この電圧降下がトランジスタQ2のベースv1
2値電圧(−〇。
アノード領域21から注入されたホールのうら、そのコ
レクタに相当するnベース領域24に達する電流を1b
とすると、nベース領域24にIb−Rbなる電圧降下
が生じ、この電圧降下がトランジスタQ2のベースv1
2値電圧(−〇。
6V)を超えると、当該トランジスタQ2がオン状態に
転じて、そのコレクタ電流、即ち他のトランジスタQ1
のベース電流の増加を引き起す。この結果、トランジス
タQ1のコレクタ電流であるlbが増加してトランジス
タQ2のベース電流が増加するという正帰還ループがで
きてラッチアップ現象が発生する。ラッチアップ現象が
発生すると、サイリスタ動作が生じるので電源を一旦切
らない限り元の状態に復帰しない。
転じて、そのコレクタ電流、即ち他のトランジスタQ1
のベース電流の増加を引き起す。この結果、トランジス
タQ1のコレクタ電流であるlbが増加してトランジス
タQ2のベース電流が増加するという正帰還ループがで
きてラッチアップ現象が発生する。ラッチアップ現象が
発生すると、サイリスタ動作が生じるので電源を一旦切
らない限り元の状態に復帰しない。
したがってラッチアップ現象の発生を防止するためには
、nベース領域24部分の抵抗Rbおよびこれに流れる
電流It)をできる限り小さくすることが重要となる。
、nベース領域24部分の抵抗Rbおよびこれに流れる
電流It)をできる限り小さくすることが重要となる。
このため、従来の電導度変調形MO8FETにあっては
、p+アノード領tl!21に接するようにn+バッフ
1層22を設けてホールの注入効率を落したり、AU拡
散や電子線照射を行なうことによりnベース領域23中
にライフタイムキラーを導入して寄生トランジスタQ+
、Q2の電流増幅率を落すことが行なわれていた。
、p+アノード領tl!21に接するようにn+バッフ
1層22を設けてホールの注入効率を落したり、AU拡
散や電子線照射を行なうことによりnベース領域23中
にライフタイムキラーを導入して寄生トランジスタQ+
、Q2の電流増幅率を落すことが行なわれていた。
(発明が解決しようとする問題点)
しかしながら、p1アノード領滅21に接するようにn
+バッファ層22を設けてM導度変調領域であるnベー
ス領域23へのホールの注入効率を落すと、動作時のオ
ン抵抗を十分低くすることができない。またALJ拡散
や電子線照射を行なうことによりnベースm M、 2
3中にライフタイムキラーを導入すると、ライフタイム
キラーは基板全体に分布するので、これがMO8FET
本来の動作に影響してゲート閾値電圧にばらつきが生じ
易く、製造の歩留りを低下させるという問題点があった
。
+バッファ層22を設けてM導度変調領域であるnベー
ス領域23へのホールの注入効率を落すと、動作時のオ
ン抵抗を十分低くすることができない。またALJ拡散
や電子線照射を行なうことによりnベースm M、 2
3中にライフタイムキラーを導入すると、ライフタイム
キラーは基板全体に分布するので、これがMO8FET
本来の動作に影響してゲート閾値電圧にばらつきが生じ
易く、製造の歩留りを低下させるという問題点があった
。
この発明は、このような従来の問題点に着目してなされ
たもので、ラッチアップ耐量が高く且つ動作時のオン抵
抗を十分に低くすることができ、さらに製造の歩留りを
向上させることのできる電導度変調形MO8FETを提
供することを目的とする。
たもので、ラッチアップ耐量が高く且つ動作時のオン抵
抗を十分に低くすることができ、さらに製造の歩留りを
向上させることのできる電導度変調形MO8FETを提
供することを目的とする。
[発明の構成コ
(問題点を解決するための手段)
この発明は上記目的を達成するために、第1導電形の高
濃度領域と、該高濃度領域上に形成され当該高濃度領域
からの少数キャリヤ注入により電導間が変調される第2
導電形のベース領域と、該第2導電形のベース領域上に
形成され実質的にドレインとして作用するとともに表面
側から漸次低濃度となる不純物濃度分布を有し該不純物
濃度分布により前記第2導電形のベース領域からの少数
キャリヤの拡散を抑制する電界が形成される第2導電形
のウェル領域と、該ウェル領域の表面側に形成された第
1導電形のベース領域と、該第1導電形のベース領域の
表面側に形成された第2導電形のソース領域と、該ソー
ス領域と前記ウェル領域との間の前記第1導電形のベー
ス領域上にゲート絶縁膜を介して設けられ当該第1導電
形のベース領域にチャネルを誘起させるゲート電極とを
有することを要旨とする。
濃度領域と、該高濃度領域上に形成され当該高濃度領域
からの少数キャリヤ注入により電導間が変調される第2
導電形のベース領域と、該第2導電形のベース領域上に
形成され実質的にドレインとして作用するとともに表面
側から漸次低濃度となる不純物濃度分布を有し該不純物
濃度分布により前記第2導電形のベース領域からの少数
キャリヤの拡散を抑制する電界が形成される第2導電形
のウェル領域と、該ウェル領域の表面側に形成された第
1導電形のベース領域と、該第1導電形のベース領域の
表面側に形成された第2導電形のソース領域と、該ソー
ス領域と前記ウェル領域との間の前記第1導電形のベー
ス領域上にゲート絶縁膜を介して設けられ当該第1導電
形のベース領域にチャネルを誘起させるゲート電極とを
有することを要旨とする。
(作用) ′
第2導電形のベース領域に第1導電形の高濃度領域から
少数キャリヤが注入され十分に電導間変調が生じて電導
度変調形MO8FETのオン抵抗が低下される。また第
2導電形のベース領域に電導間変調を生じさせた少数キ
ャリヤは、第2導電形のウェル領域内に形成された電界
により拡散が抑制されて第1導電形のベース領域への少
数キャリヤの流入が阻止され、ラッチアップ現象の発生
が防止される。
少数キャリヤが注入され十分に電導間変調が生じて電導
度変調形MO8FETのオン抵抗が低下される。また第
2導電形のベース領域に電導間変調を生じさせた少数キ
ャリヤは、第2導電形のウェル領域内に形成された電界
により拡散が抑制されて第1導電形のベース領域への少
数キャリヤの流入が阻止され、ラッチアップ現象の発生
が防止される。
(実施例)
以下、この発明の実施例を図面に基づいて説明する。
第1図および第2図は、この発明の一実施例を示す図で
ある。
ある。
まず構成を説明すると、第1図中、1はホール注入源と
なる高濃度領域としてのp+アノード領域であり、p+
アノード領域1上には、当該p+アノード領域1からの
ホール(少数キャリヤ)注入により電導間変調が起きる
nベース領域2が形成されている。
なる高濃度領域としてのp+アノード領域であり、p+
アノード領域1上には、当該p+アノード領域1からの
ホール(少数キャリヤ)注入により電導間変調が起きる
nベース領域2が形成されている。
nベース領域2上には、実質的にドレインとして作用す
るnウェル領域3が形成されている。nウェル領域3は
、オン抵抗を小さくするため、その厚さが可能な範囲で
薄く設定され、またその不純物濃度は、nベース領域2
の不純物濃度よりも平均的に高く設定されているが、次
に述べるように表面側から漸次低濃度となるような所要
の不純物濃度分布とされている。この不純物濃度分布に
より、nベース領域2に電導間変調を生じさせたホール
の拡散を抑制する作りつけ電界(ビルトインフィールド
)が形成される。
るnウェル領域3が形成されている。nウェル領域3は
、オン抵抗を小さくするため、その厚さが可能な範囲で
薄く設定され、またその不純物濃度は、nベース領域2
の不純物濃度よりも平均的に高く設定されているが、次
に述べるように表面側から漸次低濃度となるような所要
の不純物濃度分布とされている。この不純物濃度分布に
より、nベース領域2に電導間変調を生じさせたホール
の拡散を抑制する作りつけ電界(ビルトインフィールド
)が形成される。
第2図は、上記のnウェル領域3の不純物濃度分布の一
例を、他の領域の不純物濃度分布とともに示したもので
ある。nウェル領域3は、表面からのn形不純物の拡散
で形成されて、その不純物!11度分布はほぼガウス分
布をしており、次式で表わされる。
例を、他の領域の不純物濃度分布とともに示したもので
ある。nウェル領域3は、表面からのn形不純物の拡散
で形成されて、その不純物!11度分布はほぼガウス分
布をしており、次式で表わされる。
N (X)=Na −eXp(−(X/a)2)・・
・(1) ここに、 X:表面からの距離で、後述するゲート酸化膜との界面
がX=Oである。
・(1) ここに、 X:表面からの距離で、後述するゲート酸化膜との界面
がX=Oである。
NO=表面の濃度
aニ一定の係数
そして上記0)式で示される不純物濃度分布により、n
ウェル領域3内には、次式で示されるような作りつけ電
界Eoが形成される。
ウェル領域3内には、次式で示されるような作りつけ電
界Eoが形成される。
Eo = −(kT/q) ・ (1/N (X
))・ (dN (x)/dx) = (kT/c+)−(2x/a2 ) −(2
)ここに に:ボルツマン定数 T:絶対温度 q:電子の電荷 上記(2)式から、作りつけ電界Eoの強度は、表面か
らの距l111Xに比例してnウェル領域3の底面部で
最も強く、またその方向は、nベース領域2からのホー
ルの拡散を減速して、これを阻止するような向きに形成
される。
))・ (dN (x)/dx) = (kT/c+)−(2x/a2 ) −(2
)ここに に:ボルツマン定数 T:絶対温度 q:電子の電荷 上記(2)式から、作りつけ電界Eoの強度は、表面か
らの距l111Xに比例してnウェル領域3の底面部で
最も強く、またその方向は、nベース領域2からのホー
ルの拡散を減速して、これを阻止するような向きに形成
される。
そして、上記のように形成されたnウェル領域3の表面
側に、寄生トランジスタのベース抵抗Rbを下げるため
のp+ウェル領域4が形成され、さらにnベース領域5
およびn+ソース領域6が形成されている。n+ソース
領域6とnウェル領域3との間におけるnベース領域5
上には、そのnベース領域5にチャネル7を誘起させる
ためのゲート電極9がゲート酸化膜(絶縁膜)8を介し
て設けられている。
側に、寄生トランジスタのベース抵抗Rbを下げるため
のp+ウェル領域4が形成され、さらにnベース領域5
およびn+ソース領域6が形成されている。n+ソース
領域6とnウェル領域3との間におけるnベース領域5
上には、そのnベース領域5にチャネル7を誘起させる
ためのゲート電極9がゲート酸化膜(絶縁膜)8を介し
て設けられている。
10はP+ガードリング、11はフィールド酸化膜、1
2はPSGの堆積により形成された層間絶縁膜、14は
ソース電極であり、ソース電極14は、n+ソース領域
6およびp+ウェル領1llt4を介してnベース領域
5に接続されている。15はアノード電極である。
2はPSGの堆積により形成された層間絶縁膜、14は
ソース電極であり、ソース電極14は、n+ソース領域
6およびp+ウェル領1llt4を介してnベース領域
5に接続されている。15はアノード電極である。
次に作用を説明する。
アノードN極15に所要値の正電圧が加えられ、ゲート
電極9に閾値電圧以上のゲート電圧が加えられると、ゲ
ート電極9直下のnベース領域5の表面層が反転してチ
ャネル7が誘起され、n+ソース領域6とドレインとし
て作用するnウェル領域3とが導通する。
電極9に閾値電圧以上のゲート電圧が加えられると、ゲ
ート電極9直下のnベース領域5の表面層が反転してチ
ャネル7が誘起され、n+ソース領域6とドレインとし
て作用するnウェル領域3とが導通する。
一方、p+アノード領域1からnベース領域2に多量の
ボールく少数キャリヤ)が注入され、nベース領域2に
電導原変調が起き、このnベース領域2の部分の抵抗が
十分に低くなる。そして電導原変調を生じさせたホール
はnベース領域2を拡散してnウェル領域3の底部に達
する。
ボールく少数キャリヤ)が注入され、nベース領域2に
電導原変調が起き、このnベース領域2の部分の抵抗が
十分に低くなる。そして電導原変調を生じさせたホール
はnベース領域2を拡散してnウェル領域3の底部に達
する。
r)ウェル領域3には、電界強度がその底面部で最も強
く、且つ電界方向がnベース領域2から拡散してくるホ
ールに対し、これを底面部に押し戻すような方向の作り
つけ電界が形成されている。
く、且つ電界方向がnベース領域2から拡散してくるホ
ールに対し、これを底面部に押し戻すような方向の作り
つけ電界が形成されている。
このためホールの殆んどはnベース領域2に押し戻され
て、nベース領tii!2に蓄積されるホールの濃度が
高くなり、この領域2内での再結合が促進される。した
がってp+アノード領域1から注入されてnベース領域
2に電導原変調を生じさせたホールの殆んどは、nベー
ス領域2内で電子と再結合して消滅し、nウェル領域3
へのホールの抜(プ出しが抑制されて、nベース領域5
へのホールの流入が避けられる。
て、nベース領tii!2に蓄積されるホールの濃度が
高くなり、この領域2内での再結合が促進される。した
がってp+アノード領域1から注入されてnベース領域
2に電導原変調を生じさせたホールの殆んどは、nベー
ス領域2内で電子と再結合して消滅し、nウェル領域3
へのホールの抜(プ出しが抑制されて、nベース領域5
へのホールの流入が避けられる。
これを前記第5図の等価回路で説明すると、pnpトラ
ンジスタQ1のコレクタとnpnトランジスタQ2のベ
ースとの間が切離されたことに相当する。このため奇生
サイリスタが構成されなくなり、p+ウェル領域4の形
成によりベース抵抗Rbの低下が図られていることとも
相まって電導原変調形MO8FETはラッチアップフリ
ーとなる。
ンジスタQ1のコレクタとnpnトランジスタQ2のベ
ースとの間が切離されたことに相当する。このため奇生
サイリスタが構成されなくなり、p+ウェル領域4の形
成によりベース抵抗Rbの低下が図られていることとも
相まって電導原変調形MO8FETはラッチアップフリ
ーとなる。
また動作時における電導原変調形M OS F E T
全体のオン抵抗に関しては、nベース領域2、nウェル
領域3およびチャネル7等の各部分の抵抗が、これに関
与するが、前述のようにnベース領域2の部分は、電導
原変調により抵抗が十分に低くされるので、オン抵抗は
、nウェル領域3およびチャネル7の部分の抵抗により
左右される。このためnウェル領域3は、可能な範囲で
薄く形成され、またその不純物1度はnベース領域2部
分のそれよりも平均的に高く設定されている。
全体のオン抵抗に関しては、nベース領域2、nウェル
領域3およびチャネル7等の各部分の抵抗が、これに関
与するが、前述のようにnベース領域2の部分は、電導
原変調により抵抗が十分に低くされるので、オン抵抗は
、nウェル領域3およびチャネル7の部分の抵抗により
左右される。このためnウェル領域3は、可能な範囲で
薄く形成され、またその不純物1度はnベース領域2部
分のそれよりも平均的に高く設定されている。
耐圧に関しては、nベース領域2およびnウェル領域3
の不純物濃度プロファイルを適宜に選択することにより
規定することができる。nベース領[2の不純物濃度を
低くしてnウェルfa 14ii 3の不純物濃度を平
均的に高く設定すると、前述のように低オン抵抗とする
ことができるとともに、高耐圧化される。
の不純物濃度プロファイルを適宜に選択することにより
規定することができる。nベース領[2の不純物濃度を
低くしてnウェルfa 14ii 3の不純物濃度を平
均的に高く設定すると、前述のように低オン抵抗とする
ことができるとともに、高耐圧化される。
次いで第3図には、この発明の伯の実施例を示す。
この実施例は、nウェル領域13の形成領域をnベース
領域5の部分に限定して、p+ウェル領域4の底部がn
ベース領域2に直接接するようにしたものである。その
他の部分の構成は、nウェル領域13の不純物濃度分布
も含めて一実施例である前記第1図および第2図のもの
とほぼ同様である。
領域5の部分に限定して、p+ウェル領域4の底部がn
ベース領域2に直接接するようにしたものである。その
他の部分の構成は、nウェル領域13の不純物濃度分布
も含めて一実施例である前記第1図および第2図のもの
とほぼ同様である。
この実施例では、nベース領域2に電導度変調を生じさ
せたホールが、p+ウェル領域4では吸収されるように
作用するので、nベース領域5へのホールの流入が一層
少なくなってラッチアップ耐化が一層向上される。
せたホールが、p+ウェル領域4では吸収されるように
作用するので、nベース領域5へのホールの流入が一層
少なくなってラッチアップ耐化が一層向上される。
なお、上述の各実施例ではnチャネルの電導原変調形M
O8FETについて述べてきたが、nチャネルの電導原
変調形MO8FETにも同様に適用できる。このとぎ高
濃度領域はカソードとなる。
O8FETについて述べてきたが、nチャネルの電導原
変調形MO8FETにも同様に適用できる。このとぎ高
濃度領域はカソードとなる。
[発明の効果]
以上説明したように、この発明によれば第1導電形の高
濃度領域上に、この高濃度領域からの少数キャリヤ注入
によって電導度が変調される第2導電形のベース領域を
形成し、この第2′4電形のベース領゛域上に、実質的
にドレインとして作用するとともに表面側から漸次低濃
度となる不純物濃度分布を有しこの不純物濃度分布によ
り第2導電形のベース領域からの少数キャリヤの拡散を
抑制する電界が形成される第2導電形のウェル領域を設
け、この第2導電形のウェル領域の表面側に第1導電形
のベース領域を形成し、さらにこの第1導電形のベース
領域の表面側に第2導電形のソース領域を形成したので
、第2導電形のベース領域は、高濃度領域からの少数キ
ャリV注入により十分に電導度変調が生じて動作時のオ
ン抵抗が低くなり、またこれとともに、この第2導電形
のベース領域に電導度変調を生じさせた少数キトリヤは
、第2導電形の作りつけ電界により拡散が抑制されて第
1導電形のベース領域への少数キャリヤの流入が阻止さ
れ、ラッチアップ現象の発生が防止される。さらに基板
中にライフタイムキラーを導入することなくラッチアッ
プ耐量が改善されるので製造上のばらつきが少なくなっ
て歩留りが向上するという利点がある。
濃度領域上に、この高濃度領域からの少数キャリヤ注入
によって電導度が変調される第2導電形のベース領域を
形成し、この第2′4電形のベース領゛域上に、実質的
にドレインとして作用するとともに表面側から漸次低濃
度となる不純物濃度分布を有しこの不純物濃度分布によ
り第2導電形のベース領域からの少数キャリヤの拡散を
抑制する電界が形成される第2導電形のウェル領域を設
け、この第2導電形のウェル領域の表面側に第1導電形
のベース領域を形成し、さらにこの第1導電形のベース
領域の表面側に第2導電形のソース領域を形成したので
、第2導電形のベース領域は、高濃度領域からの少数キ
ャリV注入により十分に電導度変調が生じて動作時のオ
ン抵抗が低くなり、またこれとともに、この第2導電形
のベース領域に電導度変調を生じさせた少数キトリヤは
、第2導電形の作りつけ電界により拡散が抑制されて第
1導電形のベース領域への少数キャリヤの流入が阻止さ
れ、ラッチアップ現象の発生が防止される。さらに基板
中にライフタイムキラーを導入することなくラッチアッ
プ耐量が改善されるので製造上のばらつきが少なくなっ
て歩留りが向上するという利点がある。
第1図はこの発明に係る電導原変調形MO8FETの一
実施例を示す縦断面図、第2図は同上一実施例における
nウェル領域の部分を含む表面からの距離に対する不純
物濃度分布を示す分布特性図、第3図はこの発明の他の
実施例を示す縦断面図、第4図は従来の電導原変調形M
O8FETを示す縦断面図、第5図は同上従来例におけ
る寄生トランジスタを含む等価回路を示す回路図である
。 1:p+アノード領域(高濃度領1gり、2:nベース
領域、 3.13:nウェル領域、 5:nベース領域、 6:n+ソース領域、 7:ヂヤネル、 8:ゲート酸化膜(絶縁膜)、 9:ゲート電極、 14:ソース電極、 15ニアノード電極。 【
実施例を示す縦断面図、第2図は同上一実施例における
nウェル領域の部分を含む表面からの距離に対する不純
物濃度分布を示す分布特性図、第3図はこの発明の他の
実施例を示す縦断面図、第4図は従来の電導原変調形M
O8FETを示す縦断面図、第5図は同上従来例におけ
る寄生トランジスタを含む等価回路を示す回路図である
。 1:p+アノード領域(高濃度領1gり、2:nベース
領域、 3.13:nウェル領域、 5:nベース領域、 6:n+ソース領域、 7:ヂヤネル、 8:ゲート酸化膜(絶縁膜)、 9:ゲート電極、 14:ソース電極、 15ニアノード電極。 【
Claims (1)
- 【特許請求の範囲】 第1導電形の高濃度領域と、 該高濃度領域上に形成され当該高濃度領域からの少数キ
ャリヤ注入により電導度が変調される第2導電形のベー
ス領域と、 該第2導電形のベース領域上に形成され実質的にドレイ
ンとして作用するとともに表面側から漸次低濃度となる
不純物濃度分布を有し該不純物濃度分布により前記第2
導電形のベース領域からの少数キャリヤの拡散を抑制す
る電界が形成される第2導電形のウェル領域と、 該ウェル領域の表面側に形成された第1導電形のベース
領域と、 該第1導電形のベース領域の表面側に形成された第2導
電形のソース領域と、 該ソース領域と前記ウェル領域との間の前記第1導電形
のベース領域上にゲート絶縁膜を介して設けられ当該第
1導電形のベース領域にチャネルを誘起させるゲート電
極と を有することを特徴とする電導度変調形MOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61304014A JP2751926B2 (ja) | 1986-12-22 | 1986-12-22 | 電導度変調形mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61304014A JP2751926B2 (ja) | 1986-12-22 | 1986-12-22 | 電導度変調形mosfet |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63157477A true JPS63157477A (ja) | 1988-06-30 |
JP2751926B2 JP2751926B2 (ja) | 1998-05-18 |
Family
ID=17928026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61304014A Expired - Fee Related JP2751926B2 (ja) | 1986-12-22 | 1986-12-22 | 電導度変調形mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2751926B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2662025A1 (fr) * | 1990-05-09 | 1991-11-15 | Int Rectifier Corp | Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. |
FR2695253A1 (fr) * | 1990-05-09 | 1994-03-04 | Int Rectifier Corp | Dispositif à transistor de puissance ayant une région à concentration accrue ultra-profonde. |
EP0696062A3 (en) * | 1994-07-28 | 1996-12-11 | Hitachi Ltd | CMOS semiconductor device and associated manufacturing method |
EP0837508A2 (en) * | 1996-10-18 | 1998-04-22 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
US5766966A (en) * | 1996-02-09 | 1998-06-16 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration region |
JP2015233141A (ja) * | 2014-06-09 | 2015-12-24 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パワー半導体デバイス |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742164A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Semiconductor device |
JPS60153163A (ja) * | 1983-12-16 | 1985-08-12 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | バイポ―ラトランジスタ―電界効果トランジスタ組合せ装置 |
-
1986
- 1986-12-22 JP JP61304014A patent/JP2751926B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742164A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Semiconductor device |
JPS60153163A (ja) * | 1983-12-16 | 1985-08-12 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | バイポ―ラトランジスタ―電界効果トランジスタ組合せ装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5661314A (en) * | 1990-05-09 | 1997-08-26 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration |
FR2695253A1 (fr) * | 1990-05-09 | 1994-03-04 | Int Rectifier Corp | Dispositif à transistor de puissance ayant une région à concentration accrue ultra-profonde. |
FR2662025A1 (fr) * | 1990-05-09 | 1991-11-15 | Int Rectifier Corp | Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. |
US6806130B2 (en) | 1994-07-28 | 2004-10-19 | Renesas Technology Corp. | Process for manufacturing a semiconductor wafer, a semiconductor wafer, process for manufacturing a semiconductor integrated circuit device, and semiconductor integrated circuit device |
US6368905B1 (en) | 1994-07-28 | 2002-04-09 | Hitachi, Ltd. | Process for manufacturing a semiconductor wafer, a semiconductor wafer, process for manufacturing a semiconductor integrated circuit device, and semiconductor integrated circuit device |
US6630375B2 (en) | 1994-07-28 | 2003-10-07 | Hitachi, Ltd. | Process for manufacturing a semiconductor wafer, a semiconductor wafer, process for manufacturing a semiconductor integrated circuit device, and semiconductor integrated circuit device |
EP0696062A3 (en) * | 1994-07-28 | 1996-12-11 | Hitachi Ltd | CMOS semiconductor device and associated manufacturing method |
US5766966A (en) * | 1996-02-09 | 1998-06-16 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration region |
EP0837508A2 (en) * | 1996-10-18 | 1998-04-22 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
EP0837508A3 (en) * | 1996-10-18 | 1999-01-20 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
EP1895595A2 (en) | 1996-10-18 | 2008-03-05 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
EP1895595A3 (en) * | 1996-10-18 | 2008-06-04 | Hitachi, Ltd. | Semiconductor device and electric power conversion apparatus therewith |
JP2015233141A (ja) * | 2014-06-09 | 2015-12-24 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パワー半導体デバイス |
US9577080B2 (en) | 2014-06-09 | 2017-02-21 | Infineon Technologies Ag | Power semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2751926B2 (ja) | 1998-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7400017B2 (en) | Reverse conducting semiconductor device and a fabrication method thereof | |
US7705398B2 (en) | Semiconductor device preventing recovery breakdown and manufacturing method thereof | |
US5519245A (en) | Insulated gate bipolar transistor with reverse conducting current | |
US4717940A (en) | MIS controlled gate turn-off thyristor | |
JP2663679B2 (ja) | 伝導度変調型mosfet | |
US20170288066A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
US20120193676A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
JPH07123166B2 (ja) | 電導度変調形mosfet | |
JPH0693512B2 (ja) | 縦形mosfet | |
CN100414688C (zh) | 半导体装置及其制造方法 | |
JPH1050724A (ja) | 半導体装置 | |
JPH09186323A (ja) | 電力用絶縁ゲートバイポーラトランジスタ | |
JPH11274516A (ja) | 電力用半導体装置 | |
US4236169A (en) | Thyristor device | |
JPH03254159A (ja) | 伝導度変調型mosfet | |
JPS63157477A (ja) | 電導度変調形mosfet | |
JPS605568A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
CA1279409C (en) | Composite semiconductor device | |
JPS63186475A (ja) | 電導度変調形mosfet | |
JPH10321859A (ja) | 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置 | |
US5497011A (en) | Semiconductor memory device and a method of using the same | |
US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
JPH06275818A (ja) | 電力用半導体素子 | |
JPH09172167A (ja) | 半導体装置 | |
JPS63157478A (ja) | 電導度変調形mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |