JP2003507890A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法

Info

Publication number
JP2003507890A
JP2003507890A JP2001517433A JP2001517433A JP2003507890A JP 2003507890 A JP2003507890 A JP 2003507890A JP 2001517433 A JP2001517433 A JP 2001517433A JP 2001517433 A JP2001517433 A JP 2001517433A JP 2003507890 A JP2003507890 A JP 2003507890A
Authority
JP
Japan
Prior art keywords
layer
partial
partial layer
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001517433A
Other languages
English (en)
Other versions
JP4778176B2 (ja
Inventor
ゲーベル ヘルベルト
ゲーベル フェスナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2003507890A publication Critical patent/JP2003507890A/ja
Application granted granted Critical
Publication of JP4778176B2 publication Critical patent/JP4778176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 所定のチップサイズで電流容量を改善することができる半導体装置ないし半導体装置の製造方法である。この半導体装置はチップ内側に形成された溝１０を含み、出力損出が低減される。ないしはチップからの放熱が改善される。

Description

【発明の詳細な説明】
【０００１】 従来技術 本発明は、独立請求項の上位概念に記載の半導体装置ないし半導体装置の製造
方法から出発する。ドイツ特許出願第４３２０７８０４号から、２つの部分層か
ら成る第１の層と、第２の層とを有する半導体ダイオードは既に公知である。こ
こでこの第２の層は、第１の部分層の上に配置されている。
【０００２】 本発明の利点 これに対して、独立請求項の特徴部分の構成を備える本発明の半導体装置ない
し半導体装置の製造方法は、次のような利点を有する。すなわち大量生産に適し
た廉価な方法で、技術的に多くの余計な労力を費やすことなく、チップ面積を同
じままにしたダイオードで最大許容出力を高め、順方向電圧を低下させるという
利点を有する。これは例えば次の場合に有利である。すなわち所定の最大チップ
面積を超過せず、チップ面積を抑える場合である。それと同様に半導体装置を接
続するために使用される接続ソケットが所定のサイズを超過せず、自動車の整流
器装置等で使用されるダイオードの電流容量を高める場合にも有利である。しか
も整流器装置全体の体積をより大きくする必要はない。それに付随して本発明は
、シリコンチップ面積が同じままで許容される電流負荷を上げる、ないしはシリ
コンチップの熱的負荷を低減する、技術的に比較的容易に実現可能な方法を示す
。ここで同時に順方向電圧を低下させることができる。付加的な切り込みは、例
えば有利には次のような効果をもたらす。すなわち後でソケットと導線をダイオ
ードチップにはんだ付けする時にこの切り込みによって、改善された空洞のない
はんだ付けが行われる（毛管作用）。それと並んでシリコン本体の深部に達する
、鉛で満たされた溝によってチップの冷却がさらに改善される、すなわちチップ
の熱が強力にヒートシンクと結合する。
【０００３】 本発明の別の利点は、従属請求項に記載された発展形態および独立請求項に記
載された半導体装置ないし方法の改善によって示される。
【０００４】 図面 本発明の実施例を図面に示し、以下でより詳細に説明する。
【０００５】 図１ａはダイオードの断面図であり、図１ｂはダイオードの平面図である。図
２は方法のステップであり、図３および図４は方法のさらなるステップである。
【０００６】 実施例の説明 図１ａには、ダイオードとして構成された半導体チップ７の断面図が示される
。このチップ７は第１の半導体層（２，３，４）を有している。この第１の半導
体層は第１の部分層２、第２の部分層３および第３の部分層４から成る。ｎ型に
ドーピングされた部分層２のドーピング濃度は１０１８ｃｍ−３である。部分層
３は約１０１４ｃｍ−３の濃度でｎ型にドーピングされ、部分層４は約１０２０ ｃｍ−３の濃度でｎ型にドーピングされている。部分層２には、部分層３の内部
にまで達する、２つの溝１０が形成される。これらの溝１０は、チップ７の内側
領域１３内に存在する。チップの縁部領域１２は傾斜部１１を有し、この傾斜部
は溝１０と同じように部分層３の中にまで達する。第１の部分層２の上、並びに
溝１０の内部および傾斜部１１の内部には第２の層２０が被着される。溝１０な
いし傾斜部１１内のこの第２の層の領域は、第２の層２０の延長領域２３ないし
別の延長領域２４として示される。第２の層２０はｐ型にドーピングされ、１０ ２０ ｃｍ−３のドーピング濃度を有する。層２０によって覆われたウェハの表面
、並びに、層４によって形成されたウェハの裏面には金属化層２２ないし２１が
設けられる。図１ｂは同じ構成素子の平面図である。チップ７の上部は金属化層
２２によって覆われている。この金属化層２２は溝１０が形成された結果、相応
の凹欠部によって特徴づけられる構造を有する。
【０００７】 このダイオードのｐｎ接合領域はｐ型にドーピングされた層２０と、ｎ型にド
ーピングされた層２ないし３とによって形成される。溝１０が形成された結果、
チップ７の内側１３の延長領域２３によって、ｐｎ接合部が第２の部分層３によ
って形成される。この領域は、アノードとして金属化層２２を、カソードとして
金属化層２１を有するダイオードの順方向電圧を低下させる。チップ７の内部の
４つの切り込み（図１ｂ参照）によって電気的な負荷を、同じ構成を有し内部に
溝がないダイオードに対して１２％以上、上げることができる。これは、例えば
６５Ａの負荷を加えることの可能なダイオードが最大で７５Ａの負荷を加えるこ
とのできるダイオードに値することを意味する。８０Ａのダイオードは９０Ａの
ダイオードになる。順方向電圧を約６０ｍＶだけ下げることができる（１００Ａ
の負荷を加えたダイオードでの計測）。その他にチップ７の内部の付加的な４つ
の切り込みないし溝によって、チップを空洞なくはんだ付けすることができる。
すなわちソケットおよび導線のダイオードチップへの取り付けを改善することが
できる。さらにこのはんだ付けプロセス時に鉛で埋められた切り込み（図示され
ていない）は、チップの冷却が改善されることを保証する。なぜなら切り込みを
完全に満たして、切り込み内に存在する鉛によってチップの熱は、ヒートシンク
として使用される金属ソケットと強力に結合するからである。
【０００８】 図１ｂは、正方形のチップ７の特殊ケースを示したものである。しかしながら
正方形だけでなく、偶数の辺によって区切られている他の平面（例えば六角形ま
たは八角形）も、相応に辺と平行して内部に存在する付加的な切り込みによって
可能である。
【０００９】 図２には、第１の部分層２、第２の部分層３および第３の部分層４を有する半
導体ウェハが示されている。３つの部分層は全てｎ型にドーピングされている。
この層構成体を製造するための出発点は、低濃度でｎ型にドーピングされたウェ
ハであり、そのドーパント濃度は部分層３のドーパント濃度に相当する。膜拡散
によってその後、表面および裏面にｎ型のドーパント、例えばリンが導入されて
拡散される。表面にはドーパント濃度が部分層２に相当するような層が形成され
、裏面にはドーパント濃度が部分層４に相当するような層が形成される。ここで
層のドーパント濃度は、膜のドーパント濃度によって決まる。
【００１０】 このような連続層の製造は、既にドイツ特許出願第４３２０７８０４号から公
知である。これに対する代案として、この連続層をニュートラルシートを使用し
ても製造できることは、ドイツ特許出願第１９８５７２４３号に記載されている
。
【００１１】 図３はに本発明の製造方法のさらなるステップが示されている。ここで半導体
ウェハ内に溝１０が形成され、この溝は部分層２を部分領域に分割する。ここで
溝１０は部分層３の中にまで達する。溝１０は例えばソーイングまたはエッチン
グによって形成することができる。ここで溝１０の間隔は次のように選定される
。すなわち各チップが分割後に少なくとも１つの溝１０をその内側に有するよう
に、ウェハをその後溝に沿って個々のチップに分割することができるように選定
される。しかし次の処理の前に、まずはウェハの表面が洗浄され、場合によって
は表面の残っている粒子が表面から取り除かれる。
【００１２】 ドイツ特許出願第４３２０７８０４号と比較すると、ソーイング時の切り込み
ライン間隔は半分にされる（チップ毎に２つの付加的な切り込みを得るため）。
ないしは３分の１にされる（チップ毎に４つの付加的な切り込みを得るため）。
ここで切り込みの間隔は、典型的に１〜３ｍｍである。ここで付加的なプロセス
ステップは必要ではない。なぜなら第４３２０７８０４号から公知のように、チ
ップ縁部を形成するためのソーイングはどちらにせよ実行されるからである。た
だソーイング時に若干狭いライン間隔が調節されなければならない。これによっ
てこのようなソーイングステップのプロセス時間は本質的には変化しない。なぜ
ならウェハ処理、アライメントおよびソーイングに続く純水による洗浄は、自動
ソーイング装置でいずれにせよ行われるからである。
【００１３】 溝１０が形成された後、表面にｐ型のドーパント、例えばホウ素が導入される
。同時に、有利であるならば、下方の部分層４のドーパント濃度が高められても
よい。ｐ型のドーパントは、再び膜拡散によって導入される。この拡散ステップ
時に場合によって、溝１０のすぐ近くに存在するシリコン結晶の損傷が完全に修
復される。ｐ型のドーパントを拡散することによってシリコンウェハの上方の層
は、ｐ型の導電領域に変換される。ここでこのｐ型層の厚さは表面の至る所、例
えば溝の内部でもほぼ等しい。結果として生じるｐ型導電層は図４に参照符号２
０で示される。層２０の被着および場合によって行われる部分層４のドーピング
濃度の増強に続いて、ウェハの両面が金属化される。この結果、ｐ型導電層２０
には金属化層２２が、ｎ型にドーピングされた第３の部分層４には金属化層２１
が設けられる。続くステップでウェハはダイシングライン２５に沿って複数の個
々のダイオードにダイシングされ、個々のチップ７が形成される。この個々のチ
ップ７の構成は図１ａおよび図１ｂに図示されている。ここでダイシングライン
２５に沿ったソーイングの前に、金属化層２１を有する面のウェハ、すなわち裏
面のウェハは、ソーイングシートに貼り付けられる。これによって個々のチップ
がコントロールできずに吹き飛ばされることはない。ないしは損傷を受けること
はない。
【００１４】 ソーイング時のソーイングラインの幅は、約４０ないし１５０μｍであり、チ
ップの辺の長さは約５ｍｍの範囲に存在するである。チップ面積と比べると、個
々のチップ内側の付加的な切り込みの面積は、僅かなパーセントでしかない。当
然本発明の方法を、逆にドーピングされたダイオードの製造に使用することもで
きる。すなわち例えばｎ型にドーピングされたウェハの代わりにｐ型にドーピン
グされたウェハから出発するダイオードで使用することもできる。
【図面の簡単な説明】
【図１】 図１ａはダイオードの断面図であり、図１ｂはダイオードの平面図である。
【図２】 図２は方法のステップである。
【図３】 図３は方法のさらなるステップである。
【図４】 図４は方法のさらなるステップである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年８月２４日（２００１．８．２４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 チップ（７）として構成されている半導体装置であって、 例えばダイオードであって、 前記半導体装置は第１の導電型を有する第１の層（２，３，４）と、第２の導
    電型を有する第２の層（２０）とを有しており、 ここで前記第１の層は少なくとも２つの部分層（２，３）から成り、 第１の部分層（２）は第１のドーパント濃度を有しており、 第２の部分層（３）は該第１のドーパント濃度より低い第２のドーパント濃度
    を有しており、 ここで前記第２の層は（２０）は前記第１の部分層（２）の上に配置され、 前記第１の部分層（２）は前記第２の部分層（３）の上に配置されている形式
    の半導体装置において、 前記チップの内側領域（１３）には少なくとも１つの溝（１０）が形成され、 ここで当該溝は、前記第１の部分層を貫通して前記第２の部分層にまで達して
    おり、 ここで前記溝は、前記第２の層（２０）の延長領域（２３）によって覆われて
    おり、そのために少なくとも１つのＰＮ接合部が前記第２の層（２０）とチップ
    内側の前記第２の部分層（３）との間に存在している、ことを特徴とする半導体
    装置。
  2. 【請求項２】 縁部領域（１２）に傾斜が付けられ、それによって前記第２
    の層の、当該縁部領域に配置された別の延長領域（２４）が前記第２の部分層と
    別のＰＮ接合部を形成する、請求項１記載の半導体装置。
  3. 【請求項３】 前記第２の部分層と結合されている第３の部分層（４）が設
    けられている、請求項１または２記載の半導体装置。
  4. 【請求項４】 前記第２の層と結合されている金属化層（２２）と、 前記第３の部分層と結合されている別の金属化層（２１）とが設けられており
    、 前記第２の層および前記第３の部分層の濃度は、前記第２の層および前記第３
    の部分層と、それぞれの金属化層との間のオーミック接続が保証されるように選
    択される、請求項３記載の半導体装置。
  5. 【請求項５】 半導体装置の製造方法であって、 第１のステップで、少なくとも２つの部分層を有する第１の層（２，３）を半
    導体ウェハ（１）に設け、 ここで前記第１の部分層（２）は前記第２の部分層（３）の上に被着され、当
    該２つの部分層は第１の導電型を有し、 前記第１の部分層は第１のドーパント濃度を有し、 前記第２の部分層は該第１のドーパント濃度より低い第２のドーパント濃度を
    有し、 次のステップで、前記第１の部分層を貫通して前記第２の部分層の中にまで達
    する溝（１０）を前記第１の層に形成し、 さらなるステップで、第２の導電型のドーパントをウェハの表面に導入し、前
    記第１の部分層の一部分の導電型と前記第２の部分層の一部分の導電型とを変え
    、第２の層（２０）を形成し、 さらなるステップで、金属化層（２１，２２）を前記ウェハの表面および裏面
    に被着させる形式の方法において、 さらなるステップでは、各チップがその内側に少なくとも１つの溝（１０）を
    有するように、溝に沿ってウェハを個々のチップに分割する、ことを特徴とする
    半導体装置の製造方法。
  6. 【請求項６】 前記溝をソーイングによって形成する、請求項５記載の方法
    。
  7. 【請求項７】 前記溝をエッチングによって形成する、請求項５記載の方法
    。
JP2001517433A 1999-08-12 2000-07-08 半導体装置および製造方法 Expired - Fee Related JP4778176B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19938209A DE19938209B4 (de) 1999-08-12 1999-08-12 Halbleiteranordnung und Verfahren zur Herstellung
DE19938209.3 1999-08-12
PCT/DE2000/002235 WO2001013434A1 (de) 1999-08-12 2000-07-08 Halbleiterdiode und verfahren zur herstellung

Publications (2)

Publication Number Publication Date
JP2003507890A true JP2003507890A (ja) 2003-02-25
JP4778176B2 JP4778176B2 (ja) 2011-09-21

Family

ID=7918160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001517433A Expired - Fee Related JP4778176B2 (ja) 1999-08-12 2000-07-08 半導体装置および製造方法

Country Status (7)

Country Link
US (1) US6716714B1 (ja)
EP (1) EP1208604B1 (ja)
JP (1) JP4778176B2 (ja)
CZ (1) CZ2002475A3 (ja)
DE (2) DE19938209B4 (ja)
HU (1) HUP0202476A2 (ja)
WO (1) WO2001013434A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041920A (ja) * 2012-08-22 2014-03-06 Rohm Co Ltd 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942879A1 (de) * 1999-09-08 2001-03-15 Bosch Gmbh Robert Halbleiterelement und Verfahren zur Herstellung des Halbleiterbauelements
DE10243813A1 (de) * 2002-09-20 2004-04-01 Robert Bosch Gmbh Halbleiteranordnung und Verfahren zu ihrer Herstellung
JP5044117B2 (ja) * 2005-12-14 2012-10-10 関西電力株式会社 炭化珪素バイポーラ型半導体装置
DE102017209590A1 (de) * 2017-06-07 2018-12-13 Robert Bosch Gmbh PN-Diode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706129A (en) * 1970-07-27 1972-12-19 Gen Electric Integrated semiconductor rectifiers and processes for their fabrication
DE4320780B4 (de) * 1993-06-23 2007-07-12 Robert Bosch Gmbh Halbleiteranordnung und Verfahren zur Herstellung
DE19538853A1 (de) * 1995-10-19 1997-04-24 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
EP1050076B1 (de) * 1998-01-21 2003-10-22 Robert Bosch Gmbh Verfahren zur herstellung von dioden
DE19857243A1 (de) * 1998-01-21 1999-07-22 Bosch Gmbh Robert Verfahren zur Herstellung von Dioden
JPH11214710A (ja) * 1998-01-22 1999-08-06 Sansha Electric Mfg Co Ltd 電力用半導体装置
DE19908399B4 (de) * 1999-02-26 2004-09-02 Robert Bosch Gmbh Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041920A (ja) * 2012-08-22 2014-03-06 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
DE19938209B4 (de) 2007-12-27
WO2001013434A1 (de) 2001-02-22
HUP0202476A2 (en) 2002-12-28
DE50013669D1 (de) 2006-12-07
JP4778176B2 (ja) 2011-09-21
US6716714B1 (en) 2004-04-06
EP1208604A1 (de) 2002-05-29
CZ2002475A3 (cs) 2002-06-12
EP1208604B1 (de) 2006-10-25
DE19938209A1 (de) 2001-02-15

Similar Documents

Publication Publication Date Title
JP2995723B2 (ja) ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法
US20020008237A1 (en) Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US20050221541A1 (en) Ultra thin back-illuminated photodiode array fabrication methods
EP1081748A2 (en) Etch stops and alignment marks for bonded wafers
JP2800827B2 (ja) 光半導体装置およびその製造方法
US6693024B2 (en) Semiconductor component with a semiconductor body having a multiplicity of pores and method for fabricating
US5541140A (en) Semiconductor arrangement and method for its manufacture
US4539742A (en) Semiconductor device and method for manufacturing the same
CN104867898A (zh) 具有镀覆的引线框架的半导体器件及其制造方法
US5654226A (en) Wafer bonding for power devices
RU99127439A (ru) Полупроводниковый элемент и способ изготовления
JP2003507890A (ja) 半導体装置および製造方法
GB2082836A (en) Corrugated semiconductor devices
JP4636685B2 (ja) ダイオードの製造方法
JP2919405B2 (ja) シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード
JP2001237452A (ja) フォトダイオード及びフォトダイオードの製造方法
IE55503B1 (en) Overvoltage self-protected thyristor and a process for making such a thyristor
US5766973A (en) Method for manufacturing a semiconductor arrangement by introducing crystal disorder structures and varying diffusion rates
CN106716651A (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法
JP2700356B2 (ja) 受光素子
JPH0629557A (ja) 半導体装置の製造方法
US6683328B2 (en) Power semiconductor and fabrication method
JP3791854B2 (ja) 半導体装置及びその製造方法
JPH0779018A (ja) 半導体発光素子
CN113808913A (zh) 利用薄化和切分的半导体器件制造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees