JP2919405B2 - シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード - Google Patents
シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオードInfo
- Publication number
- JP2919405B2 JP2919405B2 JP8341088A JP34108896A JP2919405B2 JP 2919405 B2 JP2919405 B2 JP 2919405B2 JP 8341088 A JP8341088 A JP 8341088A JP 34108896 A JP34108896 A JP 34108896A JP 2919405 B2 JP2919405 B2 JP 2919405B2
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- region
- germanium
- junction
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 23
- 229910052710 silicon Inorganic materials 0.000 title claims description 22
- 239000010703 silicon Substances 0.000 title claims description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 title 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000004904 shortening Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- -1 platinum ions Chemical class 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高電圧シリコン整流
器、特に、高速エピタキシャル整流器と、時々、呼ばれ
る種類の高速スイッチング素子に関する。
器、特に、高速エピタキシャル整流器と、時々、呼ばれ
る種類の高速スイッチング素子に関する。
【０００２】
【従来の技術】高電圧の高速エピタキシャル整流器は単
結晶シリコンのＰ−Ｎ接合ダイオードであり、そこには
ゲルマニウム・ドーピング処理された１つまたは複数の
薄い層が含まれている。ゲルマニウムは、ダイオード
が、順方向バイアスから逆方向バイアスに接合切替部を
横断する電圧として、低インピーダンス状態から高イン
ピーダンス状態に切り替わることができる速度を高速に
するために、ダイオードの空乏層の電荷キャリアの再結
合の速度を高速にする結晶の歪みを誘導する。この種類
のダイオードは、米国特許第５，０９７，３０８号（１
９９２年３月１７日に発行）と、第５，１０２，８１０
号（１９９２年４月７日に発行）と、第５，２９８，４
５７号（１９９４年３月２９日に発行）と、第５，３４
２，８０５号（１９９４年８月３０日に発行）に記載し
てある。
結晶シリコンのＰ−Ｎ接合ダイオードであり、そこには
ゲルマニウム・ドーピング処理された１つまたは複数の
薄い層が含まれている。ゲルマニウムは、ダイオード
が、順方向バイアスから逆方向バイアスに接合切替部を
横断する電圧として、低インピーダンス状態から高イン
ピーダンス状態に切り替わることができる速度を高速に
するために、ダイオードの空乏層の電荷キャリアの再結
合の速度を高速にする結晶の歪みを誘導する。この種類
のダイオードは、米国特許第５，０９７，３０８号（１
９９２年３月１７日に発行）と、第５，１０２，８１０
号（１９９２年４月７日に発行）と、第５，２９８，４
５７号（１９９４年３月２９日に発行）と、第５，３４
２，８０５号（１９９４年８月３０日に発行）に記載し
てある。
【０００３】
【発明が解決しようとする課題】高電圧整流器では、過
度の温度上昇を防止することが非常に重要である。これ
は、ダイオードが、順方向にバイアスされる時に僅かの
電圧降下状態を、逆方向にバイアスされる時に高電圧状
態を呈し、２つの状態間の転移が瞬時に行われるように
設定すると、最も効果的に防止できる。周知のように、
このようなダイオードの特長である問題の１つは、バイ
アスが順方向から逆方向に移る時に、順方向バイアス中
に接合部の高抵抗空乏層に拡散した電荷キャリアが、高
抵抗領域に残ることにある。これらの電荷キャリアは、
再結合時間又は少数電荷キャリアライフタイムと普通は
呼ばれる、一定の時間を持続する傾向を示し、且つ、そ
れらが持続する間、ダイオードはバイアスが逆方向であ
っても導電状態を保つ。これは、希望方向と逆の方向に
流れる漏洩電流を導き、この電流が大きな問題となる。
この問題を解決するために、ライフタイム短縮要素とし
て作用する不純物又は結晶欠陥要素を空乏領域に注入す
ることが知られている。前述のように、ドーピング処理
したゲルマニウム層を空乏領域の中間部に一般的に含め
る方式が、この役割を担う結晶欠陥要素を導くために今
まで用いられてきた。更に、前述の特許に記載してある
ように、金とプラチナの原子を空乏領域に注入して、こ
の役割におけるドーピング処理したゲルマニウム層の役
割を高めることも知られている。
度の温度上昇を防止することが非常に重要である。これ
は、ダイオードが、順方向にバイアスされる時に僅かの
電圧降下状態を、逆方向にバイアスされる時に高電圧状
態を呈し、２つの状態間の転移が瞬時に行われるように
設定すると、最も効果的に防止できる。周知のように、
このようなダイオードの特長である問題の１つは、バイ
アスが順方向から逆方向に移る時に、順方向バイアス中
に接合部の高抵抗空乏層に拡散した電荷キャリアが、高
抵抗領域に残ることにある。これらの電荷キャリアは、
再結合時間又は少数電荷キャリアライフタイムと普通は
呼ばれる、一定の時間を持続する傾向を示し、且つ、そ
れらが持続する間、ダイオードはバイアスが逆方向であ
っても導電状態を保つ。これは、希望方向と逆の方向に
流れる漏洩電流を導き、この電流が大きな問題となる。
この問題を解決するために、ライフタイム短縮要素とし
て作用する不純物又は結晶欠陥要素を空乏領域に注入す
ることが知られている。前述のように、ドーピング処理
したゲルマニウム層を空乏領域の中間部に一般的に含め
る方式が、この役割を担う結晶欠陥要素を導くために今
まで用いられてきた。更に、前述の特許に記載してある
ように、金とプラチナの原子を空乏領域に注入して、こ
の役割におけるドーピング処理したゲルマニウム層の役
割を高めることも知られている。
【０００４】シリコン・ダイオードを採用する高電圧整
流器では、任意の整流接合部の降伏が、一般的に逆バイ
アスは電源の過渡現象又はサージのために一時的に過大
になるために、その表面よりむしろダイオードの内部又
はバルクに生じることを保証することが、重要であるこ
とも知られている。これは、内部が非常に凹凸してお
り、それに伴って、内部に局部的に生じる降伏が、ダイ
オード表面での降伏よりダイオードに対する恒久的な破
壊を、それほど導かないためである。そのために、種々
の方式が、米国特許第５，１０２，８１０号（１９９２
年４月７日に発行）に記載してあるように、テーパー状
の側壁を有するメサのように、整流接合部が表面と交差
する領域をカバーする不動態化層の活用、又は特殊な幾
何学的形状の活用を含めて用いられている。
流器では、任意の整流接合部の降伏が、一般的に逆バイ
アスは電源の過渡現象又はサージのために一時的に過大
になるために、その表面よりむしろダイオードの内部又
はバルクに生じることを保証することが、重要であるこ
とも知られている。これは、内部が非常に凹凸してお
り、それに伴って、内部に局部的に生じる降伏が、ダイ
オード表面での降伏よりダイオードに対する恒久的な破
壊を、それほど導かないためである。そのために、種々
の方式が、米国特許第５，１０２，８１０号（１９９２
年４月７日に発行）に記載してあるように、テーパー状
の側壁を有するメサのように、整流接合部が表面と交差
する領域をカバーする不動態化層の活用、又は特殊な幾
何学的形状の活用を含めて用いられている。
【０００５】
【課題を解決するための手段】本発明は、順方向にバイ
アスされる時に僅かの電圧降下を呈するが、瞬時に切り
替わって高い電圧降下を呈することができる、高電圧シ
リコン整流器を意図している。更に、このシリコン整流
器は、任意の最終的な降伏をその内部に強制的に生じさ
せることによって、逆バイアス方向における高電圧の過
渡現象に耐えることができる。そのうえ、このシリコン
整流器は比較的容易に製造できる。
アスされる時に僅かの電圧降下を呈するが、瞬時に切り
替わって高い電圧降下を呈することができる、高電圧シ
リコン整流器を意図している。更に、このシリコン整流
器は、任意の最終的な降伏をその内部に強制的に生じさ
せることによって、逆バイアス方向における高電圧の過
渡現象に耐えることができる。そのうえ、このシリコン
整流器は比較的容易に製造できる。
【０００６】特に、本発明の図示する実施例に従う高電
圧整流器は次のように構成している。シリコン・チップ
は、一対の対向する主要な表面を備え、全体的に平面で
あり、このような表面間に基質部とメサ部を備えてい
る。好都合に、メサは、テーパー状の側壁を具備し、ゲ
ルマニウム・ドーピング処理した１つまたは複数の平ら
な層を備えたシリコンとなるシリコン基質上に成長した
エピタキシャル層から形成されている。チップは、対向
する導電型である高度にドーピング処理した末端領域
と、２つの対向する導電型の１つである比較的軽度にド
ーピング処理した中間領域とを備えている。対向する導
電型の領域間に形成したＰ−Ｎ接合部は、ほぼ平らであ
り、対向する主要な表面と平行している。同じ導電型の
異なる抵抗から成る２つの領域間に形成した境界面（ハ
イ・ロー接合部）は、好都合にゲルマニウム・ドーピン
グ処理層と交差しており、メサの深い部分に広い中心部
と、メサの浅い部分に狭い端部とを備えている。
圧整流器は次のように構成している。シリコン・チップ
は、一対の対向する主要な表面を備え、全体的に平面で
あり、このような表面間に基質部とメサ部を備えてい
る。好都合に、メサは、テーパー状の側壁を具備し、ゲ
ルマニウム・ドーピング処理した１つまたは複数の平ら
な層を備えたシリコンとなるシリコン基質上に成長した
エピタキシャル層から形成されている。チップは、対向
する導電型である高度にドーピング処理した末端領域
と、２つの対向する導電型の１つである比較的軽度にド
ーピング処理した中間領域とを備えている。対向する導
電型の領域間に形成したＰ−Ｎ接合部は、ほぼ平らであ
り、対向する主要な表面と平行している。同じ導電型の
異なる抵抗から成る２つの領域間に形成した境界面（ハ
イ・ロー接合部）は、好都合にゲルマニウム・ドーピン
グ処理層と交差しており、メサの深い部分に広い中心部
と、メサの浅い部分に狭い端部とを備えている。
【０００７】整流器の１つの特徴は、ハイ・ロー接合部
の特に広い中心部が、ゲルマニウム・ドーピング処理層
の再深部を僅かに貫通して、Ｐ−Ｎ接合部の近くに位置
することにある。我々は、これが、電荷キャリアの再結
合の速度を高速にするうえで、ゲルマニウム・ドーピン
グ処理層の作用を改善することに気づいた。
の特に広い中心部が、ゲルマニウム・ドーピング処理層
の再深部を僅かに貫通して、Ｐ−Ｎ接合部の近くに位置
することにある。我々は、これが、電荷キャリアの再結
合の速度を高速にするうえで、ゲルマニウム・ドーピン
グ処理層の作用を改善することに気づいた。
【０００８】別の特徴は、このハイ・ロー接合部の浅い
端部がメサの側壁と交差するので、任意の電圧降伏が表
面より、むしろチップの内部に生じることを保証するこ
とにある。
端部がメサの側壁と交差するので、任意の電圧降伏が表
面より、むしろチップの内部に生じることを保証するこ
とにある。
【０００９】本発明の別の特徴は、整流器のベースとし
て機能する比較的高抵抗の領域が好ましい幾何学的形状
を備えていることにある。その幅は、内部で比較的狭い
が、周辺部に沿って比較的広くなっている。この幾何学
的形状は、順方向電圧が小さくても、電圧降伏が表面よ
り内部に生じる可能性が高いことを保証している。
て機能する比較的高抵抗の領域が好ましい幾何学的形状
を備えていることにある。その幅は、内部で比較的狭い
が、周辺部に沿って比較的広くなっている。この幾何学
的形状は、順方向電圧が小さくても、電圧降伏が表面よ
り内部に生じる可能性が高いことを保証している。
【００１０】好ましい実施例には、３つのゲルマニウム
・ドーピング処理層がある。これらの層は０．５〜１０
％のゲルマニウムを含有している。メサ部は、断面がほ
ぼ方形の角錐の切頭体であり、メサの側壁が角錐のベー
スと約４５度の角度をなしており、金とプラチナの原子
は、メサ部を拡散して、ゲルマニウム・ドーピング処理
層の境界面で大きく分離することになる。
・ドーピング処理層がある。これらの層は０．５〜１０
％のゲルマニウムを含有している。メサ部は、断面がほ
ぼ方形の角錐の切頭体であり、メサの側壁が角錐のベー
スと約４５度の角度をなしており、金とプラチナの原子
は、メサ部を拡散して、ゲルマニウム・ドーピング処理
層の境界面で大きく分離することになる。
【００１１】ある見解によれば、本発明は、少なくとも
１つのゲルマニウム・ドーピング処理層を有する基本的
に単結晶のシリコン・チップを具備する種類の高電圧整
流器を意図している。シリコン・チップは、第１と第２
のほぼ対向する主要な表面と、これらの表面間に基質部
とテーパー状のメサ部とを備えている。ある導電型であ
り且つ比較的低い抵抗をもつ第１の領域が、第１の主要
な表面の近くに位置している。同じ或る導電型であり且
つ比較的高い抵抗をもつ第２の領域が、ハイ・ロー接合
部をその間に形成するために第１の領域の近くに位置し
ている。ハイ・ロー接合部は、深い中心面部と浅い平ら
な端部とを備えて、メサの側壁と交差している。前述の
ある導電型と逆の導電型で且つ比較的低い抵抗をもつ第
３の領域が、第２の領域と第２の主要な表面との間の中
間に位置している。そこで、Ｐ−Ｎ接合部が第２と第３
の領域との間に形成される。各々ゲルマニウム・ドーピ
ング処理層は、主要な表面とほぼ平行するメサ部を横方
向に延長し、周辺部を第１の領域に且つ中心部を第２の
領域に備えている。
１つのゲルマニウム・ドーピング処理層を有する基本的
に単結晶のシリコン・チップを具備する種類の高電圧整
流器を意図している。シリコン・チップは、第１と第２
のほぼ対向する主要な表面と、これらの表面間に基質部
とテーパー状のメサ部とを備えている。ある導電型であ
り且つ比較的低い抵抗をもつ第１の領域が、第１の主要
な表面の近くに位置している。同じ或る導電型であり且
つ比較的高い抵抗をもつ第２の領域が、ハイ・ロー接合
部をその間に形成するために第１の領域の近くに位置し
ている。ハイ・ロー接合部は、深い中心面部と浅い平ら
な端部とを備えて、メサの側壁と交差している。前述の
ある導電型と逆の導電型で且つ比較的低い抵抗をもつ第
３の領域が、第２の領域と第２の主要な表面との間の中
間に位置している。そこで、Ｐ−Ｎ接合部が第２と第３
の領域との間に形成される。各々ゲルマニウム・ドーピ
ング処理層は、主要な表面とほぼ平行するメサ部を横方
向に延長し、周辺部を第１の領域に且つ中心部を第２の
領域に備えている。
【００１２】他の見解からみると、本発明は、チップの
エピタキシャル部に形成したテーパー状の側壁を備えた
メサの一部である第１と第２の領域を有するシリコン・
チップを具備する高電圧整流器を意図している。第１の
領域は、ある導電型の比較的低い抵抗であり、第１の主
要な表面の近くに位置している。第２の領域は、比較的
高い抵抗で、ある導電型であり、前述の第１の領域に連
なってハイ・ロー接合部をそれと共に形成している。チ
ップの基質部に形成した第３の領域は、比較的低い抵抗
であり、第１と第２の領域と逆の導電型であり、第２の
主要な表面の近くに位置している。第１と第２の領域間
のハイ・ロー接合部は、メサに向けて比較的深々と延長
する広い中心部と、メサに向けて比較的浅く延長する狭
い周辺部とを備えており、ハイ・ロー接合部の末端がメ
サのテーパー状の側壁と交差して明確なベベル角度を形
成している。少なくとも１つのゲルマニウム・ドーピン
グ処理層が、メサの内部を延長し、主要中心部をチップ
の第２の領域に具備し、僅かの周辺部をチップの第１の
領域に具備している。
エピタキシャル部に形成したテーパー状の側壁を備えた
メサの一部である第１と第２の領域を有するシリコン・
チップを具備する高電圧整流器を意図している。第１の
領域は、ある導電型の比較的低い抵抗であり、第１の主
要な表面の近くに位置している。第２の領域は、比較的
高い抵抗で、ある導電型であり、前述の第１の領域に連
なってハイ・ロー接合部をそれと共に形成している。チ
ップの基質部に形成した第３の領域は、比較的低い抵抗
であり、第１と第２の領域と逆の導電型であり、第２の
主要な表面の近くに位置している。第１と第２の領域間
のハイ・ロー接合部は、メサに向けて比較的深々と延長
する広い中心部と、メサに向けて比較的浅く延長する狭
い周辺部とを備えており、ハイ・ロー接合部の末端がメ
サのテーパー状の側壁と交差して明確なベベル角度を形
成している。少なくとも１つのゲルマニウム・ドーピン
グ処理層が、メサの内部を延長し、主要中心部をチップ
の第２の領域に具備し、僅かの周辺部をチップの第１の
領域に具備している。
【００１３】他の見解からみると、本発明は、第１と第
２の対向する主要な平面を具備し、このような表面間に
基質部とテーパー状の側壁を有するエピタキシャル・メ
サ部とを具備するシリコン・チップを備えた、高速の高
電圧スイッチング整流器を意図している。チップは、第
１と第２と第３の領域と、少なくとも１つのゲルマニウ
ム・ドーピング処理層をメサ部に備えている。第１の領
域は、第１の表面の近くに位置あり、ある導電型であ
り、比較的低い抵抗をもつ、メサ部に位置している。第
２の領域は、第１の領域の近くにあり、ある導電型であ
るが、比較的高い抵抗をもつ、メサ部に位置している。
それは、中心部と端部とを有するハイ・ロー接合部を、
第１の領域と共に形成し、端部は第１の表面と比較的近
い位置でメサの側壁と交差し、中心部は第１の表面から
比較的離れて離間している。第３の領域は、第２の表面
の近くに位置し、第２の領域と共にＰ−Ｎ接合部を形成
するために、ある導電型と逆の導電型でになっている。
少なくとも１つのゲルマニウム・ドーピング処理層が、
主要な表面とほぼ平行するメサ部を横方向に延長し、且
つ、その端部が層の片側に位置し、その中心部が層の反
対側に位置するように、ハイ・ロー接合部と交差してい
る。
２の対向する主要な平面を具備し、このような表面間に
基質部とテーパー状の側壁を有するエピタキシャル・メ
サ部とを具備するシリコン・チップを備えた、高速の高
電圧スイッチング整流器を意図している。チップは、第
１と第２と第３の領域と、少なくとも１つのゲルマニウ
ム・ドーピング処理層をメサ部に備えている。第１の領
域は、第１の表面の近くに位置あり、ある導電型であ
り、比較的低い抵抗をもつ、メサ部に位置している。第
２の領域は、第１の領域の近くにあり、ある導電型であ
るが、比較的高い抵抗をもつ、メサ部に位置している。
それは、中心部と端部とを有するハイ・ロー接合部を、
第１の領域と共に形成し、端部は第１の表面と比較的近
い位置でメサの側壁と交差し、中心部は第１の表面から
比較的離れて離間している。第３の領域は、第２の表面
の近くに位置し、第２の領域と共にＰ−Ｎ接合部を形成
するために、ある導電型と逆の導電型でになっている。
少なくとも１つのゲルマニウム・ドーピング処理層が、
主要な表面とほぼ平行するメサ部を横方向に延長し、且
つ、その端部が層の片側に位置し、その中心部が層の反
対側に位置するように、ハイ・ロー接合部と交差してい
る。
【００１４】更に他の見解からみると、本発明は、第１
と第２の対向する主要な表面を具備し且つ第１と第２と
第３の領域と少なくとも１つの平らなゲルマニウム・ド
ーピング処理層とを備えた基質部とメサ部を含んでいる
シリコン・チップを具備する高電圧整流器を意図してお
り、第１の領域は第１の主要な表面の近くに位置し且つ
或る導電型であり且つ比較的低い抵抗であり、第２の領
域は第１と第３の領域間の中間に位置し且つ或る導電型
であり且つ第１の領域と共にハイ・ロー接合部を形成す
るために比較的高い抵抗であり、第３の領域は第２の主
要な表面の近くに位置し且つ逆の導電型であり且つ第２
の領域と共にＰ−Ｎ接合部を形成し、少なくとも１つの
平らなゲルマニウム・ドーピング処理層は、ハイ・ロー
接合部が中心部をゲルマニウム・ドーピング処理層の片
側に且つ端部をゲルマニウム・ドーピング処理層の他の
側に具備し且つ端部がメサのテーパー状の側壁と明確な
ベベル角度をなす状態で、ハイ・ロー接合部と交差する
主要な表面とほぼ平行に延長している。
と第２の対向する主要な表面を具備し且つ第１と第２と
第３の領域と少なくとも１つの平らなゲルマニウム・ド
ーピング処理層とを備えた基質部とメサ部を含んでいる
シリコン・チップを具備する高電圧整流器を意図してお
り、第１の領域は第１の主要な表面の近くに位置し且つ
或る導電型であり且つ比較的低い抵抗であり、第２の領
域は第１と第３の領域間の中間に位置し且つ或る導電型
であり且つ第１の領域と共にハイ・ロー接合部を形成す
るために比較的高い抵抗であり、第３の領域は第２の主
要な表面の近くに位置し且つ逆の導電型であり且つ第２
の領域と共にＰ−Ｎ接合部を形成し、少なくとも１つの
平らなゲルマニウム・ドーピング処理層は、ハイ・ロー
接合部が中心部をゲルマニウム・ドーピング処理層の片
側に且つ端部をゲルマニウム・ドーピング処理層の他の
側に具備し且つ端部がメサのテーパー状の側壁と明確な
ベベル角度をなす状態で、ハイ・ロー接合部と交差する
主要な表面とほぼ平行に延長している。
【００１５】本発明は、次に示す詳細な説明と、添付の
図面から理解できると思われる。
図面から理解できると思われる。
【００１６】
【発明の実施の形態】ここで図１を見ると、そこに従来
技術では通例のように、大きなウェハーからダイスに全
体的に切断した半導体チップ１０の断面図が図示してあ
る。図面は必ずしも寸法的に正確でないことに注意すべ
きである。全体的に殆どのデバイス処理はウェハー・ス
ケール上で行われ、ウェハーは次に個々のチップにダイ
スで切断される。便宜上、特にシングル・チップを基準
にして、発明について述べる。
技術では通例のように、大きなウェハーからダイスに全
体的に切断した半導体チップ１０の断面図が図示してあ
る。図面は必ずしも寸法的に正確でないことに注意すべ
きである。全体的に殆どのデバイス処理はウェハー・ス
ケール上で行われ、ウェハーは次に個々のチップにダイ
スで切断される。便宜上、特にシングル・チップを基準
にして、発明について述べる。
【００１７】チップ１０は、各々、上部と底部の対向す
る平面１０Ａと１０Ｂを有しており、製造初期に高度に
ドーピング処理した基質の一部であった高度にドーピン
グ処理した基質バルク部１１と、基質部１１上でエピタ
キシャル成長した層から形成したメサ部１２とを備えて
いる。異方性エッチングによってメサ部１２に適したテ
ーパー状の側壁１２Ａとするために、初期の基質は、エ
ピタキシャル層が成長する、その上面が＜１−０−０＞
の結晶面に対応するように切断される。図から、初期の
基質は、高度にドーピング処理したＰ型（Ｐ＋＋）の導
電性を有していたと想定される。
る平面１０Ａと１０Ｂを有しており、製造初期に高度に
ドーピング処理した基質の一部であった高度にドーピン
グ処理した基質バルク部１１と、基質部１１上でエピタ
キシャル成長した層から形成したメサ部１２とを備えて
いる。異方性エッチングによってメサ部１２に適したテ
ーパー状の側壁１２Ａとするために、初期の基質は、エ
ピタキシャル層が成長する、その上面が＜１−０−０＞
の結晶面に対応するように切断される。図から、初期の
基質は、高度にドーピング処理したＰ型（Ｐ＋＋）の導
電性を有していたと想定される。
【００１８】エピタキシャル部１２は、一般的に約１０
Ω−ｃｍの抵抗率で蒸着した、特に軽くドーピング処理
したＮ−型導体に成長する。しかし、エピタキシャル層
の成長中に、十分なアクセプタ不純物が、基質から第１
の成長材料に外側に拡散して、Ｐ＋型導電領域１３をエ
ピタキシャル層に形成する。そこで、Ｐ−Ｎ接合１４が
エピタキシャル層に形成される。更に、成長プロセス
は、エピタキシャル層１２の３つのゲルマニウム・ドー
ピング処理層１５Ａ、１５Ｂ及び１５Ｃに成長するよう
に調整されるので、エピタキシャル層１２がゲルマニウ
ム非ドーピング処理シリコン領域とゲルマニウム・ドー
ピング処理シリコン領域を共に含有する複合領域にな
る。好ましい成長技術が、例えば、前述の米国特許第
５，０９７，３０８号に記載してある。
Ω−ｃｍの抵抗率で蒸着した、特に軽くドーピング処理
したＮ−型導体に成長する。しかし、エピタキシャル層
の成長中に、十分なアクセプタ不純物が、基質から第１
の成長材料に外側に拡散して、Ｐ＋型導電領域１３をエ
ピタキシャル層に形成する。そこで、Ｐ−Ｎ接合１４が
エピタキシャル層に形成される。更に、成長プロセス
は、エピタキシャル層１２の３つのゲルマニウム・ドー
ピング処理層１５Ａ、１５Ｂ及び１５Ｃに成長するよう
に調整されるので、エピタキシャル層１２がゲルマニウ
ム非ドーピング処理シリコン領域とゲルマニウム・ドー
ピング処理シリコン領域を共に含有する複合領域にな
る。好ましい成長技術が、例えば、前述の米国特許第
５，０９７，３０８号に記載してある。
【００１９】次に、メサの上部が、チップ１０の上面１
０Ａを延長するＮ＋型導電領域１８を形成するように処
理される。それは、上面１０Ａからのドナー不純物の内
部拡散によって一般的に形成される。メサ１２の残りの
中間的に軽くドーピング処理したＮ−型領域１９が、ダ
イオードのベースと言うことができて、その電気的特性
を大きく定めることになる。高度にドーピング処理した
Ｎ＋型導電拡散層１８と軽度にドーピング処理したＮ−
型導電層１９との境界面の特殊な形状（ハイ・ロー接合
部２０）が、本発明の特徴である。ハイ・ロー接合部２
０は中心又は内面部２０Ａを備えており、それは、ハイ
・ロー接合部の少なくとも９０％を占め、ゲルマニウム
・ドーピング処理層１５Ｃ（３つのゲルマニウム・ドー
ピング処理層のなかで最も深い）を越えてメサ部に深々
と延長している。それは、設計降伏電圧（６００ボルト
・デバイスの場合に普通は約３０ミクロン）に相応し
て、できるだけＰ−Ｎ接合部１４の近くに位置してい
る。ハイ・ロー接合部２０の狭い周辺部又は端部２０Ｂ
は、好都合に非常に浅くなるので、ゲルマニウム・ドー
ピング処理層１５Ａは薄くなる（３つのゲルマニウム・
ドーピング処理層のなかで最も浅い）。好都合に、端部
２０Ｂは、メサの側壁と交差する殆ど平らな肩部を備え
ている。この肩部が形成する広い高抵抗の層は、電界を
弱くする。この肩部は、ハイ・ロー接合部２０を形成す
るために用いるマスキングの位置合わせも解消する。更
に、Ｐ−Ｎ接合部１４がメサ側壁と明確なベベル角度を
なすので、任意の電圧降伏が、希望通りに、ダイオード
のバルクに生じることが保証される。
０Ａを延長するＮ＋型導電領域１８を形成するように処
理される。それは、上面１０Ａからのドナー不純物の内
部拡散によって一般的に形成される。メサ１２の残りの
中間的に軽くドーピング処理したＮ−型領域１９が、ダ
イオードのベースと言うことができて、その電気的特性
を大きく定めることになる。高度にドーピング処理した
Ｎ＋型導電拡散層１８と軽度にドーピング処理したＮ−
型導電層１９との境界面の特殊な形状（ハイ・ロー接合
部２０）が、本発明の特徴である。ハイ・ロー接合部２
０は中心又は内面部２０Ａを備えており、それは、ハイ
・ロー接合部の少なくとも９０％を占め、ゲルマニウム
・ドーピング処理層１５Ｃ（３つのゲルマニウム・ドー
ピング処理層のなかで最も深い）を越えてメサ部に深々
と延長している。それは、設計降伏電圧（６００ボルト
・デバイスの場合に普通は約３０ミクロン）に相応し
て、できるだけＰ−Ｎ接合部１４の近くに位置してい
る。ハイ・ロー接合部２０の狭い周辺部又は端部２０Ｂ
は、好都合に非常に浅くなるので、ゲルマニウム・ドー
ピング処理層１５Ａは薄くなる（３つのゲルマニウム・
ドーピング処理層のなかで最も浅い）。好都合に、端部
２０Ｂは、メサの側壁と交差する殆ど平らな肩部を備え
ている。この肩部が形成する広い高抵抗の層は、電界を
弱くする。この肩部は、ハイ・ロー接合部２０を形成す
るために用いるマスキングの位置合わせも解消する。更
に、Ｐ−Ｎ接合部１４がメサ側壁と明確なベベル角度を
なすので、任意の電圧降伏が、希望通りに、ダイオード
のバルクに生じることが保証される。
【００２０】このハイ・ロー接合部２０をゲルマニウム
・ドーピング処理層１５Ａと１５Ｂと１５Ｃの近くに配
置して、再結合時間を実質的に高速にすることが重要で
あることに、我々は気づいた。特に、接合部２０の中心
部２０Ａを、ゲルマニウム・ドーピング処理層の再深部
より内側に少し深めに延長すると、効果的のようにみえ
た。
・ドーピング処理層１５Ａと１５Ｂと１５Ｃの近くに配
置して、再結合時間を実質的に高速にすることが重要で
あることに、我々は気づいた。特に、接合部２０の中心
部２０Ａを、ゲルマニウム・ドーピング処理層の再深部
より内側に少し深めに延長すると、効果的のようにみえ
た。
【００２１】電荷キャリアの再結合を高速にして、他の
外部イオンを整流部のベース領域に注入することも効果
的であることが分かっている。いま、金とプラチナのイ
オンが、その役割に適しているとして普通は選択されて
いる。これらは、メサ１２のＮ＋型とＮ−型の導電部間
の転移領域に位置する時に、僅かの逆電流と僅かの順方
向電圧降下を呈するので最も効果的である。金とプラチ
ナは共にシリコンのなかで高速の拡散要素となるので、
十分な数が、これらの金属の原子をメサ１２の上面１０
Ａに集中してメサ１２を加熱するか、選別的に又はウェ
ハーを加熱すると、このような領域に現れることができ
る。それらが層１５Ａと１５Ｂと１５Ｃの内部にできる
だけ深く拡散するが、領域１３と１８のドーピング処理
に用いるドナーとアクセプタの好ましくない拡散には不
十分になるような、時間と温度のもとで加熱すべきであ
る。周知のように、移動する金とプラチナのイオンは、
ゲルマニウム・ドーピング処理層と非ドーピング処理シ
リコン領域との間の境界面で止まる傾向を示す。
外部イオンを整流部のベース領域に注入することも効果
的であることが分かっている。いま、金とプラチナのイ
オンが、その役割に適しているとして普通は選択されて
いる。これらは、メサ１２のＮ＋型とＮ−型の導電部間
の転移領域に位置する時に、僅かの逆電流と僅かの順方
向電圧降下を呈するので最も効果的である。金とプラチ
ナは共にシリコンのなかで高速の拡散要素となるので、
十分な数が、これらの金属の原子をメサ１２の上面１０
Ａに集中してメサ１２を加熱するか、選別的に又はウェ
ハーを加熱すると、このような領域に現れることができ
る。それらが層１５Ａと１５Ｂと１５Ｃの内部にできる
だけ深く拡散するが、領域１３と１８のドーピング処理
に用いるドナーとアクセプタの好ましくない拡散には不
十分になるような、時間と温度のもとで加熱すべきであ
る。周知のように、移動する金とプラチナのイオンは、
ゲルマニウム・ドーピング処理層と非ドーピング処理シ
リコン領域との間の境界面で止まる傾向を示す。
【００２２】好ましい境界面２０の形状を実現する種々
の方式について次に述べる。
の方式について次に述べる。
【００２３】ウェハーは、Ｎ＋型導電領域１８を形成す
る拡散の前又は後に、メサ１２を形成するようにエッチ
ング処理される。好都合に、メサ１２は、米国特許第
５，３９９，９０１号（１９９５年３月２１日に発行）
に記載してある方式に基づいて、角が丸い、ほぼ方形の
断面を有する角錐の切頭体の形状で形成される。この特
許に記載してあるように、角が丸い、方形のエッチング
・マスクをシリコン・ウェハーの上面の＜１００＞結晶
面に形成し、マスクの直線側を４５度の角度に定め、＜
１１１＞の方向がウェハー表面となるようにし、次に、
異方性エッチングを呈する、ホット・エチレンジアミン
のような、適切な湿式エッチングでマスクしたシリコン
・ウェハーを処理し、テーパー状の側壁が角錐のベース
と約４５度の角度をなすようにして、前述の好ましいメ
サの幾何学的形状が実現される。
る拡散の前又は後に、メサ１２を形成するようにエッチ
ング処理される。好都合に、メサ１２は、米国特許第
５，３９９，９０１号（１９９５年３月２１日に発行）
に記載してある方式に基づいて、角が丸い、ほぼ方形の
断面を有する角錐の切頭体の形状で形成される。この特
許に記載してあるように、角が丸い、方形のエッチング
・マスクをシリコン・ウェハーの上面の＜１００＞結晶
面に形成し、マスクの直線側を４５度の角度に定め、＜
１１１＞の方向がウェハー表面となるようにし、次に、
異方性エッチングを呈する、ホット・エチレンジアミン
のような、適切な湿式エッチングでマスクしたシリコン
・ウェハーを処理し、テーパー状の側壁が角錐のベース
と約４５度の角度をなすようにして、前述の好ましいメ
サの幾何学的形状が実現される。
【００２４】前述のように、Ｎ＋型導電領域１８を形成
するための拡散は、エピタキシャル層がメサ１２を形成
するためにエッチングされる前又は後に行われる。メサ
１２が既に規定の状態にある場合、メサの上面は、米国
特許第５，０１０，０２３号（１９９１年４月２３日に
発行）に記載してあるように、ドナー・イオンによって
注入し、内部拡散によって拡散して、少し凹んだ幾何学
的形状の拡散層を呈するようにして、周辺より中心部に
深く浸透する。更に、注入したイオンのパターンの制御
によって、希望した形状を普通は得ることができる。拡
散層がメサ形成前に形成される場合、希望したハイ・ロ
ー接合部は、浅い端部２０Ｂを形成するために第２の浅
いマスクされない拡散の前に、希望した深い平らな中心
部２０Ａを形成するために、小さい開口部をもつマスク
を用いて第１の拡散プロセスにより最適に実現される。
希望した形状を実現する種々の他の技術も当業者には自
明のことと思われる。
するための拡散は、エピタキシャル層がメサ１２を形成
するためにエッチングされる前又は後に行われる。メサ
１２が既に規定の状態にある場合、メサの上面は、米国
特許第５，０１０，０２３号（１９９１年４月２３日に
発行）に記載してあるように、ドナー・イオンによって
注入し、内部拡散によって拡散して、少し凹んだ幾何学
的形状の拡散層を呈するようにして、周辺より中心部に
深く浸透する。更に、注入したイオンのパターンの制御
によって、希望した形状を普通は得ることができる。拡
散層がメサ形成前に形成される場合、希望したハイ・ロ
ー接合部は、浅い端部２０Ｂを形成するために第２の浅
いマスクされない拡散の前に、希望した深い平らな中心
部２０Ａを形成するために、小さい開口部をもつマスク
を用いて第１の拡散プロセスにより最適に実現される。
希望した形状を実現する種々の他の技術も当業者には自
明のことと思われる。
【００２５】一般的なデザインの重要の寸法形状につい
て次に述べる。ゲルマニウム・ドーピング処理層１５Ａ
と１５Ｂと１５Ｃの各々が、約２ミクロンの厚みを備え
ており、約２ミクロンその近くから離間している。Ｐ＋
型導電層１３は約１５ミクロンの厚みを備えている。Ｐ
−Ｎ接合部１４と第１のゲルマニウム・ドーピング処理
層１５Ｃとの距離は約３１ミクロンである。そのベース
におけるメサ１２の方形側は、４０ミルから１００ミル
以上の範囲になると思われ、サイズが大きくなればなる
ほど、整流器の電流定格も大きくなる。高度にドーピン
グ処理した基質部１１の厚みとＮ＋型導電層１８の厚み
は、好ましくは、適度な機械的強度と容易な取扱性を呈
するために必要な厚み以上に厚くすべきでない。どちら
かが必要以上に厚くなると、ダイオードの順方向電圧降
下を好ましくないほど単に増加させることになる。ドナ
ー拡散の深さは、拡散が、ゲルマニウム・ドーピング処
理層１５Ｃの再深部の真下部を延長するように設定すべ
きである。
て次に述べる。ゲルマニウム・ドーピング処理層１５Ａ
と１５Ｂと１５Ｃの各々が、約２ミクロンの厚みを備え
ており、約２ミクロンその近くから離間している。Ｐ＋
型導電層１３は約１５ミクロンの厚みを備えている。Ｐ
−Ｎ接合部１４と第１のゲルマニウム・ドーピング処理
層１５Ｃとの距離は約３１ミクロンである。そのベース
におけるメサ１２の方形側は、４０ミルから１００ミル
以上の範囲になると思われ、サイズが大きくなればなる
ほど、整流器の電流定格も大きくなる。高度にドーピン
グ処理した基質部１１の厚みとＮ＋型導電層１８の厚み
は、好ましくは、適度な機械的強度と容易な取扱性を呈
するために必要な厚み以上に厚くすべきでない。どちら
かが必要以上に厚くなると、ダイオードの順方向電圧降
下を好ましくないほど単に増加させることになる。ドナ
ー拡散の深さは、拡散が、ゲルマニウム・ドーピング処
理層１５Ｃの再深部の真下部を延長するように設定すべ
きである。
【００２６】ダイオードのデザインは、降伏が基本的に
ベース幅に限定される、すなわち、Ｎ−型導電領域１９
の抵抗によって限定されるより、むしろＮ−型導電領域
１９の幅又は厚みから決まるので非常に優れたものにな
る。ベース幅は、好都合に、整流器の内部と基本的にほ
ぼ一致しており、ダイオードの傾斜した側壁１２Ａに達
するように、できるだけ近くまで広がっている。最も広
いベース幅は、好都合に、表面降伏の可能性を最小限に
するために、内部よりむしろシリコンの上面の近くに現
れるように製作されている。必要に応じて、ベース幅
は、これは全体的に好まれることでないが、シリコンの
上面に達するように製作できる。それは、ハイ・ロー接
合部２０は上面よりむしろメサの側壁で終わるので、図
示する実施例には現れない。Ｎ−型導電領域のドーピン
グ処理の濃度は、降伏の空乏領域が軽度にドーピング処
理した高抵抗領域１９の全てを基本的に占めるように選
択される。
ベース幅に限定される、すなわち、Ｎ−型導電領域１９
の抵抗によって限定されるより、むしろＮ−型導電領域
１９の幅又は厚みから決まるので非常に優れたものにな
る。ベース幅は、好都合に、整流器の内部と基本的にほ
ぼ一致しており、ダイオードの傾斜した側壁１２Ａに達
するように、できるだけ近くまで広がっている。最も広
いベース幅は、好都合に、表面降伏の可能性を最小限に
するために、内部よりむしろシリコンの上面の近くに現
れるように製作されている。必要に応じて、ベース幅
は、これは全体的に好まれることでないが、シリコンの
上面に達するように製作できる。それは、ハイ・ロー接
合部２０は上面よりむしろメサの側壁で終わるので、図
示する実施例には現れない。Ｎ−型導電領域のドーピン
グ処理の濃度は、降伏の空乏領域が軽度にドーピング処
理した高抵抗領域１９の全てを基本的に占めるように選
択される。
【００２７】空乏層が上面１０Ａに完全に達しないこと
が通常は望ましく、この理由のために、拡散層１８の平
らな周辺の肩部領域１８Ａは中心部より全体的に軽くド
ーピング処理される。
が通常は望ましく、この理由のために、拡散層１８の平
らな周辺の肩部領域１８Ａは中心部より全体的に軽くド
ーピング処理される。
【００２８】当業者には周知のように、ゲルマニウム・
ドーピング処理層のゲルマニウム量は全体的に０．５〜
１０％の範囲にあり、２％が通常は望ましい。
ドーピング処理層のゲルマニウム量は全体的に０．５〜
１０％の範囲にあり、２％が通常は望ましい。
【００２９】メサのテーパー状の側壁を、層２４によっ
て指摘されるように、一般的に誘電性コーティングによ
って不動態化すると、通常は効果があがる。
て指摘されるように、一般的に誘電性コーティングによ
って不動態化すると、通常は効果があがる。
【００３０】更に、相互接続のために、電極２５Ａと２
５Ｂが、従来技術のチップ１０の、各々、上面１０Ａと
底面１０Ｂに全体的に組み込まれている。
５Ｂが、従来技術のチップ１０の、各々、上面１０Ａと
底面１０Ｂに全体的に組み込まれている。
【００３１】
【発明の効果】説明された特定の実施例は本発明の全体
的な原理を単に示すものであり、種々の他の実施例も当
業者には自明のことと考えられる。特に、相補的なＰ＋
とＰ−とＮ＋の構造と、金とプラチナ以外の金属材料
が、ライフタイム短縮要素の代わりに使用できるか、又
は、このようなライフタイム破壊要素を省略できると思
われる。
的な原理を単に示すものであり、種々の他の実施例も当
業者には自明のことと考えられる。特に、相補的なＰ＋
とＰ−とＮ＋の構造と、金とプラチナ以外の金属材料
が、ライフタイム短縮要素の代わりに使用できるか、又
は、このようなライフタイム破壊要素を省略できると思
われる。
【図１】本発明の好ましい実施例に従う半導体チップの
断面図を示す。
断面図を示す。
１０ チップ １０Ａ 上面 １０Ｂ 底面 １１ 基質部 １２ メサ １３ Ｐ＋型導電量 １４ Ｐ−Ｎ接合部 １５ ゲルマニウム・ドーピング処理層 １８ Ｎ＋型導電領域１８ １９ Ｎ−型導電層 ２０ ハイ・ロー接合部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローレンス ラテルザ アメリカ合衆国．11764 ニューヨーク, ミラー プレイス，ラスティック ロー ド ５ (72)発明者 グレゴリイ ザカルク アメリカ合衆国．11783 ニューヨーク, シーフォード，アーロン ドライヴ ノ ース 2425 (72)発明者 ユン ウ アメリカ合衆国．11355 ニューヨーク, フラッシング，サード フロア，フィフ ティース アヴェニュー 136−03 (72)発明者 ジョン アマト アメリカ合衆国．11768 ニューヨーク, ノースポート，マリナーズ レーン 52 (72)発明者 デニス ガービス アメリカ合衆国．11746 ニューヨーク, ハンティントン ステーション，ダービ イ ドライヴ 29 (72)発明者 ウィレム アインソーヴェン アメリカ合衆国．08502 ニュージャー シイ，ベル ミード，タウンシップ ラ イン ロード 485 (56)参考文献 特開 昭62−118583（ＪＰ，Ａ) 特開 平７−378115（ＪＰ，Ａ) 特公 昭48−26430（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/861 H01L 29/868 H01L 21/205
Claims (15)
- 【請求項１】 第１と第２の対向する主要な平面と、こ
のような表面間に基質部とテーパー状の側壁を持つエピ
タキシャル・メサ部とを有するシリコン・チップを具備
する高速の高電圧スイッチング整流器であって、前記チ
ップは、 第１の表面の近くに位置し、ある導電型であり、比較的
低い抵抗である、メサ部の第１の領域と、 第１の領域の近くに位置し、上記と同様の導電型である
が、比較的高い抵抗であり、且つ中心部と端部をもつハ
イ・ロー接合部を第１の領域と共に形成する、メサ部の
第２の領域において、端部は第１の表面の比較的近くに
位置するメサの側壁と交差し、中心部は第１の表面から
比較的離れて離間する、前記第２の領域と、 第２の表面の近くに位置し、第２の領域と共にＰ−Ｎ接
合部を形成するために第１と第２の領域の導電型とは逆
の導電型である、第３の領域と、 ゲルマニウム・ドーピング処理された主要な表面とはほ
ぼ平行な少なくとも１つのゲルマニウム・ドーピング処
理層を備えており、該ゲルマニウム・ドーピング処理層
がメサ部におけるハイ・ロー接合部の中心部と端部との
間でかかる接合部と交差し、その端部が該ゲルマニウム
・ドーピング処理層の片側に位置し、その中心部が該ゲ
ルマニウム・ドーピング処理層の反対側に位置すること
となることを特徴とする前記の高速の高電圧スイッチン
グ整流器。 - 【請求項２】 ３つの平らなゲルマニウム・ドーピング
処理層が離間して位置し、各々がハイ・ロー接合部の中
心部と端部との間の転移領域におけるハイ・ロー接合部
と交差している、特許請求の範囲第１項に記載の高速の
高電圧スイッチング整流器。 - 【請求項３】 チップのメサ部は、断面が方形である、
角錐の切頭体である、特許請求の範囲第１項に記載の高
速の高電圧スイッチング整流器。 - 【請求項４】 メサ部は、チップの基質部と４５度の角
度をもつ、側壁を具備する、特許請求の範囲第３項に記
載の高速の高電圧スイッチング整流器。 - 【請求項５】 各々ゲルマニウム・ドーピング処理層が
０．５〜１０％の濃度のゲルマニウム原子を含有してい
る、特許請求の範囲第１項に記載の高速の高電圧スイッ
チング整流器。 - 【請求項６】 ゲルマニウム・ドーピング処理層と近く
のシリコンとの間の境界面に集中された第１と第２の領
域にライフタイム短縮性の不純物を更に含有する、特許
請求の範囲第５項に記載の高速の高電圧スイッチング整
流器。 - 【請求項７】 ゲルマニウム・ドーピング処理層が、２
ミクロンの厚みであり且つ２ミクロンだけ離間してい
る、特許請求の範囲第３項に記載の高電圧スイッチング
整流器。 - 【請求項８】 整流器と電気的に接触するために、第１
と第２の電極を前記の第１と第２の表面に、各々、具備
している、特許請求の範囲第１項に記載の高速の高電圧
スイッチング整流器。 - 【請求項９】第１と第２の対向する主要な表面を備え、 第１と第２と第３の領域を有するメサ部と基質部とにお
いて、その第１の領域が第１の主要な表面の近くに位置
し且つ或る導電型であり且つ比較的低い抵抗であり、第
２の領域が第１と第３の領域との間の中間に位置し且つ
上記と同様の導電型であり且つ第１の領域と共にハイ・
ロー接合部を形成するために比較的高い抵抗であり、第
３の領域が第２の主要な表面の近くに位置し且つ第１と
第２の領域の導電型とは逆の導電型であり且つ第２の領
域と共にＰ−Ｎ接合部を形成している、前記のメサ部と
基質部と、ハイ・ロー接合部と交差し、該主要な表面とほぼ平行に
延長している、少なくとも１つの平らなゲルマニウム・
ドーピング処理層であって、ハイ・ロー接合部の中心部
が該ゲルマニウム・ドーピング処理層より深く形成され
且つ端部がメサのテーパー状の側壁と交差するゲルマニ
ウム・ドーピング処理層より浅く形成される状態とな
る、 前記の少なくとも１つの平らなゲルマニウム・ドー
ピング処理層とを含んでいる、シリコン・チップを備え
ている、高電圧整流器。 - 【請求項１０】 ３つのゲルマニウム・ドーピング処理
層があり、その各々がハイ・ロー接合部と交差してい
る、特許請求の範囲第９項に記載の高電圧整流器。 - 【請求項１１】 メサ部は、方形の断面と、ベースと４
５度の角度をなす側壁とを具備する、角錐の切頭体であ
る、特許請求の範囲第１０項に記載の高電圧整流器。 - 【請求項１２】 ハイ・ロー接合部の中心部は、基本的
に平面であり、第２と第３の領域との間のＰ−Ｎ接合部
に近接する範囲に形成され、ハイ・ロー接合部の端部は
Ｐ−Ｎ接合部からより遠ざかるように形成される基本的
に平面である、特許請求の範囲第９項に記載の高電圧整
流器。 - 【請求項１３】 中心部は、ハイ・ロー接合部の面積の
少なくとも９０％を形成し且つＰ−Ｎ接合部の近くに位
置する、特許請求の範囲第１２項に記載の高電圧整流
器。 - 【請求項１４】 第２の領域が整流器のベースとして作
動し、その抵抗率は整流器の降伏が該ベース幅で制限さ
れるように構成される、特許請求の範囲第１３項に記載
の高電圧整流器。 - 【請求項１５】 整流器を形成するために、第１と第２
の主要な表面上に別の電極を更に具備する、特許請求の
範囲第１４項に記載の高電圧整流器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/580,071 US5640043A (en) | 1995-12-20 | 1995-12-20 | High voltage silicon diode with optimum placement of silicon-germanium layers |
| US08/580071 | 1995-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199734A JPH09199734A (ja) | 1997-07-31 |
| JP2919405B2 true JP2919405B2 (ja) | 1999-07-12 |
Family
ID=24319553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8341088A Expired - Lifetime JP2919405B2 (ja) | 1995-12-20 | 1996-12-20 | シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5640043A (ja) |
| EP (1) | EP0780910B1 (ja) |
| JP (1) | JP2919405B2 (ja) |
| DE (1) | DE69608651T2 (ja) |
| SG (1) | SG44067A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1077028C (zh) * | 1995-06-07 | 2002-01-02 | 巴克斯特国际有限公司 | 多层的、无卤素的、可热压处理的屏障膜 |
| DE69941446D1 (de) * | 1998-04-09 | 2009-11-05 | Nxp Bv | Halbleiter mit gleichrichtendem übergang und seine herstellung |
| US20020163059A1 (en) * | 2000-02-17 | 2002-11-07 | Hamerski Roman J. | Device with epitaxial base |
| US6462393B2 (en) | 2001-03-20 | 2002-10-08 | Fabtech, Inc. | Schottky device |
| US6797992B2 (en) | 2001-08-07 | 2004-09-28 | Fabtech, Inc. | Apparatus and method for fabricating a high reverse voltage semiconductor device |
| US20040075160A1 (en) * | 2002-10-18 | 2004-04-22 | Jack Eng | Transient voltage suppressor having an epitaxial layer for higher avalanche voltage operation |
| CN104022161B (zh) * | 2014-06-09 | 2018-02-06 | 苏州市职业大学 | 一种双向瞬态电压抑制保护器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826430A (ja) * | 1971-08-11 | 1973-04-07 | ||
| US3832246A (en) * | 1972-05-22 | 1974-08-27 | Bell Telephone Labor Inc | Methods for making avalanche diodes |
| US4255757A (en) * | 1978-12-05 | 1981-03-10 | International Rectifier Corporation | High reverse voltage semiconductor device with fast recovery time with central depression |
| US4740477A (en) * | 1985-10-04 | 1988-04-26 | General Instrument Corporation | Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics |
| US5097308A (en) * | 1990-03-13 | 1992-03-17 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| US5102810A (en) * | 1990-03-13 | 1992-04-07 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| US5298457A (en) * | 1993-07-01 | 1994-03-29 | G. I. Corporation | Method of making semiconductor devices using epitaxial techniques to form Si/Si-Ge interfaces and inverting the material |
| US5342805A (en) * | 1993-07-01 | 1994-08-30 | G.I. Corporation | Method of growing a semiconductor material by epilaxy |
| US5399901A (en) | 1994-04-20 | 1995-03-21 | General Instrument Corp. | Semiconductor devices having a mesa structure and method of fabrication for improved surface voltage breakdown characteristics |
-
1995
- 1995-12-20 US US08/580,071 patent/US5640043A/en not_active Expired - Lifetime
-
1996
- 1996-12-18 DE DE69608651T patent/DE69608651T2/de not_active Expired - Fee Related
- 1996-12-18 EP EP96309244A patent/EP0780910B1/en not_active Expired - Lifetime
- 1996-12-20 SG SG1996011874A patent/SG44067A1/en unknown
- 1996-12-20 JP JP8341088A patent/JP2919405B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5640043A (en) | 1997-06-17 |
| EP0780910A1 (en) | 1997-06-25 |
| DE69608651T2 (de) | 2000-09-21 |
| DE69608651D1 (de) | 2000-07-06 |
| EP0780910B1 (en) | 2000-05-31 |
| SG44067A1 (en) | 1997-11-14 |
| JPH09199734A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US4904609A (en) | Method of making symmetrical blocking high voltage breakdown semiconductor device | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| KR900008146B1 (ko) | 반도체 정류기 및 그 제조방법 | |
| US5904544A (en) | Method of making a stable high voltage semiconductor device structure | |
| US7196376B2 (en) | Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage | |
| US4742377A (en) | Schottky barrier device with doped composite guard ring | |
| US4638551A (en) | Schottky barrier device and method of manufacture | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US4102714A (en) | Process for fabricating a low breakdown voltage device for polysilicon gate technology | |
| US5218226A (en) | Semiconductor device having high breakdown voltage | |
| JP2001077347A (ja) | 半導体デバイスのエッジパシベーション用の二つの傾斜を有する接合終端拡張 | |
| US20050173776A1 (en) | Semiconductor device with edge structure | |
| CN109786471A (zh) | 一种瞬态电压抑制器及其制作方法 | |
| US4999684A (en) | Symmetrical blocking high voltage breakdown semiconducotr device | |
| US5930660A (en) | Method for fabricating diode with improved reverse energy characteristics | |
| US4089020A (en) | High power semiconductor diode | |
| JP2919405B2 (ja) | シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード | |
| US4260431A (en) | Method of making Schottky barrier diode by ion implantation and impurity diffusion | |
| US4416708A (en) | Method of manufacture of high speed, high power bipolar transistor | |
| US5213994A (en) | Method of making high voltage semiconductor device | |
| GB2237930A (en) | A semiconductor device and method of manufacturing a semiconductor device | |
| US9178013B2 (en) | Semiconductor device with edge termination and method for manufacturing a semiconductor device | |
| US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
| US4165516A (en) | Semiconductor device and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |