CN104022161B - 一种双向瞬态电压抑制保护器件 - Google Patents

一种双向瞬态电压抑制保护器件 Download PDF

Info

Publication number
CN104022161B
CN104022161B CN201410253195.0A CN201410253195A CN104022161B CN 104022161 B CN104022161 B CN 104022161B CN 201410253195 A CN201410253195 A CN 201410253195A CN 104022161 B CN104022161 B CN 104022161B
Authority
CN
China
Prior art keywords
area
type
doped
lightly doped
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410253195.0A
Other languages
English (en)
Other versions
CN104022161A (zh
Inventor
陈伟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Vocational University
Original Assignee
Suzhou Vocational University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Vocational University filed Critical Suzhou Vocational University
Priority to CN201410253195.0A priority Critical patent/CN104022161B/zh
Publication of CN104022161A publication Critical patent/CN104022161A/zh
Application granted granted Critical
Publication of CN104022161B publication Critical patent/CN104022161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种双向瞬态电压抑制保护器件，包括上台体、中台体和下台体，第一重掺杂N型区位于第一轻掺杂N型区正上方并形成第一接触面，第二重掺杂N型区位于第二轻掺杂N型区正下方并形成第二接触面，第一接触面为上凸面，第二接触面为下凹面；上台体包括第一轻掺杂N型区、第一重掺杂N型区，中台体从上至下依次为第一轻掺杂P型区、重掺杂P型区和第二轻掺杂P型区，下台体包括第二轻掺杂N型区、第二重掺杂N型区；第一重掺杂N型区、第一轻掺杂N型区接触并位于其正上方。本发明将电场峰值向中心移动提高了电流密度的同时也降低整个器件的反向漏电流，保证了在高温下，能仰制反向电流快速升高，抗浪涌能力得到了提高。

Description

一种双向瞬态电压抑制保护器件
技术领域
本发明涉及一种二极管，具体涉及一种双向瞬态电压抑制保护器件。
背景技术
双向瞬态电压抑制保护器件TVS可确保电路及电子元器件免受静电、浪涌脉冲损伤，甚至失效。一般TVS并联于被保护电路两端，处于待机状态。当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3～1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。
发明内容
针对上述存在的技术问题，本发明的目的是：提出了一种双向瞬态电压抑制保护器件，该双向瞬态电压抑制保护器件将电场峰值向中心移动提高了电流密度的同时也降低整个器件的反向漏电流，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
本发明的技术解决方案是这样实现的：一种双向瞬态电压抑制保护器件，包括上台体、与上台体底面面接触的中台体和与中台体底面面接触的下台体，所述上台体和与下台体各自的外侧面均为斜面，此上台体包括第一轻掺杂N型区、第一重掺杂N型区，所述中台体从上至下依次为第一轻掺杂P型区、重掺杂P型区和第二轻掺杂P型区，此下台体包括第二轻掺杂N型区、第二重掺杂N型区；所述第一重掺杂N型区、第一轻掺杂N型区接触并位于其正上方，所述第二重掺杂N型区、第二轻掺杂N型区接触并位于其正下方；
所述第一重掺杂N型区位于第一轻掺杂N型区正上方并形成第一接触面，所述第二重掺杂N型区位于第二轻掺杂N型区正下方并形成第二接触面，所述第一接触面为上凸面，所述第二接触面为下凹面；
所述中台体中第一轻掺杂P型区与上台体的第一轻掺杂N型区接触形成第一PN结接触面，所述中台体中第二轻掺杂P型区与下台体的第二轻掺杂N型区接触形成第二PN结接触面；
一第一钝化保护层覆盖于第一重掺杂N型区上表面的边缘区域和第一重掺杂N型区的侧表面，一第二钝化保护层覆盖于第二重掺杂N型区下表面的边缘区域和第二重掺杂N型区的侧表面，上金属层覆盖于第一重掺杂N型区的中央区域，下金属层覆盖于第二重掺杂N型区的中央区域；
所述第一轻掺杂N型区与第一重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有第一中掺杂N型区，此第一中掺杂N型区的上表面与第一重掺杂N型区的下表面接触，此第一中掺杂N型区的外侧面延伸至上台体外侧面，所述第一轻掺杂P型区与重掺杂P型区接触的下部区域且位于第一轻掺杂P型区边缘的四周区域具有第一中掺杂P型区，此第一中掺杂P型区的下表面与重掺杂P型区的上表面接触，此第一中掺杂P型区的外侧面延伸至中台体外侧面；
所述第二轻掺杂N型区与第二重掺杂N型区接触的下部区域且位于第二轻掺杂N型区边缘的四周区域具有第二中掺杂N型区，此第二中掺杂N型区的下表面与第二重掺杂N型区的上表面接触，此第二中掺杂N型区的外侧面延伸至下台体外侧面，所述第二轻掺杂P型区与重掺杂P型区接触的上部区域且位于第二轻掺杂P型区边缘的四周区域具有第二中掺杂P型区，此第二中掺杂P型区的上表面与重掺杂P型区的下表面接触，此第二中掺杂P型区的外侧面延伸至中台体外侧面。
上述技术方案中的有关内容解释如下：
1. 上述方案中，所述上台体的外侧面和与中台体中第一轻掺杂P型区的外侧面的夹角为135°~155°，所述下台体的外侧面和与中台体中第二轻掺杂P型区的外侧面的夹角为135°~155°。
2. 上述方案中，所述第一中掺杂N型区与第一轻掺杂N型区的接触面为弧形面，所述第一中掺杂P型区与第一轻掺杂P型区的接触面为弧形面。
3. 上述方案中，所述第二中掺杂N型区与第二轻掺杂N型区的接触面为弧形面，所述第二中掺杂P型区与第二轻掺杂P型区的接触面为弧形面。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1. 本发明双向瞬态电压抑制保护器件，其包括上台体和与上台体底面面接触的下台体，此上台体包括轻掺杂N型区、重掺杂N型区，此下台体包括重掺杂P型区、轻掺杂P型区，轻掺杂N型区与重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有中掺杂N型区，此中掺杂N型区的上表面与重掺杂N型区的下表面接触，此中掺杂N型区的外侧面延伸至上台体外侧面，轻掺杂P型区与重掺杂P型区接触的下部区域且位于轻掺杂P型区边缘的四周区域具有中掺杂P型区，此中掺杂P型区的下表面与重掺杂P型区的上表面接触，此中掺杂P型区的外侧面延伸至下台体外侧面，在低压（10V以下）TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性。
2. 本发明双向瞬态电压抑制保护器件，其上台体和与上台体底面面接触的下台体，上台体和与上台体各自的外侧面均为斜面，上台体的外侧面和与下台体的外侧面的夹角为135°~155°，提高了器件耐高温性能，降低了在边缘处电场强度梯度，从而提高了器件耐压性能。
3. 本发明双向瞬态电压抑制保护器件，其轻掺杂N型区与重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有中掺杂N型区，轻掺杂P型区与重掺杂P型区接触的下部区域且位于轻掺杂P型区边缘的四周区域具有中掺杂P型区，重掺杂N型区位于轻掺杂N型区正上方并形成第一接触面，所述重掺杂P型区位于轻掺杂P型区正下方并形成第二接触面，所述上台体的轻掺杂N型区与下台体的轻掺杂P型区接触形成PN结接触面且其位于轻掺杂P型区正上方，所述第一接触面为上凸面，所述第二接触面为下凹面，有效缓解在器件边缘区域产生强电场，将电场峰值向中心移动提高了电流密度的同时也降低整个器件的反向漏电流，保证了在高温下，能仰制反向电流快速升高，抗浪涌能力得到了提高。
附图说明
下面结合附图对本发明技术方案作进一步说明：
附图1为本发明双向瞬态电压抑制保护器件结构示意图；
以上附图中：1、上台体；2、中台体；3、第一轻掺杂N型区；4、第一重掺杂N型区；5、第二轻掺杂N型区；6、第二重掺杂N型区；7、第一钝化保护层；8、第二钝化保护层；9、上金属层；10、下金属层；11、第一中掺杂N型区；12、第一中掺杂P型区；13、下台体；14、第一轻掺杂P型区；15、重掺杂P型区；16、第二轻掺杂P型区；17、第二中掺杂N型区；18、第二中掺杂P型区；19、上凸面；20、下凹面。
具体实施方式
下面结合附图来说明本发明。
如附图1所示的一种双向瞬态电压抑制保护器件，包括上台体1、与上台体1底面面接触的中台体2和与中台体2底面面接触的下台体13，所述上台体1和与下台体13各自的外侧面均为斜面，此上台体1包括第一轻掺杂N型区3、第一重掺杂N型区4，所述中台体2从上至下依次为第一轻掺杂P型区14、重掺杂P型区15和第二轻掺杂P型区16，此下台体2包括第二轻掺杂N型区5、第二重掺杂N型区6；所述第一重掺杂N型区4、第一轻掺杂N型区3接触并位于其正上方，所述第二重掺杂N型区6、第二轻掺杂N型区5接触并位于其正下方；
所述第一重掺杂N型区4位于第一轻掺杂N型区3正上方并形成第一接触面，所述第二重掺杂N型区6位于第二轻掺杂N型区5正下方并形成第二接触面，所述第一接触面为上凸面19，所述第二接触面为下凹面20；
所述中台体2中第一轻掺杂P型区14与上台体1的第一轻掺杂N型区3接触形成第一PN结接触面，所述中台体2中第二轻掺杂P型区16与下台体13的第二轻掺杂N型区5接触形成第二PN结接触面；
一第一钝化保护层7覆盖于第一重掺杂N型区4上表面的边缘区域和第一重掺杂N型区4的侧表面，一第二钝化保护层8覆盖于第二重掺杂N型区6下表面的边缘区域和第二重掺杂N型区6的侧表面，上金属层9覆盖于第一重掺杂N型区4的中央区域，下金属层10覆盖于第二重掺杂N型区6的中央区域；
所述第一轻掺杂N型区3与第一重掺杂N型区4接触的上部区域且位于第一轻掺杂N型区3边缘的四周区域具有第一中掺杂N型区11，此第一中掺杂N型区11的上表面与第一重掺杂N型区4的下表面接触，此第一中掺杂N型区11的外侧面延伸至上台体1外侧面，所述第一轻掺杂P型区14与重掺杂P型区15接触的下部区域且位于第一轻掺杂P型区14边缘的四周区域具有第一中掺杂P型区12，此第一中掺杂P型区12的下表面与重掺杂P型区15的上表面接触，此第一中掺杂P型区12的外侧面延伸至中台体2外侧面；
所述第二轻掺杂N型区5与第二重掺杂N型区6接触的下部区域且位于第二轻掺杂N型区5边缘的四周区域具有第二中掺杂N型区17，此第二中掺杂N型区17的下表面与第二重掺杂N型区6的上表面接触，此第二中掺杂N型区17的外侧面延伸至下台体13外侧面，所述第二轻掺杂P型区16与重掺杂P型区15接触的上部区域且位于第二轻掺杂P型区16边缘的四周区域具有第二中掺杂P型区18，此第二中掺杂P型区18的上表面与重掺杂P型区15的下表面接触，此第二中掺杂P型区18的外侧面延伸至中台体2外侧面。
上述上台体1的外侧面和与中台体2中第一轻掺杂P型区14的外侧面的夹角为136°，所述下台体13的外侧面和与中台体2中第二轻掺杂P型区16的外侧面的夹角为152°；或者，上述上台体1的外侧面和与中台体2中第一轻掺杂P型区14的外侧面的夹角为152°，所述下台体13的外侧面和与中台体2中第二轻掺杂P型区16的外侧面的夹角为138°；或者，上述上台体1的外侧面和与中台体2中第一轻掺杂P型区14的外侧面的夹角为145°，所述下台体13的外侧面和与中台体2中第二轻掺杂P型区16的外侧面的夹角为145°。
上述第一中掺杂N型区11与第一轻掺杂N型区3的接触面为弧形面，所述第一中掺杂P型区12与第一轻掺杂P型区14的接触面为弧形面。
上述第二中掺杂N型区17与第二轻掺杂N型区5的接触面为弧形面，所述第二中掺杂P型区18与第二轻掺杂P型区16的接触面为弧形面。
采用上述双向瞬态电压抑制保护器件时，在低压（10V以下）TVS在隧道击穿模式下，降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，从而进一步降低了功耗，避免了器件的局部温升，提高了电路稳定性和可靠性；其次，其提高了器件耐高温性能，降低了在边缘处电场强度梯度，从而提高了器件耐压性能；再次，有效缓解在器件边缘区域产生强电场，将电场峰值向中心移动提高了电流密度的同时也降低整个器件的反向漏电流，保证了在高温下，能仰制反向电流快速升高，抗浪涌能力得到了提高。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。

Claims (3)

1.一种双向瞬态电压抑制保护器件，其特征在于：包括上台体（1）、与上台体（1）底面面接触的中台体（2）和与中台体（2）底面面接触的下台体（13），所述上台体（1）和与下台体（13）各自的外侧面均为斜面，此上台体（1）包括第一轻掺杂N 型区（3）、第一重掺杂N型区（4），所述中台体（2）从上至下依次为第一轻掺杂P型区（14）、重掺杂P型区（15）和第二轻掺杂P型区（16），此下台体（2）包括第二轻掺杂N 型区（5）、第二重掺杂N型区（6）；所述第一重掺杂N 型区（4）、第一轻掺杂 N 型区（3）接触并位于其正上方，所述第二重掺杂 N 型区（6）、第二轻掺杂 N 型区（5）接触并位于其正下方；所述第一重掺杂N型区（4）位于第一轻掺杂N型区（3）正上方并形成第一接触面，所述第二重掺杂N型区（6）位于第二轻掺杂N型区（5）正下方并形成第二接触面，所述第一接触面为上凸面（19），所述第二接触面为下凹面（20）；所述中台体（2）中第一轻掺杂P型区（14）与上台体（1）的第一轻掺杂 N 型区（3）接触形成第一 PN 结接触面，所述中台体（2）中第二轻掺杂 P 型区（16）与下台体（13）的第二轻掺杂N型区（5）接触形成第二 PN 结接触面 ；一第一钝化保护层（7）覆盖于第一重掺杂N型区（4）上表面的边缘区域和第一重掺杂
N型区（4）的侧表面，一第二钝化保护层（8）覆盖于第二重掺杂 N型区（6）下表面的边缘区域和第二重掺杂 N 型区（6）的侧表面，上金属层（9）覆盖于第一重掺杂N型区（4）的中央区域，下金属层（10）覆盖于第二重掺杂N型区（6）的中央区域；所述第一轻掺杂 N 型区（3）与第一重掺杂 N 型区（4）接触的上部区域且位于第一轻掺杂N型区（3）边缘的四周区域具有第一中掺杂 N 型区（11），此第一中掺杂 N 型区（11）的上表面与第一重掺杂 N 型区（4）的下表面接触，此第一中掺杂 N 型区（11）的外侧面延伸至上台体（1）外侧面，所述第一轻掺杂 P 型区（14）与重掺杂 P 型区（15）接触的下部区域且位于第一轻掺杂P型区（14）边缘的四周区域具有第一中掺杂P型区（12），此第一中掺杂P型区（12）的下表面与重掺杂 P 型区（15）的上表面接触，此第一中掺杂 P 型区（12）的外侧面延伸至中台体（2）外侧面；所述第二轻掺杂 N 型区（5）与第二重掺杂N型区（6）接触的下部区域且位于第二轻掺杂N型区（5）边缘的四周区域具有第二中掺杂N型区（17），此第二中掺杂N型区（17）的下表面与第二重掺杂 N 型区（6）的上表面接触，此第二中掺杂 N 型区（17）的外侧面延伸至下台体（13）外侧面，所述第二轻掺杂 P 型区（16）与重掺杂 P 型区（15）接触的上部区域且位于第二轻掺杂P型区（16）边缘的四周区域具有第二中掺杂P型区（18），此第二中掺杂P型区（18）的上表面与重掺杂 P 型区（15）的下表面接触，此第二中掺杂 P 型区（18）的外侧面延伸至中台体（2）外侧面；所述上台体（1）的外侧面和与中台体（2）中第一轻掺杂 P 型区（14）的外侧面的夹角为136°或152°或145°，所述下台体（13）的外侧面和与中台体（2）中第二轻掺杂 P 型区（16）的外侧面的夹角为152°或138°或145°。
2.根据权利要求 1 所述的双向瞬态电压抑制保护器件，其特征在于 ：所述第一中掺杂N 型区（11）与第一轻掺杂N型区（3）的接触面为弧形面，所述第一中掺杂P型区（12）与第一轻掺杂P型区（14）的接触面为弧形面。
3.根据权利要求 1 所述的双向瞬态电压抑制保护器件，其特征在于：所述第二中掺杂N 型区（17）与第二轻掺杂N 型区（5）的接触面为弧形面，所述第二中掺杂 P 型区（18）与第二轻掺杂 P 型区（16）的接触面为弧形面。
CN201410253195.0A 2014-06-09 2014-06-09 一种双向瞬态电压抑制保护器件 Active CN104022161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410253195.0A CN104022161B (zh) 2014-06-09 2014-06-09 一种双向瞬态电压抑制保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410253195.0A CN104022161B (zh) 2014-06-09 2014-06-09 一种双向瞬态电压抑制保护器件

Publications (2)

Publication Number Publication Date
CN104022161A CN104022161A (zh) 2014-09-03
CN104022161B true CN104022161B (zh) 2018-02-06

Family

ID=51438824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410253195.0A Active CN104022161B (zh) 2014-06-09 2014-06-09 一种双向瞬态电压抑制保护器件

Country Status (1)

Country Link
CN (1) CN104022161B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930660A (en) * 1997-10-17 1999-07-27 General Semiconductor, Inc. Method for fabricating diode with improved reverse energy characteristics
US6696705B1 (en) * 1999-01-12 2004-02-24 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg Power semiconductor component having a mesa edge termination
CN203941907U (zh) * 2014-06-09 2014-11-12 苏州市职业大学 一种双向瞬态电压抑制保护器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640043A (en) * 1995-12-20 1997-06-17 General Instrument Corporation Of Delaware High voltage silicon diode with optimum placement of silicon-germanium layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930660A (en) * 1997-10-17 1999-07-27 General Semiconductor, Inc. Method for fabricating diode with improved reverse energy characteristics
US6696705B1 (en) * 1999-01-12 2004-02-24 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg Power semiconductor component having a mesa edge termination
CN203941907U (zh) * 2014-06-09 2014-11-12 苏州市职业大学 一种双向瞬态电压抑制保护器件

Also Published As

Publication number Publication date
CN104022161A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN104205334B (zh) 半导体装置
CN105556668B (zh) 半导体装置
CN108417549A (zh) 半导体装置及电气设备
CN104022147B (zh) 一种瞬态电压抑制半导体器件
EP2824710A3 (en) Semiconductor device with an electric field modification structure, and corresponding integrated circuit, fabrication method and method of increasing breakdown voltage
CN104022161B (zh) 一种双向瞬态电压抑制保护器件
CN203941903U (zh) 一种瞬态电压抑制半导体器件
CN103985766B (zh) 一种瞬态电压抑制二极管
CN104009097B (zh) 一种耐高温整流二极管器件
CN203941908U (zh) 一种瞬态电压抑制二极管
CN204102909U (zh) 一种整流二极管器件
CN205016523U (zh) 一种静电保护电路及集成电路
CN203941907U (zh) 一种双向瞬态电压抑制保护器件
CN103972304B (zh) 双向瞬态电压抑制半导体器件
CN203941910U (zh) 一种耐高温整流二极管器件
CN209658165U (zh) 贴片式tvs半导体器件
CN107359158A (zh) 一种混合型瞬态电压抑制器
CN104485329B (zh) 一种具有高维持电压的igbt结构的esd保护器件
CN207068852U (zh) 瞬态电压抑制器
CN207800611U (zh) 一种浪涌防护器件
CN104009095A (zh) 一种耐高压半导体器件
CN203941909U (zh) 一种耐高压半导体器件
CN203895465U (zh) 低反向漏电流的单向瞬态电压抑制芯片
CN205542800U (zh) 一种肖特基二极管
CN209658186U (zh) 高可靠性瞬态电压抑制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant