JPH11214710A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH11214710A JPH11214710A JP2677898A JP2677898A JPH11214710A JP H11214710 A JPH11214710 A JP H11214710A JP 2677898 A JP2677898 A JP 2677898A JP 2677898 A JP2677898 A JP 2677898A JP H11214710 A JPH11214710 A JP H11214710A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor element
- surface area
- semiconductor device
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 １チップに３素子以上形成された電力用半導
体装置の放熱対策を提案する。 【解決手段】 １チップに電力用半導体素子５ａ，５
ｂ，５ｃが溝４ａ，４ｂ，４ｃを介して３素子以上並列
に形成されて電力用半導体装置が構成されている。さら
に，内側に形成された電力用半導体素子５ｂの表面積
を，外側に形成された電力用半導体素子５ａ，５ｃの表
面積より大きくする。
体装置の放熱対策を提案する。 【解決手段】 １チップに電力用半導体素子５ａ，５
ｂ，５ｃが溝４ａ，４ｂ，４ｃを介して３素子以上並列
に形成されて電力用半導体装置が構成されている。さら
に，内側に形成された電力用半導体素子５ｂの表面積
を，外側に形成された電力用半導体素子５ａ，５ｃの表
面積より大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は，３相半波整流回
路，３相全波整流回路，６相半波整流回路等に用いられ
る電力用半導体装置に関し，特に１つのチップに３素子
以上形成された電力用半導体装置に関する。
路，３相全波整流回路，６相半波整流回路等に用いられ
る電力用半導体装置に関し，特に１つのチップに３素子
以上形成された電力用半導体装置に関する。
【０００２】
【従来の技術】１チップに電力用半導体素子が３素子以
上並列に形成された電力用半導体装置に，図３及び図４
のものがある。図３は平面図であり，図４は断面図であ
る。１はＮ形半導体基板で，このＮ形半導体基板１の一
方の表面にＰ形不純物を拡散，Ｐ層２を形成する。この
Ｐ層２の表面からＮ形半導体基板１までエッチングし，
溝４ａ，４ｂ，４ｃ，４ｄを形成し，この溝４ａ〜４ｄ
にガラスパシベーションを施している。この後，Ｎ形半
導体基板１の表面に第１の電極（カソード電極）６を形
成し，さらにＰ層２の表面に第２の電極（アノード電
極）７ａ，７ｂ，７ｃを形成している。
上並列に形成された電力用半導体装置に，図３及び図４
のものがある。図３は平面図であり，図４は断面図であ
る。１はＮ形半導体基板で，このＮ形半導体基板１の一
方の表面にＰ形不純物を拡散，Ｐ層２を形成する。この
Ｐ層２の表面からＮ形半導体基板１までエッチングし，
溝４ａ，４ｂ，４ｃ，４ｄを形成し，この溝４ａ〜４ｄ
にガラスパシベーションを施している。この後，Ｎ形半
導体基板１の表面に第１の電極（カソード電極）６を形
成し，さらにＰ層２の表面に第２の電極（アノード電
極）７ａ，７ｂ，７ｃを形成している。
【０００３】従って，１チップにＮ形半導体基板１とＰ
層２の第１のＰ層２ａによる第１ダイオード５ａと，Ｎ
形半導体基板１とＰ層２の第２のＰ層２ｂによる第２ダ
イオード５ｂと，Ｎ形半導体基板１とＰ層の第３のＰ層
２ｃによる第３ダイオード５ｃの３素子が形成されてい
る。
層２の第１のＰ層２ａによる第１ダイオード５ａと，Ｎ
形半導体基板１とＰ層２の第２のＰ層２ｂによる第２ダ
イオード５ｂと，Ｎ形半導体基板１とＰ層の第３のＰ層
２ｃによる第３ダイオード５ｃの３素子が形成されてい
る。
【０００４】
【発明が解決しようとする課題】ところで，従来の電力
用半導体装置は，第１ないし第３ダイオード５ａ，５
ｂ，５ｃが同じ大きさで形成されている。しかし，内側
にある第２ダイオード５ｂはこの電力用半導体装置の実
装時に外側の第１及び第３ダイオード５ａ，５ｃからの
熱を受けるとともに放熱が悪くなるという問題がある。
このため，第２ダイオード５ｂを損傷させる恐れがあっ
た。
用半導体装置は，第１ないし第３ダイオード５ａ，５
ｂ，５ｃが同じ大きさで形成されている。しかし，内側
にある第２ダイオード５ｂはこの電力用半導体装置の実
装時に外側の第１及び第３ダイオード５ａ，５ｃからの
熱を受けるとともに放熱が悪くなるという問題がある。
このため，第２ダイオード５ｂを損傷させる恐れがあっ
た。
【０００５】
【課題を解決するための手段】請求項１記載の発明の電
力用半導体装置は，１チップに電力用半導体素子が溝を
介して３素子以上並列に形成された電力用半導体装置に
おいて，内側に形成された電力用半導体素子の表面積を
外側に形成された電力用半導体素子の表面積より大きく
したものである。
力用半導体装置は，１チップに電力用半導体素子が溝を
介して３素子以上並列に形成された電力用半導体装置に
おいて，内側に形成された電力用半導体素子の表面積を
外側に形成された電力用半導体素子の表面積より大きく
したものである。
【０００６】すなわち，内側の電力用半導体素子の電流
密度を，外側の電力用半導体素子の電流密度より低くす
ることができ，内側の電力用半導体素子自身の温度上昇
が抑制される。これにより，実装時，外側の電力用半導
体素子の熱を受けても外側及び内側の電力用半導体素子
の温度上昇が同じになる。
密度を，外側の電力用半導体素子の電流密度より低くす
ることができ，内側の電力用半導体素子自身の温度上昇
が抑制される。これにより，実装時，外側の電力用半導
体素子の熱を受けても外側及び内側の電力用半導体素子
の温度上昇が同じになる。
【０００７】請求項２ので電力用半導体装置は，内側に
形成された電力用半導体素子の表面積を，外側に形成さ
れた電力用半導体素子の表面積の１．１〜１．５倍に選
択されている。
形成された電力用半導体素子の表面積を，外側に形成さ
れた電力用半導体素子の表面積の１．１〜１．５倍に選
択されている。
【０００８】すなわち，内側に形成された電力用半導体
素子の表面積が，外側に形成された電力用半導体素子の
表面積の１．１未満のとき，内側の素子の温度上昇が大
きくなり１．５を超えると，温度上昇の差が認められな
くなり，また，電力用半導体装置が大きくなりすぎる。
素子の表面積が，外側に形成された電力用半導体素子の
表面積の１．１未満のとき，内側の素子の温度上昇が大
きくなり１．５を超えると，温度上昇の差が認められな
くなり，また，電力用半導体装置が大きくなりすぎる。
【０００９】請求項３の電力用半導体装置は，内側に形
成され耐電圧の高い電力用半導体素子の表面積が，内側
に形成され耐電圧の低い電力用半導体素子の表面積より
大きい表面積を有している。
成され耐電圧の高い電力用半導体素子の表面積が，内側
に形成され耐電圧の低い電力用半導体素子の表面積より
大きい表面積を有している。
【００１０】すなわち，チップの厚みの厚い耐電圧の高
い電力用半導体素子の表面積を，チツプの厚みの薄い耐
電圧の低い電力用半導体素子の表面積よりも大きくし，
内側の電力用半導体素子が外側の電力用半導体素子から
の熱を受けても，外側及び内側の電力用半導体素子の温
度上昇が同じになる。
い電力用半導体素子の表面積を，チツプの厚みの薄い耐
電圧の低い電力用半導体素子の表面積よりも大きくし，
内側の電力用半導体素子が外側の電力用半導体素子から
の熱を受けても，外側及び内側の電力用半導体素子の温
度上昇が同じになる。
【００１１】
【発明の実施の形態】本発明の電力用半導体装置を，そ
の一実施の形態を示した平面図の図１及び断面図の図２
に基づき説明する。図１及び図２において，図３及び図
４と同じ符号は同一の機能のものを示している。本発明
の電力用半導体装置が，図３及び図４で示す従来の電力
用半導体装置と異なる点は，従来の電力用半導体装置が
第１ないし第３ダイオード５ａ，５ｂ，５ｃが同じ大き
さのものであるのに対し，本発明のものは内側の第２ダ
イオード５ｂの表面積を他の外側の第１ダイオード５ａ
及び第３ダイオード５ｃの表面積より大きくしたもので
ある。
の一実施の形態を示した平面図の図１及び断面図の図２
に基づき説明する。図１及び図２において，図３及び図
４と同じ符号は同一の機能のものを示している。本発明
の電力用半導体装置が，図３及び図４で示す従来の電力
用半導体装置と異なる点は，従来の電力用半導体装置が
第１ないし第３ダイオード５ａ，５ｂ，５ｃが同じ大き
さのものであるのに対し，本発明のものは内側の第２ダ
イオード５ｂの表面積を他の外側の第１ダイオード５ａ
及び第３ダイオード５ｃの表面積より大きくしたもので
ある。
【００１２】ここで，６００Ｖ以下の耐電圧の低い電力
用半導体装置すなわち，チップの厚みの薄い電力用半導
体装置では，内側の第２ダイオード５ｂの表面積が他の
ダイオード５ａ，５ｃの表面積の１．１〜１．２に選ば
れる。また，６００Ｖを超える耐電圧の高い電力用半導
体装置，すなわち，チップの厚みの厚い電力用半導体装
置は，内側の第２ダイオード５ｂの表面積が他のダイオ
ード５ａ，５ｃの表面積の１．２〜１．５に選ばれる。
すなわち，内側に形成された耐電圧の高い電力用半導体
素子の表面積が，耐電圧の低い電力用半導体素子の表面
積より大きい表面積を有している。なお，上記の比率を
大きくすると，電力用半導体装置が大きくなりすぎると
いう問題が生じる。
用半導体装置すなわち，チップの厚みの薄い電力用半導
体装置では，内側の第２ダイオード５ｂの表面積が他の
ダイオード５ａ，５ｃの表面積の１．１〜１．２に選ば
れる。また，６００Ｖを超える耐電圧の高い電力用半導
体装置，すなわち，チップの厚みの厚い電力用半導体装
置は，内側の第２ダイオード５ｂの表面積が他のダイオ
ード５ａ，５ｃの表面積の１．２〜１．５に選ばれる。
すなわち，内側に形成された耐電圧の高い電力用半導体
素子の表面積が，耐電圧の低い電力用半導体素子の表面
積より大きい表面積を有している。なお，上記の比率を
大きくすると，電力用半導体装置が大きくなりすぎると
いう問題が生じる。
【００１３】これにより，この電力用半導体装置を実装
したとき，内側の第２のダイオード５ｂの電流密度は他
の第１及び第３のダイオード５ａ，５ｃの電流密度より
低くでき，第２ダイオード５ｂの温度上昇を抑制するこ
とができる。これにより，第２ダイオード５ｂの損傷を
防止することができる。
したとき，内側の第２のダイオード５ｂの電流密度は他
の第１及び第３のダイオード５ａ，５ｃの電流密度より
低くでき，第２ダイオード５ｂの温度上昇を抑制するこ
とができる。これにより，第２ダイオード５ｂの損傷を
防止することができる。
【００１４】上記発明の実施の形態では，Ｎ形半導体基
板にＰ形不純物を拡散したダイオードであるが，Ｐ形半
導体基板にＮ形不純物を拡散したダイオードであっても
よい。また，ダイオードに代わり，サイリスタ，トラン
ジスタであってもよい。さらに，上記の実施の形態で
は，１チップに３素子形成させていたが，１チップに４
チップ，６チップ以上形成させたものにも適用できる。
この場合，中央の素子ほど表面積を大きくするのがよ
い。
板にＰ形不純物を拡散したダイオードであるが，Ｐ形半
導体基板にＮ形不純物を拡散したダイオードであっても
よい。また，ダイオードに代わり，サイリスタ，トラン
ジスタであってもよい。さらに，上記の実施の形態で
は，１チップに３素子形成させていたが，１チップに４
チップ，６チップ以上形成させたものにも適用できる。
この場合，中央の素子ほど表面積を大きくするのがよ
い。
【００１５】
【発明の効果】請求項１記載の電力用半導体装置では，
内側の電力用半導体素子の電流密度を外側の電力用半導
体素子の電流密度を低くすることができ，その素子自身
の温度上昇を抑制することができ，外側の電力用半導体
素子からの熱を受けても，外側及び内側の電力用半導体
素子の温度上昇を同じにすることができる。
内側の電力用半導体素子の電流密度を外側の電力用半導
体素子の電流密度を低くすることができ，その素子自身
の温度上昇を抑制することができ，外側の電力用半導体
素子からの熱を受けても，外側及び内側の電力用半導体
素子の温度上昇を同じにすることができる。
【００１６】請求項２記載の電力用半導体装置では，内
側に形成された電力用半導体素子の表面積を外側に形成
された電力用半導体素子の表面積の１．１未満にした
時，内側の電力用半導体素子の温度上昇が大きくなり，
比率が１．５を超えると，内側の素子の温度上昇の差が
小さくなり，電力用半導体装置が大きくなる。この比率
を１．１から１．５に選択することにより，内側の電力
用半導体素子が外側の電力用半導体素子からの熱を受け
ても，外側及び内側の電力用半導体素子の温度上昇と同
じにすることができる。
側に形成された電力用半導体素子の表面積を外側に形成
された電力用半導体素子の表面積の１．１未満にした
時，内側の電力用半導体素子の温度上昇が大きくなり，
比率が１．５を超えると，内側の素子の温度上昇の差が
小さくなり，電力用半導体装置が大きくなる。この比率
を１．１から１．５に選択することにより，内側の電力
用半導体素子が外側の電力用半導体素子からの熱を受け
ても，外側及び内側の電力用半導体素子の温度上昇と同
じにすることができる。
【００１７】請求項３記載の電力用半導体装置では，耐
電圧の高い素子ほどチップの厚みが大きくなり，チップ
の損失が大きくなる。このため，耐電圧の高い電力用半
導体素子の表面積を耐電圧の低い電力用半導体素子の表
面積を大きくして，内側の電力用半導体素子が外側の電
力用半導体素子からの熱を受けても，外側及び内側の電
力用半導体素子の温度上昇を同じにすることができる。
電圧の高い素子ほどチップの厚みが大きくなり，チップ
の損失が大きくなる。このため，耐電圧の高い電力用半
導体素子の表面積を耐電圧の低い電力用半導体素子の表
面積を大きくして，内側の電力用半導体素子が外側の電
力用半導体素子からの熱を受けても，外側及び内側の電
力用半導体素子の温度上昇を同じにすることができる。
【図１】本発明の電力用半導体装置の一実施の形態を示
す平面図である。
す平面図である。
【図２】図１の断面図である。
【図３】従来の電力用半導体装置の平面図である。
【図４】図３の断面図である。
１ （Ｎ形）半導体基板 ２，２ａ，２ｂ，２ｃ Ｐ層 ４ａ，４ｂ，４ｃ，４ｄ 溝 ５ａ 第１ダイオード ５ｂ 第２ダイオード ５ｃ 第３ダイオード ６ 第１の電極（カソード電極） ７ａ，７ｂ，７ｃ 第２の電極（アノード電極）
Claims (3)
- 【請求項１】 １チップに電力用半導体素子が溝を介し
て３素子以上並列に形成された電力用半導体装置におい
て，内側に形成された電力用半導体素子の表面積を外側
に形成された電力用半導体素子の表面積より大きくした
ことを特徴とする電力用半導体素子。 - 【請求項２】 上記内側に形成された電力用半導体素子
の表面積を，上記外側に形成された電力用半導体素子の
表面積の１．１〜１．５倍に選択されたことを特徴とす
る請求項１記載の電力用半導体装置。 - 【請求項３】 内側に形成され耐電圧の高い電力用半導
体素子の表面積が，内側に形成され耐電圧の低い電力用
半導体素子の表面積より大きい表面積を有することを特
徴とする請求項２記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2677898A JPH11214710A (ja) | 1998-01-22 | 1998-01-22 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2677898A JPH11214710A (ja) | 1998-01-22 | 1998-01-22 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214710A true JPH11214710A (ja) | 1999-08-06 |
Family
ID=12202771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2677898A Pending JPH11214710A (ja) | 1998-01-22 | 1998-01-22 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214710A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4778176B2 (ja) * | 1999-08-12 | 2011-09-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置および製造方法 |
| JP2017152508A (ja) * | 2016-02-24 | 2017-08-31 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
-
1998
- 1998-01-22 JP JP2677898A patent/JPH11214710A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4778176B2 (ja) * | 1999-08-12 | 2011-09-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置および製造方法 |
| JP2017152508A (ja) * | 2016-02-24 | 2017-08-31 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| WO2017145542A1 (ja) * | 2016-02-24 | 2017-08-31 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| US10403620B2 (en) | 2016-02-24 | 2019-09-03 | Hitachi Automotive Systems, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220115342A1 (en) | Electronic component and semiconductor device | |
| WO2007005844A2 (en) | Schottky diode with improved surge capability | |
| US10854598B2 (en) | Semiconductor diode | |
| JP2008521226A (ja) | 半導体デバイスおよび整流装置 | |
| US4286280A (en) | Semiconductor integrated circuit device | |
| US20100051963A1 (en) | Power transistor | |
| JP6904279B2 (ja) | 半導体装置およびその製造方法並びに電力変換装置 | |
| JP2007036211A (ja) | 半導体素子の製造方法 | |
| US10957685B2 (en) | Multi-trench semiconductor device and method of manufacture thereof | |
| EP1231635A1 (en) | Method for manufacturing an electronic power device and a diode in a same package | |
| JP6540563B2 (ja) | 半導体装置 | |
| JP3072753B2 (ja) | 半導体装置及び製造方法 | |
| JPH01245549A (ja) | 半導体装置およびその製法 | |
| JP7422799B2 (ja) | パワー半導体デバイス、パッケージ構造および電子デバイス | |
| JPH11214710A (ja) | 電力用半導体装置 | |
| WO2018066496A1 (ja) | パワーモジュールおよび電力変換装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| JPH09213880A (ja) | 内部圧接型半導体装置 | |
| JP2002094046A (ja) | 半導体装置 | |
| US11527449B2 (en) | Semiconductor apparatus | |
| US20230268429A1 (en) | Semiconductor device | |
| KR20240083044A (ko) | 고전력 밀도 정류 장치 | |
| JP2024041497A (ja) | 半導体装置 | |
| TW202414829A (zh) | 雙向非對稱瞬態電壓抑制器元件 | |
| JPH104100A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Effective date: 20040716 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |