JPH09213880A - 内部圧接型半導体装置 - Google Patents
内部圧接型半導体装置Info
- Publication number
- JPH09213880A JPH09213880A JP8014412A JP1441296A JPH09213880A JP H09213880 A JPH09213880 A JP H09213880A JP 8014412 A JP8014412 A JP 8014412A JP 1441296 A JP1441296 A JP 1441296A JP H09213880 A JPH09213880 A JP H09213880A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- buffer plate
- semiconductor chip
- semiconductor device
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
に延面距離を大きくすることが可能な構造とし、熱緩衝
板を薄くしてその熱抵抗を低減する。 【解決手段】半導体チップ6と、半導体チップ6の一方
の主表面に接触する熱緩衝板5と、半導体チップ6の他
方の主表面に接触する熱緩衝板7と、熱緩衝板5を介し
て半導体チップ6に対向する第1の電極4と、熱緩衝板
7を介して半導体チップ6に対向する第2の電極8と、
半導体チップ6と熱緩衝板5と6と第1の電極4と第2
の電極8とを収納するケース9とを具備し、半導体チッ
プ6と熱緩衝板5と熱緩衝板7とがケース9の内壁から
所定の距離を隔てて収納されるように半導体チップ6の
周囲に設置される絶縁性のチップフレーム1を具備す
る。
Description
に関し、特に半導体整流ダイオード等の内部圧接型半導
体装置に関する。
わせる目的で、例えばシリコン等によるpn接合体をケ
ース内に密封したものである。電流定格は例えば0.1
〜3000A、電圧定格は1000〜6000Vと各種
容量の装置が製造されている。容量に応じて、リードマ
ウント型、平型、スタッド型等の様々なケースが用いら
れている。
整流ダイオードの構造を示す。pn接合を有するSiチ
ップ6をMo板5および7を介してCu製の電極4およ
び8により加圧接触させる。Mo板5および7は、Si
とCuとの熱膨脹率の差による歪みを防止するための熱
緩衝板として用いられる。図3は、Siチップ6を順方
向に組み込んだ場合、すなわち、Siチップ6の上側が
n型、下側がp型であり、電極4を陰極として使用し、
電極8を陽極として使用する場合を示している。また、
図4はSiチップ6を逆方向に組み込んだ場合、すなわ
ち、Siチップ6の上側がp型、下側がn型の場合を示
している。
び7はチップフレーム2およびガイドフレーム3により
ケース9内における位置が確定される。これらのチップ
フレーム2およびガイドフレーム3は例えば樹脂等の絶
縁体により形成されている。図5の(a)に、チップフ
レーム2の上面図、(b)に、同図(a)のA−A´断
面図、(c)にガイドフレーム3の上面図、(d)に、
同図(c)のA−A´断面図を示す。
の内壁が円形であり、Siチップはほぼ正方形である。
チップフレーム2は、一方の表面に例えばSiチップを
保持するための四辺形の切り欠き部11を有し、さらに
反体側の表面には、Siチップの例えばp型側の表面に
接触するMo板7を保持するための四辺形の切り欠き部
12が前述の切り欠き部11に貫通するように形成され
ている。ここで、耐圧を確保するために、Siチップと
チップフレーム2とは例えば接着剤を用いて密着させて
使用する必要がある。
嵌合する例えば四辺形の貫通する開口部13を有し、一
方の表面に、Siチップの例えばn型側の表面に接触す
るMo板5を保持するための円形の切り欠き部14が形
成されている。
プフレーム2とガイドフレーム3とが別個の部品であっ
た。これは、前述のような、種々の電流定格またはケー
スを有する半導体装置を、単一規格のSiチップを用い
て製造するためである。このようにすることにより、品
質の良いSiチップを安価に供給することができる。
のSiチップ6を複数個並列に並べて圧接することによ
り、大きい電流定格の半導体装置を構成することができ
る。この半導体装置は、Siチップ6が接着されたチッ
プフレーム2を、複数の切り欠き部が形成されているガ
イドフレーム3´に嵌め込むことにより、製造される。
ここで、ガイドフレーム3´に形成する切り欠き部の個
数を変化させることにより、簡単に異なる電流定格を有
する半導体装置を製造することができる。
プフレーム2を、半導体装置の電流定格またはケース等
に応じた形状を有するガイドフレーム3に嵌め込むこと
により、単一規格のSiチップを用いて様々な品種の半
導体装置を簡単に安価に製造することができる。
置を構成する場合、個々のSiチップの特性を検査して
良品のみを選別して製造する。この検査のためには、個
々のSiチップをそれぞれチップフレーム2に接着して
おく必要がある。
1個のSiチップを用いて構成することができるため、
チップフレーム2とガイドフレーム3とを分離する必要
はなく、チップフレーム2とガイドフレーム3とを別個
の部品で構成しているために、部品の数が多くなるとい
う問題があった。
装置では、短い距離を介して対向する電極、熱緩衝板ま
たはケース等の間に、非常に大きい電位差が印加される
ため、長時間使用する間に、この対向する例えば電極間
等に放電により電流が流れて電流漏洩あるいは絶縁破壊
が生じる可能性がある。しかし、このような対向する電
極の間に絶縁物を設置すると、電流は絶縁膜の中を流れ
ないため、実効的に電極間の距離が延長されたことと同
様の効果を有する。このような実効的な電極間の距離を
延面距離と呼び、例えば図3に示す従来の半導体装置で
は、Mo板5の下面と陽極電極8の上面との間のチップ
フレーム2の外周に沿った距離が、最も短い延面距離と
なる。また、図4では、陰極4の下面とMo板5の上面
との間のチップフレーム2の外周に沿った距離が、最も
短い延面距離となる。
て、延面距離を確保することにより、前述のような経時
的な放電現象を抑制し、信頼性の向上を図ってきた。し
かし、Mo板7の厚さが厚いため、Mo板7の熱抵抗を
低減することができずに、pn接合部において発生した
熱を十分に放熱することができなくなるという問題があ
った。また、定格電圧の大きい半導体装置では、Mo板
7の厚さをより厚くする必要があるため、さらにこの問
題が顕著になるという問題があった。
部圧接型半導体装置では、部品数が多く、また、信頼性
を向上するためには、熱緩衝板を厚くして延面距離を大
きくする必要があり、熱緩衝板の熱抵抗が増大し、半導
体装置の内部で発生する熱を十分に放熱できなくなると
いう問題があった。
板の厚さに影響されずに延面距離を大きくすることが可
能な構造とすることにより、熱緩衝板を薄くして、その
熱抵抗を低減することができる内部圧接型半導体装置を
提供することである。
達成するために、本発明による内部圧接型半導体装置
は、半導体チップと、この半導体チップの一方の主表面
に接触する第1の熱緩衝板と、前記半導体チップの他方
の主表面に接触する第2の熱緩衝板と、前記第1の熱緩
衝板を介して前記半導体チップに対向する第1の電極
と、前記第2の熱緩衝板を介して前記半導体チップに対
向する第2の電極と、前記半導体チップと前記第1の熱
緩衝板と前記第2の熱緩衝板と前記第1の電極と前記第
2の電極とを収納するケースとを具備し、前記半導体チ
ップと前記第1の熱緩衝板と前記第2の熱緩衝板とが前
記ケースの内壁から所定の距離を隔てて収納されるよう
に前記半導体チップの周囲に設置される絶縁性のチップ
フレームを具備することを特徴とする。
て、チップフレームは厚さ方向に3つの異なる形状の切
り欠き部を有し、この切り欠き部は上面側から、前記第
1の熱緩衝板の外側面と嵌合する第1の切り欠き部と、
前記半導体チップの外側面と嵌合する第2の切り欠き部
と、前記第2の熱緩衝板の外側面と嵌合する第3の切り
欠き部とにより構成することができる。
体装置では、1つのチップフレームにより、半導体チッ
プと第1の熱緩衝板と第2の熱緩衝板とを前記ケースの
内壁から所定の距離を隔てて収納するため、チップフレ
ームとガイドフレームの2つの部品を必要としていた従
来の内部圧接型半導体装置に比べて、部品数を低減する
ことができる。
ームの間に空間があるため、対向する電極間に大きい電
位差が印加された場合に、この空間を通って電流が流れ
て電流漏洩あるいは絶縁破壊が生じる可能性があった
が、本発明による内部圧接型半導体装置では、半導体チ
ップまたは熱緩衝板または電極とケースとの間を絶縁性
のチップフレームにより構成するため、このチップフレ
ームの中は電流が流れないことにより、対向する電極間
の実効的な距離を大きくすることができる。このため、
対向する電極間に電流が流れてしまう可能性を低減し、
半導体装置の信頼性を向上することができる。
ことにより、対向する電極間の距離を大きくして、信頼
性を確保していたが、本発明の内部圧接型半導体装置で
は、上述のように、チップフレームにより対向する電極
間の実効的な距離を拡大しているため、熱緩衝板の厚さ
を薄くすることが可能となる。また、熱緩衝板の熱抵抗
は、熱緩衝板の厚さに比例するため、熱緩衝板の厚さを
薄くすることにより、熱緩衝板の熱抵抗を低減すること
ができる。このようにして、半導体チップにおいて発生
した熱を十分に放熱することができる。
り欠き部を有するチップフレームを有する本発明による
内部圧接型半導体装置では、3つの切り欠き部の形状を
それぞれ第1の熱緩衝板と半導体チップと第2の熱緩衝
板との外側面に嵌合するように構成することにより、1
つのチップフレームを用いて、半導体チップと第1の熱
緩衝板と第2の熱緩衝板とを前記ケースの内壁から所定
の距離を隔てて収納することが可能となる。
て、図1および図2を参照して説明する。図1は、本発
明の実施の形態によるスタッド型Si整流ダイオードの
構造を示す断面図である。従来のスタッド型Si整流ダ
イオードと同様に、pn接合を有するSiチップ6をM
o板5および7を介してCu製の陰極電極4および陽極
電極8により加圧接触させる。この図では、Siチップ
6を順方向に組み込んだ場合、すなわち、Siチップ6
の上側がn型、下側がp型の場合を示している。
り、Siチップ6およびMo板5および7は、チップフ
レーム1により保持され、同時にケース9内における位
置が確定される。すなわち、本実施の形態によるチップ
フレーム1は、従来のチップフレーム2とガイドフレー
ム3とを一体化したものである。このチップフレーム1
は、例えば樹脂等の絶縁体により形成される。図2の
(a)に、チップフレーム1の上面図、同図(b)に、
同図(a)のA−A´断面図を示す。
9の内壁が円形であり、Siチップがほぼ正方形である
場合について示す。本実施の形態によるチップフレーム
1は、ケース9の内壁に嵌合するように円形である。ま
た、厚さ方向に3つの異なる切り欠き部を有する。すな
わち、厚さ方向の中央に例えばSiチップ6を保持する
ための四辺形の切り欠き部11を有し、一方の表面に
は、Siチップ6の例えばp型側の表面に接触するMo
板7を保持するための四辺形の切り欠き部12が前述の
切り欠き部11に貫通するように形成されている。さら
に、反体側の表面には、Siチップ6の例えばn型側の
表面に接触するMo板5を保持するための切り欠き部1
4が前述の切り欠き部11に貫通するように形成されて
いる。
プフレーム1により、Siチップ6および例えばMo板
等の熱緩衝板5および7を保持し、同時にケース9内に
おけるそれらの位置を確定することができる。
板5および7を保持するためにチップフレーム1を用
い、また、ケース9内におけるこれらの位置を確定する
ためにガイドフレーム3を用いていた従来に比べて、部
品の数を低減することが可能となる。
有して対向しているMo板5と電極8、または電極4と
電極8との間に絶縁性のチップフレーム1が設置され、
このチップフレーム1は、Mo板5または電極4、8か
らケース9の内壁面まで一体に形成されている。このた
め、Mo板5または電極4から電極8へ流れる電流の経
路が、チップフレーム1により妨げられて、延面距離が
延長されている。
ス9との間に、チップフレーム2とガイドフレーム3の
2つの部品が設置されていたため、チップフレーム2と
ガイドフレーム3との間の空間に沿って電流が流れる可
能性があった。このため、Mo板7の厚さを厚くするこ
とにより、Mo板5と電極8との間の延面距離を確保し
て信頼性の向上を図っていた。
ム1により、Mo板5と電極8との間の延面距離が延長
されたため、対向する電極間のうち最も短い延面距離を
有するのは、電極4とケース9である。ここで、ケース
9は電極8と同電位である。このように、本実施の形態
では、Mo板7の厚さに影響されずに、信頼性を向上す
ることができる。
7の厚さを厚くする必要がないため、熱緩衝板7の厚さ
を薄くすることにより、熱緩衝板の熱抵抗を低減するこ
とが可能となる。
順方向に組み込む場合について示したが、チップフレー
ム1を裏返すことにより、簡単にSiチップ6を逆方向
に組み込むことができる。
として説明したが、これに限らず、例えば平型等の他の
ケースを有する内部圧接型半導体装置にも適用すること
が可能である。ここで、ケースの形状に合わせてチップ
フレーム1をあらたに製造する必要があるが、従来にお
いてもケースの形状に応じたガイドフレームを製造する
必要があったため、従来と同等の製造コストで、他のケ
ースを有する内部圧接型半導体装置を製造することがで
きる。また、本発明はSiチップを個別に検査する必要
のない、特に単一のSiチップを用いて構成される内部
圧接型半導体装置に適用することが望ましい。
半導体装置では、部品数を減らすことができる。また、
熱緩衝板の厚さに影響されずに、延面距離を大きくする
ことにより信頼性を向上することが可能となるため、熱
緩衝板を薄くして、その熱抵抗を低減することができ
る。
す断面図。
るチップフレームの上面図および断面図。
図。
図。
プフレームおよびガイドフレームの上面図および断面
図。
Claims (2)
- 【請求項1】 半導体チップと、この半導体チップの一
方の主表面に接触する第1の熱緩衝板と、前記半導体チ
ップの他方の主表面に接触する第2の熱緩衝板と、前記
第1の熱緩衝板を介して前記半導体チップに対向する第
1の電極と、前記第2の熱緩衝板を介して前記半導体チ
ップに対向する第2の電極と、前記半導体チップと前記
第1の熱緩衝板と前記第2の熱緩衝板と前記第1の電極
と前記第2の電極とを収納するケースとを具備する内部
圧接型半導体装置において、前記半導体チップと前記第
1の熱緩衝板と前記第2の熱緩衝板とが前記ケースの内
壁から所定の距離を隔てて収納されるように前記半導体
チップの周囲に設置される絶縁性のチップフレームを具
備することを特徴とする内部圧接型半導体装置。 - 【請求項2】 前記チップフレームは厚さ方向に3つの
異なる形状の切り欠き部を有し、この切り欠き部は上面
側から、前記第1の熱緩衝板の外側面と嵌合する第1の
切り欠き部と、前記半導体チップの外側面と嵌合する第
2の切り欠き部と、前記第2の熱緩衝板の外側面と嵌合
する第3の切り欠き部とにより構成される請求項1記載
の内部圧接型半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01441296A JP3550243B2 (ja) | 1996-01-30 | 1996-01-30 | 内部圧接型半導体装置 |
EP97101348A EP0788152B1 (en) | 1996-01-30 | 1997-01-29 | Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance |
US08/790,457 US5760425A (en) | 1996-01-30 | 1997-01-29 | Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance |
DE69713635T DE69713635T2 (de) | 1996-01-30 | 1997-01-29 | Unter internem Druck zusammengesetzte Halbleiteranordnung mit einem Chip-Rahmen, der eine längere Kriechstrecke erlaubt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01441296A JP3550243B2 (ja) | 1996-01-30 | 1996-01-30 | 内部圧接型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09213880A true JPH09213880A (ja) | 1997-08-15 |
JP3550243B2 JP3550243B2 (ja) | 2004-08-04 |
Family
ID=11860334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01441296A Expired - Lifetime JP3550243B2 (ja) | 1996-01-30 | 1996-01-30 | 内部圧接型半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5760425A (ja) |
EP (1) | EP0788152B1 (ja) |
JP (1) | JP3550243B2 (ja) |
DE (1) | DE69713635T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19549202B4 (de) * | 1995-12-30 | 2006-05-04 | Robert Bosch Gmbh | Gleichrichterdiode |
JP3319569B2 (ja) * | 1996-05-31 | 2002-09-03 | 株式会社東芝 | 圧接型半導体装置 |
JPH11307682A (ja) * | 1998-04-23 | 1999-11-05 | Hitachi Ltd | 半導体装置 |
JP2002359328A (ja) * | 2001-03-29 | 2002-12-13 | Hitachi Ltd | 半導体装置 |
DE10227563B4 (de) * | 2002-06-20 | 2004-08-12 | Epcos Ag | Elektrisches Bauelement mit Isolationszone |
KR100441260B1 (ko) * | 2003-10-20 | 2004-07-21 | 주식회사 케이이씨 | 정류 다이오드 패키지 |
KR101221805B1 (ko) | 2006-03-03 | 2013-01-14 | 페어차일드코리아반도체 주식회사 | 전력 소자용 패키지 및 패키지 어셈블리 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2014289A1 (de) * | 1970-03-25 | 1971-10-14 | Semikron Gleichrichterbau | Scheibenförmiges Halbleiterbauele ment und Verfahren zu seiner Herstellung |
DE2541971A1 (de) * | 1975-09-19 | 1977-03-24 | Siemens Ag | Halbleiterbauelement |
EP0100626A3 (en) * | 1982-07-29 | 1985-11-06 | LUCAS INDUSTRIES public limited company | Semi-conductor assembly |
DE3238557A1 (de) * | 1982-10-18 | 1984-04-19 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit kunststoffkapsel |
JPS6097672A (ja) * | 1983-11-01 | 1985-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS6442843A (en) * | 1987-08-10 | 1989-02-15 | Fuji Electric Co Ltd | Semiconductor device |
GB9109542D0 (en) * | 1991-05-02 | 1991-06-26 | Semitron Ind Ltd | Semiconductor device assembly |
JPH04352457A (ja) * | 1991-05-30 | 1992-12-07 | Mitsubishi Electric Corp | 圧接型半導体装置及びその製造方法 |
JP3471880B2 (ja) * | 1994-02-23 | 2003-12-02 | 三菱電機株式会社 | 圧接型半導体装置 |
-
1996
- 1996-01-30 JP JP01441296A patent/JP3550243B2/ja not_active Expired - Lifetime
-
1997
- 1997-01-29 DE DE69713635T patent/DE69713635T2/de not_active Expired - Lifetime
- 1997-01-29 EP EP97101348A patent/EP0788152B1/en not_active Expired - Lifetime
- 1997-01-29 US US08/790,457 patent/US5760425A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5760425A (en) | 1998-06-02 |
DE69713635D1 (de) | 2002-08-08 |
JP3550243B2 (ja) | 2004-08-04 |
DE69713635T2 (de) | 2003-02-13 |
EP0788152A3 (en) | 1997-11-05 |
EP0788152B1 (en) | 2002-07-03 |
EP0788152A2 (en) | 1997-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10784256B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3256636B2 (ja) | 圧接型半導体装置 | |
US20200044047A1 (en) | Semiconductor device including sense insulated-gate bipolar transistor | |
US7772669B2 (en) | Semiconductor device having an improved structure for high withstand voltage | |
US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
US20220115342A1 (en) | Electronic component and semiconductor device | |
JP6666292B2 (ja) | 半導体装置 | |
JP2000200906A5 (ja) | ||
JP2006173437A (ja) | 半導体装置 | |
US20100051963A1 (en) | Power transistor | |
JP7038518B2 (ja) | 半導体装置 | |
JP2019216189A (ja) | 半導体装置 | |
US20130043578A1 (en) | Presspin, power semiconducter module and semiconducter module assembly with multiple power semiconducter modules | |
JP2017531924A (ja) | 半導体モジュールおよび半導体モジュールのスタック配列 | |
JPH09213880A (ja) | 内部圧接型半導体装置 | |
JP2002222916A (ja) | 圧接型半導体装置 | |
JP2001298152A (ja) | 圧接型半導体装置 | |
JPH01245549A (ja) | 半導体装置およびその製法 | |
US5130784A (en) | Semiconductor device including a metallic conductor for preventing arcing upon failure | |
JPH1154747A (ja) | 半導体装置と半導体モジュール | |
JP2014187080A (ja) | 半導体素子、半導体装置及び複合モジュール | |
JPH0563202A (ja) | 半導体装置 | |
US5466959A (en) | Semiconductor device for influencing the breakdown voltage of transistors | |
JP5683777B2 (ja) | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 | |
JP2020027878A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |