JP2002222916A - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JP2002222916A
JP2002222916A JP2001015044A JP2001015044A JP2002222916A JP 2002222916 A JP2002222916 A JP 2002222916A JP 2001015044 A JP2001015044 A JP 2001015044A JP 2001015044 A JP2001015044 A JP 2001015044A JP 2002222916 A JP2002222916 A JP 2002222916A
Authority
JP
Japan
Prior art keywords
common
plate
control signal
power supply
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001015044A
Other languages
English (en)
Other versions
JP3954314B2 (ja
Inventor
Eitaro Miyake
英太郎 三宅
Yoshinori Endo
佳紀 遠藤
Ichiro Omura
一郎 大村
Tomokazu Domon
知一 土門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001015044A priority Critical patent/JP3954314B2/ja
Priority to US10/051,001 priority patent/US6548890B2/en
Priority to CNB021023719A priority patent/CN1278412C/zh
Priority to DE60228777T priority patent/DE60228777D1/de
Priority to EP02001105A priority patent/EP1225634B1/en
Publication of JP2002222916A publication Critical patent/JP2002222916A/ja
Application granted granted Critical
Publication of JP3954314B2 publication Critical patent/JP3954314B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 インダクタンスを減少することができ、かつ
組立性の向上に優れた圧接型半導体装置を提供する。 【解決手段】 圧接型半導体装置１は、共通制御信号／
主電流板３０と、導電性接続体４０と、導電性弾性体４
５とを少なくとも備えている。共通制御信号／主電流板
３０には、半導体素子７０の第１の主電極に電気的に接
続される主電流配線層３２０、３２２、３２４と、制御
電極に電気的に接続される制御信号配線層３２１、３２
３とが構成されている。主電流配線層３２４は、導電性
弾性体４５、導電性接続体４０のそれぞれを介在させて
第１の共通主電源板１０に電気的かつ機械的に接続され
ている。例えば、導電性接続体４０にはネジ部材が、導
電性弾性体４５にはワッシャーが使用されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、圧接型半導体装置
に関し、特に複数の半導体素子を有するマルチチップモ
ジュール構造の圧接型半導体装置に関する。さらに、本
発明は、車両のモータ制御等、電力供給制御に使用され
る圧接型半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】図１２に示すように、圧接型半導体装置
１００は、共通エミッタ電源板（下部電極ポスト）１０
１上に複数の半導体素子１０３Ａ、１０３Ｂを搭載し、
この複数の半導体素子１０３Ａ、１０３Ｂを共通エミッ
タ電源板１０１と共通コレクタ電源板１０５とで挟み込
み圧接した状態において構成されている。半導体素子１
０３Ａ、１０３Ｂはいずれも絶縁ゲート型バイポーラト
ランジスタ（ＩＧＢＴ）等の電力用スイッチング素子で
ある。半導体素子１０３Ａ、１０３Ｂのそれぞれの表面
にはエミッタ電極１３１及びゲート電極１３２が配設さ
れ、それぞれの裏面にはコレクタ電極１３３が配設され
ている。半導体素子１０３Ａ、１０３Ｂはフェイスダウ
ン方式において搭載されており、図１２中、下側にエミ
ッタ電極１３１及びゲート電極１３２が配設され、上側
にコレクタ電極１３３が配設されている。半導体素子１
０３Ａ、１０３Ｂのそれぞれのエミッタ電極１３１、ゲ
ート電極１３２、コレクタ電極１３３は、いずれも電気
的に並列に接続されている。
【０００３】共通エミッタ電源板１０１及び共通コレク
タ電源板１０５は電気伝導性に優れ、かつ熱伝導性に優
れた銅、銅合金等を主体に構成され、半導体素子１０３
Ａ、１０３Ｂはシリコンにより形成されている。熱膨張
係数差が考慮され、共通エミッタ電源板１０１と半導体
素子１０３Ａ、１０３Ｂのそれぞれとの間には熱緩衝板
１０２が配設され、共通コレクタ電源板１０５と半導体
素子１０３Ａ、１０３Ｂのそれぞれとの間にも熱緩衝板
１０４が配設されている。
【０００４】共通エミッタ電源板１０１、半導体素子１
０３Ａ、１０３Ｂ及び共通コレクタ電源板１０５の各々
の周縁部には側囲体１０６が配設されている。この側囲
体１０６は、共通エミッタ電源板１０１と共通コレクタ
電源板１０５との間の電気的な短絡を避けるために、例
えばセラミックス等の絶縁体により形成されている。
【０００５】このように構成される圧接型半導体装置１
００においては、半導体素子１０３Ａ、１０３Ｂのそれ
ぞれのゲート電極１３２に外部電源１１０からスイッチ
ング電圧Ｖを供給することにより、共通コレクタ電源板
１０５から共通エミッタ電源板１０１に流れる電流Ｉの
遮断制御を行うようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
圧接型半導体装置１００においては、以下の点について
配慮がなされていなかった。
【０００７】上記圧接型半導体装置１００において、ス
イッチング電圧Ｖの基準電位にはエミッタ電位が使用さ
れている。つまり、図１２に示すように、圧接型半導体
装置１００の共通エミッタ電源板１０１の外部端子１０
１Ｐが外部電源１１０の基準電位端子に接続され、この
外部電源１１０の回路動作電位端子がゲート電極１３２
にスイッチング電圧Ｖを供給するゲート端子１３２Ｐに
接続されている。このため、半導体素子１０３Ａ、１０
３Ｂのそれぞれのゲート電極１３２とエミッタ電極１３
１との間の回路にインダクタンスＬｓ１〜Ｌｓ４及びＬ
ｇ１〜Ｌｇ３が発生する。
【０００８】インダクタンスＬｓ１、Ｌｓ２は、スイッ
チング電圧Ｖに電流Ｉの変化量ｄＩ／ｄｔによる誘導電
圧を加えるために、半導体素子１０３Ａ、１０３Ｂのそ
れぞれに誤動作を生じさせる。また、インダクタンスＬ
ｓ１、Ｌｓ２は電流集中の原因になる。インダクタンス
Ｌｓ２、Ｌｓ３、Ｌｇ１は、半導体素子１０３Ａ、１０
３ＢのＯＮ／ＯＦＦスイッチング動作のタイミングを遅
延させるので、電力損失の原因になる。また、複数の半
導体素子１０３Ａ、１０３Ｂのスイッチング動作のタイ
ミングにばらつきが生じる。インダクタンスＬｇ２、Ｌ
ｇ３は、半導体素子１０３Ａと１０３Ｂとの間において
発振の原因になり、電流Ｉの振動を生じる。また、イン
ダクタンスＬｇ２、Ｌｇ３は電流集中の原因になる。
【０００９】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、インダクタン
スを減少することができ、かつ組立性の向上に優れた圧
接型半導体装置を提供することである。
【００１０】さらに、本発明の目的は、上記目的を達成
しつつ、電流集中、電力損失、電流振動等の不具合を改
善することができ、電気的特性の安定性に優れた圧接型
半導体装置を提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、表面側に第１の主電極及び
制御電極を有し、裏面側に第２の主電極を有する複数の
半導体素子と、複数の半導体素子を表面上に配列し、こ
の複数の半導体素子の第２の主電極に電気的に接続され
た第２の共通主電源板と、複数の半導体素子の表面上に
配置され、この複数の半導体素子の第１の主電極に電気
的に接続された第１の共通主電源板と、複数の半導体素
子間に配設され、制御電極に電気的に接続される制御信
号配線層及び第１の主電極に電気的に接続される主電流
配線層を少なくとも備えた共通制御信号／主電流板と、
主電流配線層と第１の共通主電源板との間を少なくとも
電気的に接続する導電性接続体と、主電流配線層と導電
性接続体との間、又は第１の共通主電源板と導電性接続
体との間を弾性力により電気的に接続する導電性弾性体
とを少なくとも備えた圧接型半導体装置としたことであ
る。
【００１２】ここで、「半導体素子」としては、ＩＧＢ
Ｔ、ＭＯＳＦＥＴ、静電誘導トランジスタ（ＳＩＴ）、
バイポーラトランジスタ（ＢＪＴ）、静電誘導サイリス
タ（ＳＩサイリスタ）、ＧＴＯサイリスタ、インジェク
ションエンハンスドゲート型トランジスタ（ＩＥＧＴ）
等の半導体素子が好適である。従って、「第１の主電
極」とは、ＳＩサイリスタ又はＧＴＯサイリスタにおい
てはアノード領域若しくはカソード領域のいずれか一
方、ＢＪＴ又はＩＧＢＴにおいてはエミッタ領域若しく
はコレクタ領域のいずれか一方、ＭＯＳＦＥＴやＳＩＴ
においてはソース領域若しくはドレイン領域のいずれか
一方を意味する。「第２の主電極」とは、ＳＩサイリス
タ又はＧＴＯサイリスタにおいては第１の主電極とはな
らないアノード領域若しくはカソード領域のいずれか一
方、ＢＪＴ又はＩＧＢＴにおいては第１の主電極とはな
らないエミッタ領域若しくはコレクタ領域のいずれか一
方、ＭＯＳＦＥＴやＳＩＴにおいては第１の主電極とは
ならないソース領域若しくはドレイン領域のいずれか一
方を意味する。すなわち、ＳＩサイリスタ又はＧＴＯサ
イリスタにおいては、第１の主電極がアノード領域であ
れば、第２の主電極はカソード領域である。ＢＪＴ又は
ＩＧＢＴにおいては、第１の主電極がエミッタ領域であ
れば、第２の主電極はコレクタ領域である。ＭＯＳＦＥ
ＴやＳＩＴにおいては、第１の主電極がソース領域であ
れば、第２の主電極はドレイン領域である。また、「制
御電極」とは、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳＩＴ等にお
いては、ゲート電極を意味し、ＢＪＴにおいてはベース
電極を意味することは勿論である。
【００１３】さらに、「共通制御信号／主電流板」と
は、複数の半導体素子の制御電極に供給される電位（ス
イッチング電圧）の基準電位として使用することができ
る、第１の主電極の電位により近い電位を生成するため
の共通信号板という意味で使用される。この「共通制御
信号／主電流板」には、板状で適度な剛性を有するも
の、板状若しくはフィルム状で変形可能な柔軟性を有す
るもの等が少なくとも含まれる。「共通制御信号／主電
流板」は、各々の半導体素子に接触しない程度で（絶縁
分離を確保した状態で）、複数の半導体素子の配列間の
ほぼ全域に渡って配設されることが好ましい。つまり、
共通制御信号／主電流板においては、制御信号配線層の
断面積並びに主電流配線層の断面積を稼ぐようになって
いる。「共通制御信号／主電流板」は、少なくとも制御
信号配線層と主電流配線層とを絶縁層を介在させて積層
した配線基板、さらには複数層の制御信号配線層及び複
数層の主電流配線層を有する多層配線基板であることが
好ましい。この「共通制御信号／主電流板」には、例え
ばプリント配線基板を実用的に使用することができる。
さらに、「共通制御信号／主電流板」は、複数の半導体
素子のそれぞれに対応する領域に電極開口を有する平面
メッシュ形状で構成されることが好ましい。
【００１４】さらに、「導電性接続体」とは、共通制御
信号／主電流板の主電流配線層と第１の共通主電源板と
の間を少なくとも電気的に接続する接続部材という意味
で使用される。「少なくとも電気的に接続する」とは、
最低限、電気的に接続されていれば、機械的な接続形態
を問わない表現を意味する。この「導電性接続体」は、
少なくとも半導体素子毎に複数個配設され、主電流配線
層と第１の共通主電源板との間を多数接点構造において
接続するようになっている。「導電性弾性体」とは、主
電流配線層と導電性接続体との間、又は第１の共通主電
源板と導電性接続体との間の少なくともいずれか一方を
弾性力により確実に電気的に接続する弾性部材という意
味で使用される。この「導電性弾性体」により電気的な
接続が確保されるようになっているので、「導電性接続
体」自体は、機械的な接合の合わせ余裕（遊び）を充分
に確保することができ、又半田等の接合金属の使用をな
くすことができる。
【００１５】このように構成される本発明の第１の特徴
に係る圧接型半導体装置においては、第１の共通主電源
板と半導体素子の第１の主電極との間に、第１の共通主
電源板とは別の主電流配線層を有する共通制御信号／主
電流板を備えたので、半導体素子の第１の主電極と制御
電極との間の回路上に発生するインダクタンスを減少さ
せることができる。さらに、共通制御信号／主電流板に
は、主電流配線層とこれに対応させて制御信号配線層と
を備えたので、相互インダクタンス効果を高め、より一
層インダクタンスを減少させることができる。そして、
さらに本発明の第１の特徴に係る圧接型半導体装置にお
いては、導電性接続体及び導電性弾性体を備え、導電性
接続体により共通制御信号／主電流板の主電流配線層と
第１の共通主電源板との間を電気的に接続し、しかも多
数接点構造としたので、インダクタンスを減少すること
ができ、導電性弾性体により主電流配線層又は第１の共
通主電源板との間の電気的な接続の安定性を向上するこ
とができる。さらに、導電性弾性体により電気的な接続
の安定性を充分に確保することができるので、第１の共
通主電源板に共通制御信号／主電流板を組み立てる組立
性を向上することができる。
【００１６】本発明の第２の特徴は、本発明の第１の特
徴に係る圧接型半導体装置の導電性接続体が共通制御信
号／主電流板を第１の共通主電源板に取り付けるネジ部
材であり、導電性弾性体がネジ部材と共通制御信号／主
電流板との間に介在させるワッシャー、皿バネ等である
圧接型半導体装置としたことである。「ネジ部材」に
は、第１の共通主電源板に配設された雌ネジに嵌合され
る雄ネジを一端側に有し、共通制御信号／主電流板を保
持するネジ頭を他端側に有するビス、ボルト等を実用的
に使用することができる。この「ネジ部材」には、電気
伝導性に優れた金属製ネジ部材を実用的に使用すること
ができる。「ワッシャー、皿バネ等」には、リング形状
の金属製ワッシャー、金属製皿バネ又はそれらと同様の
機能を有するものを実用的に使用することができる。ま
た、本発明の第２の特徴に係る圧接型半導体装置におい
ては、共通制御信号／主電流板と第１の共通主電源板と
の間に、主電流配線層と第１の共通主電源板との間を弾
性力により電気的に接続する第２の導電性弾性体をさら
に備えることができる。「第２の導電性弾性体」には、
上記「ワッシャー、皿バネ等」と同様のものを使用する
ことができる。また、本発明の第２の特徴に係る圧接型
半導体装置においては、第１の共通主電源板に、主電流
配線層に電気的に接続する突起状接続部をさらに備える
ことができる。この「突起状接続部」は、第１の共通主
電源板と一体的に形成されていることが好ましい。
【００１７】このように構成される本発明の第２の特徴
に係る圧接型半導体装置においては、本発明の第１の特
徴に係る圧接型半導体装置により得られる効果に加え
て、導電性接続体にネジ部材を使用することにより、第
１の共通主電源板に共通制御信号／主電流板を強固かつ
確実に取り付けることができるとともに、導電性弾性体
にワッシャー、皿バネ等を使用することにより、ネジ締
めでは得られない、常時、接点に力が加わった状態にお
いて、導電性接続体を第１の共通主電源板又は共通制御
信号／主電流板に電気的に接続することができる。ま
た、本発明の第２の特徴に係る圧接型半導体装置におい
て、第２の導電性弾性体や突起状接続部を備えることに
より、導電性接続体とは別の主電流の電流経路を構築す
ることができるので、より一層インダクタンスを減少す
ることができる。
【００１８】本発明の第３の特徴は、本発明の第１の特
徴に係る圧接型半導体装置の導電性接続体が、共通制御
信号／主電流板に装着され、共通制御信号／主電流板を
第１の共通主電源板に取り付ける棒状部材であり、導電
性弾性体が棒状部材と第１の共通主電源板との間に介在
させるバナナプラグである圧接型半導体装置としたこと
である。この本発明の第３の特徴に係る圧接型半導体装
置においては、導電性接続体の「バナナプラグ」を「板
バネ部材」に代えることができ、又導電性接続体を第１
の共通主電源板に装着しかつ導電性弾性体を共通制御信
号／主電流板に装着することができる。
【００１９】このように構成される本発明の第３の特徴
に係る圧接型半導体装置においては、本発明の第１の特
徴に係る圧接型半導体装置により得られる効果に加え
て、導電性接続体に棒状部材を使用することにより、第
１の共通主電源板に共通制御信号／主電流板を簡易に取
り付けることができるとともに、導電性弾性体にバナナ
プラグ、板バネ部材等を使用することにより、ネジ締め
では得られない、常時、接点に力が加わった状態におい
て、導電性接続体を第１の共通主電源板又は共通制御信
号／主電流板に簡易に電気的に接続することができる。
【００２０】本発明の第４の特徴は、本発明の第１の特
徴乃至第３の特徴のいずれかに係る圧接型半導体装置に
おいて、共通制御信号／主電流板の制御信号配線層と半
導体素子の制御電極との間を電気的に接続する制御電極
プローブをさらに備えた圧接型半導体装置としたことで
ある。
【００２１】このように構成される本発明の第４の特徴
に係る圧接型半導体装置においては、共通制御信号／主
電流板の制御信号配線層と半導体素子の制御電極との間
を制御電極プローブにより簡易に電気的に接続すること
ができるので、組立性を向上することができる。
【００２２】
【発明の実施の形態】次に、図面を参照して、本発明に
係る圧接型半導体装置を、本発明の複数の実施の形態に
より説明する。以下の図面の記載において、同一又は類
似の部分には同一又は類似の符号を付している。但し、
図面は模式的なものであり、厚みと平面寸法との関係、
各層の厚みの比率等は現実のものとは異なることに留意
すべきである。従って、具体的な厚みや寸法は以下の説
明を参酌して判断すべきものである。また、図面相互間
においても互いの寸法の関係や比率が異なる部分が含ま
れていることは勿論である。
【００２３】（第１の実施の形態） ［圧接型半導体装置の全体構造］図１乃至図３に示すよ
うに、本発明の第１の実施の形態に係る圧接型半導体装
置１は、表面側に第１の主電極７１０及び制御電極７１
１を有し、裏面側に第２の主電極７１２を有する複数の
半導体素子７０と、複数の半導体素子７０を表面上に配
列し、この複数の半導体素子７０の第２の主電極７１２
に電気的に接続された第２の共通主電源板（コレクタ圧
接電極板）９０と、複数の半導体素子７０の表面上に配
置され、この複数の半導体素子７０の第１の主電極７１
０に電気的に接続された第１の共通主電源板（エミッタ
圧接電極板）１０と、複数の半導体素子７０間に配設さ
れ、制御電極７１１に電気的に接続される制御信号配線
層３２１、３２３（図５参照。）及び第１の主電極７１
０に電気的に接続される主電流配線層３２０、３２２、
３２４を少なくとも備えた共通制御信号／主電流板３０
と、主電流配線層３２０、３２２、３２４と第１の共通
主電源板１０との間を少なくとも電気的に接続する導電
性接続体４０と、主電流配線層３２０、３２２、３２４
と導電性接続体４０との間を弾性力により電気的に接続
する導電性弾性体４５とを少なくとも備えて構築されて
いる。
【００２４】図３に示す半導体素子７０は、表面側（図
３中、上側）に第１の主電極７１０及び制御電極７１１
を配設し、裏面側（図３中、下側）に第２の主電極７１
２を配設している。この半導体素子７０は、圧接型半導
体装置１にフェイスダウン方式で組み込まれているの
で、図１及び図２に示す圧接型半導体装置１においては
図中下側に第１の主電極７１０及び制御電極７１１が配
設され、図中上側に第２の主電極７１２が配設されてい
る。すなわち、図１及び図２において、圧接型半導体装
置１にフェイスダウン方式で組み込まれる半導体素子７
０の表面上には図中下側に位置する第１の共通主電源板
１０が配設され、半導体素子７０の裏面上には図中上側
に位置する第２の共通主電源板９０が配設されるように
なっている。
【００２５】そして、圧接型半導体装置１には、さらに
側囲体１５、第１の素子保持体５０、複数の第１の熱緩
衝板６０、第２の素子保持体（チップフレーム）５１、
第２の熱緩衝板８０、熱緩衝板保持体５２を少なくとも
備えて構築されている。
【００２６】［半導体素子（ＩＧＢＴ）の構造］図３及
び図４に示すように、複数の半導体素子７０は、高耐
圧、大容量化に優れ、かつ高速なスイッチング動作が可
能なＩＧＢＴでいずれも構成されている。半導体素子７
０はシリコン単結晶基板（シリコン単結晶チップ）７０
０を主体に構成されており、このシリコン単結晶基板７
００にＩＧＢＴが構成されている。
【００２７】ＩＧＢＴは、第１の主電極領域として使用
される高不純物密度のｎ型エミッタ領域７０４と、第２
の主電極領域として使用される低不純物密度のｐ型コレ
クタ領域７０１と、制御電極領域として使用されるゲー
ト電極７０６、高不純物密度のｐ型ベース領域７０３及
び低不純物密度のｎ型ベース領域７０２とを備えて構成
されている。
【００２８】ｐ型コレクタ領域７０１はシリコン単結晶
基板７００の裏面側に配設され、ｎ型ベース領域７０２
はシリコン単結晶基板７００の表面側に配設されてい
る。なお、ｎ型ベース領域７０２は高不純物密度に設定
してもよい。ｐ型ベース領域７０３はｎ型ベース領域７
０２の主面部に配設され、ｎ型エミッタ領域７０４はｐ
型ベース領域７０３の主面部に配設されている。ゲート
電極７０６はシリコン単結晶基板７００の表面上にゲー
ト絶縁膜７０５を介在して形成されている。ゲート電極
７０６は例えばシリコン多結晶膜で形成されており、こ
のシリコン多結晶膜には抵抗値を調節する不純物が導入
されている。ゲート絶縁膜７０５は例えばシリコン酸化
膜、シリコン窒化膜等で形成されている。ＩＧＢＴは、
微少な複数のＩＧＢＴセルを行列状に配列し、これらの
ＩＧＢＴセルを電気的に並列に接続することにより構成
されている。
【００２９】このように構成されるＩＧＢＴのｎ型エミ
ッタ領域（第１の主電極領域）７０４に第１の主電極
（エミッタ電極）７１０が電気的に接続されている。ゲ
ート電極（制御電極領域）７０６には制御電極７１１が
電気的に接続されている。ｐ型コレクタ領域（第２の主
電極領域）７０１には第２の主電極（コレクタ電極又は
裏面電極）７１２が電気的に接続されている。第１の主
電極７１０及び制御電極７１１は、シリコン単結晶基板
７００上に層間絶縁膜７０８を介在して、同一導電層
（同一平面上）において同一導電性材料により形成され
ている。第１の主電極７１０及び制御電極７１１は例え
ばアルミニウム（Ａｌ）膜、アルミニウム合金（Ａｌ−
Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｃｕ−Ｓｉ等）膜等の電気伝
導性に優れた材料により形成されている。一方、第２の
主電極７１２は、シリコン単結晶基板７００の裏面上の
ほぼ全域に形成されており、例えばアルミニウム膜、ア
ルミニウム合金膜等の電気伝導性に優れた材料で形成さ
れている。
【００３０】なお、本発明の第１の実施の形態に係る圧
接型半導体装置１においては、１種類の複数個の半導体
素子７０のみを備えているが、この半導体素子７０に加
えて別の半導体素子を半導体素子７０と同一平面上に配
設することができる。ここで、別の半導体素子には、例
えばフリーホイールダイオード（ＦＷＤ）を実用的に使
用することができる。この種の別の半導体素子において
は、半導体素子７０と同様に、表面側、裏面側のそれぞ
れに主電極、例えばカソード電極、アノード電極を備え
るようになっている。
【００３１】［第１の共通主電源板の構造］平面構造を
図示していないが、図１及び図２に示すように、圧接型
半導体装置１の第１の共通主電源板１０は、平面円盤形
状で構成されており、複数の半導体素子７０に共通の主
電極板として形成されている。さらに、第１の共通主電
源板１０は、複数の半導体素子７０の回路動作で発生す
る熱を外部に放出する放熱板としての機能も備えてい
る。
【００３２】この第１の共通主電源板１０の表面（半導
体素子７０側の表面）には、複数の半導体素子７０にそ
れぞれ対応する領域に突起電極部１１が配設されてい
る。この突起電極部１１は、第１の熱緩衝板６０を介在
させて半導体素子７０の第１の主電極７１０を圧接する
ようになっており、この第１の主電極７１０に電気的に
接続されるようになっている。突起電極部１１の平面形
状は、半導体素子７０の平面形状（第１の主電極７１０
の平面形状）とほぼ同様の正方形形状で、制御電極７１
１の部分を切り欠いた形状で構成されている。
【００３３】第１の共通主電源板１０は、本発明の第１
の実施の形態において、電気伝導性に優れかつ熱伝導性
に優れた銅（Ｃｕ）板、銅合金板等の金属材料で形成さ
れている。突起電極部１１は第１の共通主電源板１０に
一体的に形成されている。この第１の共通主電源板１０
自体は切削加工により形成することが実用的である。
【００３４】［側囲体の構造］図１及び図２に示すよう
に、第１の共通主電源板１０の外周縁部には、金属製の
リングフレーム１５Ｒを介在させて、円筒形状の側囲体
１５が取り付けられている。この側囲体１５には円周方
向に凹凸形状を有する沿面増加部１５Ｆが配設されてい
る。沿面増加部１５Ｆは、側囲体１５の第１の共通主電
源板１０と第２の共通主電源板９０との間の表面距離を
稼ぎ（長くし）、第１の共通主電源板１０と第２の共通
主電源板９０との間の電気の流れを遮断し（短絡を防止
し）、絶縁耐性を高める機能を有している。
【００３５】図１中及び図２中、第１の共通主電源板１
０は側囲体１５の下側端部に取り付けられている。第２
の共通主電源板９０は側囲体１５の上側端部に取り付け
られている。側囲体１５は、機械的強度に優れ、かつ絶
縁性に優れた、例えばセラミックスで形成されている。
さらに、側囲体１５には、複数の半導体素子７０の制御
電極７１１に制御信号（ゲート電圧又はスイッチング電
圧）を供給するためのゲート端子１５Ｇが配設されるよ
うになっている。
【００３６】［共通制御信号／主電流板の構造］図１、
図２及び図５に示すように、共通制御信号／主電流板３
０は、複数の半導体素子７０のそれぞれの制御電極７１
１に供給される電位（スイッチング電圧又はゲート電
圧）の基準電位として使用することができる、第１の主
電極７１０の電位により近い電位を生成するための共通
信号板として使用されている。本発明の第１の実施の形
態に係る圧接型半導体装置１において、共通制御信号／
主電流板３０は、主電流配線層３２０、絶縁層３１０、
制御信号配線層３２１、絶縁層３１１、主電流配線層３
２２、絶縁層３１２、制御信号配線層３２３（及び主電
流配線層３２４）のそれぞれを順次積層した多層配線基
板、好ましくは多層配線構造のプリント配線基板により
形成されている。
【００３７】絶縁層３１０、３１１、３１２のそれぞれ
には、例えばガラスエポキシ樹脂を実用的に使用するこ
とができる。また、絶縁層３１１をガラスエポキシ樹脂
により形成し、絶縁層３１０、３１２のそれぞれをシリ
コン酸化膜、シリコン窒化膜等の絶縁層により形成する
ことができる。主電流配線層３２０、制御信号配線層３
２１、主電流配線層３２２、制御信号配線層３２３、主
電流配線層３２４のそれぞれには、銅薄膜、銅合金薄膜
等の導電性及び熱伝導性に優れた薄膜を実用的に使用す
ることができる。最下層の主電流配線層３２０、最上層
の制御信号配線層３２３及び最上層の主電流配線層３２
４の表面上には、酸化防止を目的として、例えばニッケ
ル（Ｎｉ）薄膜等の薄膜が被覆されていることが好まし
い。 この層数並びに厚さに必ずしも限定されるもので
はないが、本発明の第１の実施の形態に係る共通制御信
号／主電流板３０は、主電流配線層３２０、３２２、制
御信号配線層３２１、３２３のそれぞれの膜厚を６０μ
ｍ〜８０μｍに設定し、主電流配線層としての合計の膜
厚を稼ぎ（厚くし）、制御信号配線層としての合計の膜
厚を稼ぐ（厚くする）ようになっている。
【００３８】主電流配線層３２０と主電流配線層３２２
との間は、絶縁層３１０及び３１１に形成されたスルー
ホール配線３３０により電気的に接続されている。主電
流配線層３２２と主電流配線層３２４との間は、絶縁層
３１２に形成されたスルーホール配線３３２により電気
的に接続されている。さらに、制御信号配線層３２１と
制御信号配線層３２３との間は、絶縁層３１１及び３１
２に形成されたスルーホール配線３３１により電気的に
接続されている。スルーホール配線３３０、３３１、３
３２はいずれも銅、銅合金等の導電性及び熱伝導性に優
れた導体を実用的に使用することができる。
【００３９】さらに、他の導電体との間の電気的な短絡
を防止するために、最下層の絶縁層３１０の表面（裏
面）上には、主電流配線層３２０を覆うソルダーレジス
ト膜３４０が配設されている。同様に、最上層の絶縁層
３１２の表面上には、制御信号配線層３２３及び主電流
配線層３２４を覆うソルダーレジスト膜３４１が配設さ
れている。
【００４０】平面形状を図示していないが、共通制御信
号／主電流板３０は、複数の半導体素子（ＩＧＢＴ）７
０のそれぞれに対応する領域に電極開口３６を有する平
面メッシュ形状により形成されている。電極開口３６の
平面形状は、第１の共通主電源板１０の突起電極部１１
を通過させるように、この突起電極部１１の平面形状に
相似形状で、突起電極部１１の平面形状よりも一回り大
きい寸法の形状で構成されている。
【００４１】共通制御信号／主電流板３０の主電流配線
層３２０、３２２、３２４、制御信号配線層３２１、３
２３のそれぞれの薄膜はスパッタリング法による成膜に
より、又はラミネートにより形成する場合が一般的であ
り、単層の薄膜の膜厚を充分に厚くすることは難しい。
本発明の第１の実施の形態に係る共通制御信号／主電流
板３０は、複数の主電流配線層３２０、３２２及び３２
４を備えて多層化し、これらをスルーホール配線３３０
及び３３２により相互に電気的に接続することにより、
実効的な主電流配線層つまり主電流経路の膜厚（断面
積）を稼ぐようになっている。同様に複数の制御信号配
線層３２１及び３２３を備えて多層化し、これらをスル
ーホール配線３３１により相互に電気的に接続すること
により、実効的な制御信号配線層つまり制御信号経路の
膜厚（断面積）を稼ぐようになっている。
【００４２】さらに、共通制御信号／主電流板３０にお
いては、主電流配線層３２０、３２２のそれぞれと制御
信号配線層３２１とを向かい合わせ、かつ主電流配線層
３２２と制御信号配線層３２１とを向かい合わせて配設
している（これらは実効的に平行に配設されている）の
で、双方の間の相互インダクタンス効果を高め、第１の
主電極（エミッタ電極）７１０と制御電極（ゲート電
極）７１１との間の回路上のインダクタンスを減少する
ことができる。
【００４３】さらに、主電流配線層３２０、３２２、３
２４、制御信号配線層３２１、３２３のそれぞれは、複
数の半導体素子７０間において、これらの半導体素子７
０に接触しない（電気的に短絡を生じない）程度に広範
囲に配設され、主電流経路並びに制御信号経路の断面積
を稼ぐようになっている。すなわち、圧接型半導体装置
１においては、複数の半導体素子７０を挟み込むように
第１の共通主電源板１０と第２の共通主電源板９０とが
配設され、複数の半導体素子７０の表面側及び裏面側に
は基本的に電極板スペースを確保することができないの
で、本発明の第１の実施の形態に係る共通制御信号／主
電流板３０は、複数の半導体素子７０間の空きスペース
を有効に利用して、できる限り主電流経路並びに制御信
号経路の断面積を増加できるように構成されている。本
発明の第１の実施の形態に係る共通制御信号／主電流板
３０の実効的な厚さは約０．４ｍｍ〜０．６ｍｍの範囲
に設定されている。なお、この共通制御信号／主電流板
３０に例えば抵抗素子等の素子を別途実装した場合にお
いては、この共通制御信号／主電流板３０の全体的な厚
さは１．５ｍｍ又はそれよりも若干薄くなる。
【００４４】さらに、図示していないが、本発明の第１
の実施の形態に係る共通制御信号／主電流板３０におい
ては、主電流配線層３２０、３２２、３２４、制御信号
配線層３２１、３２３のいずれか、好ましくは最下層の
主電流配線層３２０又は最上層の制御信号配線層３２３
若しくは最上層の主電流配線層３２４を利用してこの圧
接型半導体装置１の回路に必要な少なくとも抵抗素子を
構成することができる。このような抵抗素子は主電流配
線層３２０、３２４や制御信号配線層３２３と一体的に
形成することができる（平面パターンの変更のみで形成
することができる）。
【００４５】［導電性導体及び導電性弾性体の構造］図
１、図２及び図６に示すように、導電性接続体４０は、
共通制御信号／主電流板３０を第１の共通主電源板１０
に取り付けるネジ部材により構成されている。導電性弾
性体４５は、導電性接続体４０と共通制御信号／主電流
板３０との間に介在させるワッシャー、皿バネ又はこれ
らと同様の機能を有するものにより構成されている。本
発明の第１の実施の形態に係る圧接型半導体装置１にお
いて、導電性弾性体４５にワッシャーが使用されてい
る。
【００４６】第１の共通主電源板１０の表面部分の数カ
所には止め穴１２及びこの止め穴１２の内壁に雌ネジ１
３が配設されており、導電性接続体（ネジ部材）４０の
一端（図６中、下側）には雌ネジ１３に結合可能な雄ネ
ジ４０１が配設されている。導電性接続体４０の他端
（図６中、上側）には、共通制御信号／主電流板３０の
最上層の主電流配線層３２４に導電性弾性体４５を介在
させて電気的に接続されるとともに、この共通制御信号
／主電流板３０を機械的に保持する（第１の共通主電源
板１０に共通制御信号／主電流板３０を装着する）こと
ができるネジ頭４０２が配設されている。導電性接続体
４０には、少なくとも電気伝導性に優れた鉄（Ｆｅ）、
鉄ニッケル（Ｆｅ−Ｎｉ）合金、ステンレス鋼（例えば
Ｆｅ−Ｎｉ−Ｃｒ）、銅、銅合金等の金属製ビス、金属
製ボルト等を実用的に使用することができる。
【００４７】導電性弾性体４５は、導電性接続体４０の
雄ネジ４０１を貫通させることができ、導電性接続体４
０のネジ頭４０２と接触するような、平面リング形状に
より形成されている。この導電性弾性体４５には、導電
性接続体４０と同様に、例えば金属製ワッシャーを実用
的に使用することができる。
【００４８】図２に示すように、導電性接続体４０は、
導電性弾性体４５を介在させ、共通制御信号／主電流板
３０の通し穴３１を通して、その雄ネジ４０１を第１の
共通主電源板１０の雌ネジ１３にはめ込むことにより、
第１の共通主電源板３０に共通制御信号／主電流板３０
を簡易にかつ強固に装着することができるとともに、第
１の共通主電源板３０と共通制御信号／主電流板３０の
主電流配線層３２０、３２２及び３２４との間を簡易に
電気的に接続することができる。さらに、導電性接続体
４０と共通制御信号／主電流板３０との間に導電性弾性
体４５を介在させることにより、導電性弾性体４５の弾
性力によって、ネジ締めでは得られない、常時、接点に
力が加わった状態において、導電性接続体４０を共通制
御信号／主電流板３０の主電流配線層３２４に電気的に
接続することができる。従って、共通制御信号／主電流
板３０によりインダクタンスを充分に減少することがで
きるとともに、導電性接続体４０と共通制御信号／主電
流板３０の主電流配線層３２４との間に安定な電気的接
続を確保することができる。
【００４９】さらに、導電性接続体４０自体及び導電性
弾性体４５自体に導電性を備えることにより、これら導
電性接続体４０及び導電性弾性体４５を主電流経路（エ
ミッタ電流経路）として使用することができ、より一
層、インダクタンスを減少することができる。
【００５０】さらに、導電性接続体４０及び導電性弾性
体４５を複数備えることにより、共通制御信号／主電流
板３０の主電流配線層３２４と第１の共通主電源板１０
との間を多数接点構造により電気的に接続することがで
きるので、より一層、インダクタンスを減少することが
できる。
【００５１】一方、図１及び図２に示すように、共通制
御信号／主電流板３０の周囲の一部の領域において、こ
の共通制御信号／主電流板３０の制御信号配線層３２３
は、前述と同様の導電性接続体４０及び導電性弾性体４
５を使用してゲート端子１５Ｇのゲートリード１５Ｌに
電気的かつ機械的に接続されている。制御信号配線層３
２３とゲートリード１５Ｌとの接続構造は、基本的には
主電流配線層３２４と第１の共通主電源板１０との接続
構造と同一であるので、ここでの説明は説明が重複する
ので省略する。
【００５２】なお、本発明の第１の実施の形態に係る圧
接型半導体装置１においては、第１の共通制御信号／主
電流板３０と第１の共通主電源板１０との間には、双方
の間を電気的に分離するための絶縁体２０が配設されて
いる。絶縁体２０には、例えばガラスエポキシ樹脂、ポ
リイミド樹脂、シリコーン樹脂、ポリエーテルイミド樹
脂等の樹脂基板や樹脂フィルムを実用的に使用すること
ができる。
【００５３】［素子保持体の構造］図１、図２及び図５
に示すように、共通制御信号／主電流板３０上には第１
の素子保持体５０が配設されている。この第１の素子保
持体５０は、複数の半導体素子７０を保持した第２の素
子保持体５１を装着するようになっている。第１の素子
保持体５０、第２の素子保持体５１は、いずれも、基本
的には絶縁性を有しており、例えばガラスエポキシ樹
脂、ポリイミド樹脂、シリコーン樹脂、ポリエーテルイ
ミド樹脂等の樹脂材料を成型したものを実用的に使用す
ることができる。
【００５４】第１の素子保持体５０には、第２の素子保
持体５１を保持する保持部５０１、第１の熱緩衝板６０
を個別に配設する熱緩衝板開口部５０２、制御電極プロ
ーブ３７を保持するプローブ保持部５０３を少なくとも
備えている。
【００５５】［制御電極プローブの構造］図１、図２及
び図５に示すように、第１の素子保持体５０のプローブ
保持部５０３に保持される制御電極プローブ３７におい
ては、図中、下側の一端が共通制御信号／主電流板３０
の最上層の制御信号配線層３２３に接触により電気的に
接続され、上側の他端が半導体素子７０の制御電極７１
１に接触により電気的に接続されるようになっている。
すなわち、制御電極プローブ３７は、半導体素子７０の
制御電極７１１と共通制御信号／主電流板３０の制御信
号配線層３２３との間を電気的に接続するようになって
いる。制御電極プローブ３７は、複数の半導体素子７０
のそれぞれに配設されており、半導体素子７０の個数と
同等の本数が使用されるようになっている。なお、プロ
ーブ保持部５０３は、制御電極プローブ３７の外径寸法
よりも若干大きな内径寸法を有する貫通穴で形成されて
おり、制御電極プローブ３７をプローブ保持部５０３に
差し込むことにより、簡単に制御電極プローブ３７を第
１の素子保持体５０に装着することができる。
【００５６】図５に示すように、制御電極プローブ３７
は、一端側の中空のシリンダ３７０と、シリンダ３７０
の底部の基板接触部３７１と、シリンダ３７０の内部に
配設された弾性体３７２と、他端側の可動可能なピスト
ン３７５と、ピストン３７５の上部の素子接触部３７６
とを備えて構成されている。基板接触部３７１は、制御
電極プローブ３７と共通制御信号／主電流板３０の制御
信号配線層３２３との間の接触面積が各々の接触箇所に
おいて均一になるように、半円球形状により形成されて
いる。素子接触部３７６は、同様に、制御電極プローブ
３７と半導体素子７０の制御電極７１１との間の接触面
積が各々の接触箇所において均一になるように、半円球
形状により形成されている。弾性体３７２は、シリンダ
３７０に対して相対的にピストン３７５を適度な弾性力
を伴い垂直方向（軸方向）に可動させることができ、各
々の接触箇所において均一な接触力を得ることができる
ようになっている。
【００５７】制御電極プローブ３７のシリンダ３７０、
ピストン３７６には、例えば、電気伝導性に優れ、適度
な機械的強度を有する、銅、銅合金、鉄ニッケル合金等
の金属材料を実用的に使用することができる。銅、銅合
金等の導電性材料を使用する場合には、酸化防止を目的
として、表面に例えばニッケルめっきを行うことが好ま
しい。弾性体３７２には、例えばコイルスプリングを実
用的に使用することができる。
【００５８】［第１の熱緩衝板の構造］図１、図２及び
図５に示すように、第１の共通主電源板３０の突起電極
部１１は、第１の熱緩衝板６０を介在させて半導体素子
７０の第１の主電極７１０を圧接し、この第１の主電極
７１０に電気的に接続されるようになっている。第１の
熱緩衝板６０は、半導体素子７０と第１の共通主電源板
１０特に突起電極部１１との間の熱膨張係数差で発生す
る応力を減少させることを目的として、半導体素子７０
毎に配設されている。すなわち、複数の第１の熱緩衝板
６０は、半導体素子７０又は突起電極部１１の平面形状
と類似する平面形状を有するチップ形状において構成さ
れている。
【００５９】第１の熱緩衝板６０には、例えばシリコン
単結晶（半導体素子７０）の熱膨張係数と銅（第１の共
通主電源板１０）の熱膨張係数との間の熱膨張係数を有
し、導電性に優れた１ｍｍ〜２ｍｍの板厚を有するモリ
ブデン（Ｍｏ）板を実用的に使用することができる。ま
た、第１の熱緩衝板６０には、モリブデン以外に、タン
グステン（Ｗ）板等の高融点金属板を実用的に使用する
ことができる。
【００６０】なお、半導体素子７０以外に別の機能を有
する半導体素子、例えばフリーホイールダイオードが搭
載された半導体素子を同一平面上に配設する場合、第１
の熱緩衝板６０を高さ調節用のスペーサとして兼用させ
ることができる。例えば、半導体素子７０の厚さが薄
く、別の半導体素子の厚さが厚い場合には、板厚の厚い
第１の熱緩衝板６０上に半導体素子７０を搭載し、板厚
の薄い第１の熱緩衝板６０上に別の半導体素子を搭載
し、全体として高さを均一に調節することができる。
【００６１】［第２の熱緩衝板の構造］さらに、図１及
び図２に示すように、第２の共通主電源板９０は、第２
の熱緩衝板８０を介在させて複数の半導体素子７０の第
２の主電極７１２を圧接し、この第２の主電極７１２に
電気的に接続されるようになっている。第２の熱緩衝板
８０は、第１の熱緩衝板６０とは異なり、複数の半導体
素子７０に共通の一枚の熱緩衝板として構成されてい
る。すなわち、第２の熱緩衝板８０は、第１の共通主電
源板１０の平面形状又は第２の共通主電源板９０の平面
形状とほぼ同様な円盤形状において構成されている。
【００６２】第２の熱緩衝板８０は、基本的には第１の
熱緩衝板６０と同様な機能を有し、複数の半導体素子７
０と第２の共通主電源板９０との間の熱膨張係数差で発
生する応力を減少させることができるようになってい
る。従って、第２の熱緩衝板８０は、適度な熱膨張係数
を有し、導電性に優れた１ｍｍ〜２ｍｍの板厚を有する
モリブデン板を実用的に使用することができる。
【００６３】第２の熱緩衝板８０は、その周辺部分にお
いて熱緩衝板保持体５２により保持されるようになって
いる。そして、第２の熱緩衝板８０は、この熱緩衝板保
持体５２を介在させて、第１の素子保持体５０と第２の
共通主電源板９０との間において挟持され、保持されて
いる。熱緩衝板保持体５２は、例えば第１の素子保持体
５０と同様の樹脂材料により成型されることが好まし
い。
【００６４】なお、本発明の第１の実施の形態に係る第
２の熱緩衝板８０は、平面形状を円盤形状としている
が、必ずしもこのような形状に限定されるものではな
く、第１の熱緩衝板６０と同様に半導体素子７０又は突
起電極部１１の平面形状と類似する平面形状を有するチ
ップ状で構成してもよい。
【００６５】［第２の共通主電源板の構造］図１及び図
２に示すように、第２の共通主電源板９０は、第１の共
通主電源板１０の平面形状と同様な平面円盤形状で構成
されており、複数の半導体素子７０のそれぞれに共通の
主電極板として構成されている。さらに、第２の共通主
電源板９０は、複数の半導体素子７０の動作で発生する
熱を外部に放出する放熱板としての機能も備えている。
この第２の共通主電源板９０は、周縁において第２の熱
緩衝板８０を介在させて複数の半導体素子７０の第２の
主電極７１２に電気的に接続されている。
【００６６】第２の共通主電源板９０は、本発明の第１
の実施の形態において、第１の共通主電源板１０と同様
な金属材料で形成されており、例えば切削加工により形
成することが実用的である。
【００６７】第２の共通主電源板９０の外周縁部には金
属製のリングフレーム９０Ｒが取り付けられている。第
２の共通主電源板９０はリングフレーム９０Ｒを介在さ
せて側囲体１５の上部に取り付けられるようになってい
る。符号は付けないが、本発明の第１の実施の形態にお
いては、図１及び図２に示すように、側囲体１５の上部
に配設された金属製のリングフレームに第２の共通主電
源板９０のリングフレーム９０Ｒが溶接により接合され
るようになっている。
【００６８】［圧接型半導体装置の特徴］このような各
構成部品を有する圧接型半導体装置１においては、第１
の共通主電源板１０の突起電極部１１上に第１の熱緩衝
板６０を介在させて複数の半導体素子７０が搭載され、
これらの複数の半導体素子７０の第１の主電極７１０が
第１の共通主電源板１０に電気的に接続されるようにな
っている。さらに、複数の半導体素子７０上には第２の
熱緩衝板８０を介在させて第２の共通主電源板９０が配
設され、複数の半導体素子７０の第２の主電極７１２が
第２の共通主電源板９０に電気的に接続されるようにな
っている。つまり、圧接型半導体装置１は、複数の半導
体素子７０を第１の共通主電源板１０と第２の共通主電
源板９０との間に挟み込み、複数の半導体素子７０を第
１の共通主電源板１０と第２の共通主電源板９０とで圧
接した状態で電気的な導通がとられるようになってい
る。そして、圧接型半導体装置１においては、複数の半
導体素子７０の制御電極７１１に、ゲート端子１５Ｒの
ゲートリード１５Ｌ、共通制御信号／主電流板３０の制
御信号配線層３２１、３２３、制御電極プローブ３７の
それぞれを通して制御信号が供給されるようになってい
る。一方、複数の半導体素子７０の第１の主電極７１０
には、第１の共通主電源板１０の突起電極部１１、第１
の熱緩衝板６０のそれぞれを含む主電流経路を通して主
電流を供給する（主電流を取り出す）ことができるとと
もに、導電性接続体４０、導電性弾性体４５、共通制御
信号／主電流板３０の主電流配線層３２０、３２２、３
２４のそれぞれを含む補強用主電流経路を通して主電流
を供給することができるようになっている。
【００６９】このように構成される本発明の第１の実施
の形態に係る圧接型半導体装置１においては、第１の共
通主電源板１０と半導体素子７０の第１の主電極７１０
との間に、第１の共通主電源板１０とは別の主電流配線
層３２０、３２２及び３２４を有する共通制御信号／主
電流板３０を備えたので、半導体素子７０の第１の主電
極７１０と制御電極７１１との間の回路上に発生するイ
ンダクタンスを減少させることができる。さらに、共通
制御信号／主電流板３０には、主電流配線層３２０、３
２２及び３２４とこれに対応させて制御信号配線層３２
１及び３２３とを備えたので、相互インダクタンス効果
を高め、より一層インダクタンスを減少させることがで
きる。そして、さらに本発明の第１の実施の形態に係る
圧接型半導体装置１においては、導電性接続体４０及び
導電性弾性体４５を備え、導電性接続体４０により共通
制御信号／主電流板３０の少なくとも主電流配線層３２
０と第１の共通主電源板１０との間を電気的に接続し、
しかも多数接点構造としたので、インダクタンスを減少
することができ、導電性弾性体４５により主電流配線層
３２４と導電性接続体４０との間の電気的な接続の安定
性を向上することができる。さらに、導電性弾性体４５
により電気的な接続の安定性を確保することができるの
で、第１の共通主電源板１０に共通制御信号／主電流板
３０を組み立てる組立性を向上することができる。
【００７０】さらに、本発明の第１の実施の形態に係る
圧接型半導体装置１においては、導電性接続体４０にネ
ジ部材を使用することにより、第１の共通主電源板１０
に共通制御信号／主電流板３０を強固にかつ簡易に取り
付けることができるとともに、導電性弾性体４５にワッ
シャーを使用することにより、ネジ締めでは得られな
い、常時、接点に力が加わった状態において、導電性接
続体４０を共通制御信号／主電流板３０に電気的に接続
することができる。
【００７１】さらに、本発明の第１の実施の形態に係る
圧接型半導体装置１においては、共通制御信号／主電流
板３０の少なくとも制御信号配線層３２３と半導体素子
７０の制御電極７１１との間を制御電極プローブ３７に
より簡易に電気的に接続することができるので、組立性
を向上することができる。
【００７２】圧接型半導体装置の第１の変形例：本発明
の第１の実施の形態に係る圧接型半導体装置１の第１の
変形例並びに後述する第２の変形例は、第１の共通主電
源板１０と共通制御信号／主電流板３０との間の他の接
続構造を説明するものである。
【００７３】図７に示す圧接型半導体装置１は、共通制
御信号／主電流板３０の主電流配線層３２４上の導電性
弾性体４５と導電性接続体４０との間に双方の間を弾性
力により電気的に接続する第３の導電性弾性体４６を配
設するとともに、共通制御信号／主電流板３０の主電流
配線層３２０と第１の共通主電源板１０との間に双方の
間を弾性力により電気的に接続する第２の導電性弾性体
４７を配設することにより構築されている。その他の構
成は、前述の本発明の第１の実施の形態に係る圧接型半
導体装置１の構成と同一である。
【００７４】第３の導電性弾性体４６には、皿バネ、特
に導電性弾性体４５と同等の金属材料により形成された
金属製皿バネを実用的に使用することができる。第３の
導電性弾性体４６を使用することにより、主電流配線層
３２４と導電性接続体４０との間の電気的な安定性をよ
り一層向上することができる。なお、本発明の第１の変
形例に係る圧接型半導体装置１においては、第３の導電
性弾性体４６は必ずしも配設しなくてもよい。
【００７５】第２の導電性弾性体４７には、導電性弾性
体４５と同様に、金属製ワッシャーを使用することがで
きる。この第２の導電性弾性体４７を配設することによ
り、導電性接続体４０を経由した主電流経路に加えて、
さらに共通制御信号／主電流板３０の主電流配線層３２
０から、直接、第１の共通主電源板３０に電気的に接続
する主電流経路を備えることができる。すなわち、より
一層、インダクタンスを減少することができる。本発明
の第１の実施の形態に係る圧接型半導体装置１において
は、第１の共通主電源板１０と共通制御信号／主電流板
３０との間に絶縁体２０を配設しているので、第２の導
電性弾性体４７の厚さは絶縁体２０の厚さと同等か、又
は許容量を考慮して若干厚く設定されることが好まし
い。
【００７６】また、圧接型半導体装置１の組立性を向上
することを目的として、導電性弾性体４５及び第２の導
電性弾性体４７を予め共通制御信号／主電流板３０上に
半田等の接合金属により取り付けておき、この後、第３
の導電性弾性体４６及び導電性接続体４０を使用して共
通制御信号／主電流板３０を第１の共通主電源板１０に
装着するようにしてもよい。
【００７７】このように構成される本発明の第１の実施
の形態の第１の変形例に係る圧接型半導体装置１におい
ては、さらに第２の導電性弾性体４７を備え、第１の共
通主電源板３０と共通制御信号／主電流板３０の主電流
配線層３２０との間に主電流経路を確保したので、より
一層、インダクタンスを向上することができる。
【００７８】圧接型半導体装置の第２の変形例：図８に
示す圧接型半導体装置１は、図７に示す圧接型半導体装
置１の第２の導電性弾性体４７に代えて、共通制御信号
／主電流板３０の主電流配線層３２０に電気的に接続す
る突起状接続部１５を第１の共通主電源板１０にさらに
備えて構築されている。突起状接続部１５は、第１の共
通主電源板１０と一体に構成され、同一材料により形成
されている。
【００７９】このように構成される本発明の第１の実施
の形態の第２の変形例に係る圧接型半導体装置１におい
ては、前述の第１の変形例に係る圧接型半導体装置１と
同様の効果を得ることができる。
【００８０】（第２の実施の形態）本発明の第２の実施
の形態は、本発明の第１の実施の形態に係る圧接型半導
体装置１の第１の共通主電源板１０と共通制御信号／主
電流板３０との間の他の接続構造を説明するものであ
る。
【００８１】図９に示すように、本発明の第２の実施の
形態に係る圧接型半導体装置１は、共通制御信号／主電
流板３０の主電流配線層３２０、３２２、３２４と第１
の共通主電源板１０との間を少なくとも電気的に接続す
る導電性接続体４０Ａと、少なくとも主電流配線層３２
０と第１の共通主電源板１０との間を弾性力により電気
的に接続する導電性弾性体４５Ａとを少なくとも備えて
構築されている。その他の構成は、本発明の第１の実施
の形態に係る圧接型半導体装置１の構成と同一である。
【００８２】導電性接続体４０Ａは、共通制御信号／主
電流板３０に装着され、共通制御信号／主電流板３０を
第１の共通主電源板１０に取り付ける棒状部材、好まし
くはＴ型ピンのような部材により構成されている。この
導電性接続体４０Ａの図中上側（他端側）は共通制御信
号／主電流板３０の最下層の主電流配線層３２０に少な
くとも電気的に接続されるようになっている。例えば、
導電性接続体４０Ａと主電流配線層３２０との間は半田
等の接合金属により接続されることが好ましい。導電性
接続体４０Ａの図中下側（一端側）は、第１の共通主電
源板１０の表面部分に配設された止め穴１２に少なくと
も水平方向に適度なクリアランス（組立作業上の遊び）
を持って差し込まれるようになっている。導電性接続体
４０Ａは、例えば本発明の第１の実施の形態に係る圧接
型半導体装置１の導電性接続体４０と同様に金属材料に
より形成されている。
【００８３】導電性弾性体４５Ａは、共通制御信号／主
電流板３０の主電流配線層３２０に少なくとも電気的に
接続され、導電性接続体４０Ａと第１の共通主電源板１
０（詳細には止め穴１２の内壁）との間に介在させるバ
ナナプラグにより構成されている。バナナプラグとは、
バナナのような形状を有し、水平方向に弾性力が作用す
るバネ部材である。導電性弾性体４５Ａは、導電性接続
体４０Ａとともに止め穴１２内部に差し込まれ、その弾
性力により、止め穴１２内部に導電性接続体４０Ａを保
持するとともに導電性接続体４０Ａと第１の共通主電源
板１０との間の電気的な接続を行うようになっている。
導電性弾性体４５Ａは、例えば本発明の第１の実施の形
態に係る圧接型半導体装置１の導電性弾性体４５と同様
に金属材料により形成されることが好ましい。
【００８４】このように構成される本発明の第２の実施
の形態に係る圧接型半導体装置１においては、本発明の
第１の実施の形態に係る圧接型半導体装置１により得ら
れる効果に加えて、導電性接続体４０Ａに棒状部材を使
用することにより、第１の共通主電源板１０に共通制御
信号／主電流板３０を簡易に取り付けることができると
ともに、導電性弾性体４５Ａにバナナプラグを使用する
ことにより、ネジ締めでは得られない、常時、接点に力
が加わった状態において、導電性接続体４０Ａを共通制
御信号／主電流板３０に電気的に接続することができ
る。従って、インダクタンスを減少することができると
ともに、組立性に優れた圧接型半導体装置１を提供する
ことができる。
【００８５】さらに、導電性接続体４０Ａの直径に対し
て、適度なクリアランスを持って第１の共通主電源板１
０の止め穴１２を形成するようにしたので、第１の共通
主電源板１０に対する共通制御信号／主電流板３０の位
置決め作業を容易に行うことができるとともに、導電性
弾性体４５Ｂにより第１の共通主電源板１０と共通制御
信号／主電流板３０との間の位置精度を補足向上させる
ことができる。従って、組立性に優れ、かつ第１の共通
主電源板１０と共通制御信号／主電流板３０との間を確
実に電気的に接続することができる信頼性に優れた圧接
型半導体装置１を提供することができる。
【００８６】圧接型半導体装置の第１の変形例：本発明
の第２の実施の形態に係る圧接型半導体装置１の第１の
変形例並びに後述する第２の変形例は、第１の共通主電
源板１０と共通制御信号／主電流板３０との間の他の接
続構造を説明するものである。
【００８７】図１０に示す圧接型半導体装置１は、共通
制御信号／主電流板３０の主電流配線層３２０、３２
２、３２４と第１の共通主電源板１０との間を少なくと
も電気的に接続する導電性接続体４０Ｂと、導電性接続
体４０Ｂと第１の共通主電源板１０との間を弾性力によ
り電気的に接続する導電性弾性体４５Ｂとを少なくとも
備えて構築されている。その他の構成は、本発明の第２
の実施の形態に係る圧接型半導体装置１の構成と同一で
ある。
【００８８】導電性接続体４０Ｂは、共通制御信号／主
電流板３０に装着され、共通制御信号／主電流板３０を
第１の共通主電源板１０に取り付ける棒状部材、好まし
くはＩ型ピンのような部材により構成されている。この
導電性接続体４０Ｂの図中上側は共通制御信号／主電流
板３０の最下層の主電流配線層３２０に少なくとも電気
的に接続されるようになっている。導電性接続体４０Ｂ
は、例えば共通制御信号／主電流板３０のスルーホール
配線３３０等を形成するスルーホール内に差し込むよう
になっており、差し込みと同時に主電流配線層３２０に
電気的に接続されるようになっている。必要に応じて、
導電性接続体４０Ｂと主電流配線層３２０との間を半田
等の接合金属により接続することができる。導電性接続
体４０Ａの図中下側は、第１の共通主電源板１０の表面
部分に配設された止め穴１２に少なくとも水平方向に適
度なクリアランスを持って差し込まれるようになってい
る。導電性接続体４０Ｂは、例えば本発明の第２の実施
の形態に係る圧接型半導体装置１の導電性接続体４０Ａ
と同様に金属材料により形成されている。
【００８９】導電性弾性体４５Ｂは、第１の共通主電源
板１０の止め穴１２の内部に配設され、少なくともこの
第１の共通主電源板１０と導電性接続体４０Ｂとの間に
介在させる板バネ部材により構成されている。導電性弾
性体４５Ｂは、導電性接続体４０Ｂが止め穴１２内部に
差し込まれると、その弾性力により、止め穴１２内部に
導電性接続体４０Ｂを保持するとともに導電性接続体４
０Ｂと第１の共通主電源板１０との間の電気的な接続を
行うようになっている。導電性弾性体４５Ｂは、例えば
本発明の第２の実施の形態に係る圧接型半導体装置１の
導電性弾性体４５Ａと同様に金属材料により形成される
ことが好ましい。
【００９０】なお、導電性弾性体４５Ｂは、必ずしも板
バネ部材に限られるものではなく、例えば第１の変形例
の導電性弾性体４５Ａと同様に、バナナプラグにより形
成してもよい。
【００９１】このように構成される本発明の第２の実施
の形態の第１の変形例に係る圧接型半導体装置１におい
ては、本発明の第２の実施の形態に係る圧接型半導体装
置１により得られる効果と同様の効果を得ることができ
る。
【００９２】圧接型半導体装置の第２の変形例：図１１
に示す圧接型半導体装置１は、共通制御信号／主電流板
３０の主電流配線層３２０、３２２、３２４と第１の共
通主電源板１０との間を少なくとも電気的に接続する導
電性接続体４０Ｃと、共通制御信号／主電流板３０と導
電性接続体４０Ｃとの間を弾性力により電気的に接続す
る導電性弾性体４５Ｃとを少なくとも備えて構築されて
いる。その他の構成は、本発明の第２の実施の形態に係
る圧接型半導体装置１の構成と同一である。
【００９３】導電性接続体４０Ｃは、第１の共通主電源
板１０に装着され、共通制御信号／主電流板３０を第１
の共通主電源板１０に取り付ける棒状部材、好ましくは
Ｉ型ピンのような部材により構成されている。この導電
性接続体４０Ｃの図中上側は共通制御信号／主電流板３
０の最上層の主電流配線層３２４に少なくとも電気的に
接続されるようになっている。導電性接続体４０Ｃは、
例えば第１の共通主電源板１０の表面部分に差し込ま
れ、この第１の共通主電源板１０と電気的に接続される
ようになっている。導電性接続体４０Ｃは、例えば本発
明の第２の実施の形態に係る圧接型半導体装置１の導電
性接続体４０Ａと同様に金属材料により形成されてい
る。
【００９４】導電性弾性体４５Ｃは、共通制御信号／主
電流板３０の最上層の主電流配線層３２４上に配設さ
れ、この主電流配線層３２４と導電性接続体４０Ｃの図
中上側との間に介在させる板バネ部材により構成されて
いる。導電性弾性体４５Ｃと主電流配線層３２４との間
は例えば半田等の接合金属により電気的かつ機械的に接
続されるようになっている。共通制御信号／主電流板３
０に配設された通し穴３１を通して導電性弾性体４５Ｃ
に導電性接続体４０Ｃを差し込むことにより、導電性弾
性体４５Ｃの弾性力により、導電性接続体４０Ｃに共通
制御信号／主電流板３０が保持されるとともに、主電流
配線層３２４と第１の共通主電源板３０との間が電気的
に接続されるようになっている。導電性弾性体４５Ｃ
は、例えば本発明の第２の実施の形態に係る圧接型半導
体装置１の導電性弾性体４５Ａと同様に金属材料により
形成されることが好ましい。
【００９５】このように構成される本発明の第２の実施
の形態の第２の変形例に係る圧接型半導体装置１におい
ては、本発明の第２の実施の形態に係る圧接型半導体装
置１により得られる効果と同様の効果を得ることができ
る。
【００９６】（その他の実施の形態）本発明は上記複数
の実施の形態によって記載したが、この開示の一部をな
す論述及び図面はこの発明を限定するものであると理解
すべきではない。この開示から当業者には様々な代替実
施の形態、実施例及び運用技術が明らかとなろう。
【００９７】例えば、上記実施の形態は、圧接型半導体
装置１の共通制御信号／主電流板３０を複数層の主電流
配線層３２０、３２２、３２４及び複数層の制御信号配
線層３２１、３２３により構成した場合を説明したが、
本発明は、絶縁体上に単層の主電流配線層及び単層の制
御信号配線層を形成した共通制御信号／主電流板として
もよい。さらに、本発明は、４層以上の多層の主電流配
線層及び３層以上の多層の制御信号配線層により共通制
御信号／主電流板３０を構成してもよい。
【００９８】さらに、上記実施の形態は、共通制御信号
／主電流板３０の絶縁層３１０等をガラスエポキシ樹脂
とし、板状で適度な剛性を有する共通制御信号／主電流
板３０として構成したが、本発明は、絶縁層３１０等を
耐熱性に優れたポリイミド樹脂等、変形可能な柔軟性を
有する板状又はフィルム状の共通制御信号／主電流板３
０として構成してもよい。
【００９９】また、本発明は、半導体素子７０が必ずし
もＩＧＢＴである必要はなく、ＭＯＳＦＥＴ、ＳＩＴ、
ＢＪＴ、ＳＩサイリスタ、ＧＴＯサイリスタ、ＩＥＧＴ
等の半導体素子を使用することができる。
【０１００】さらに、本発明は、圧接型半導体装置１の
平面形状、特に第１の共通主電源板１０の平面形状及び
第２の共通主電源板９０の平面形状が必ずしも円盤形状
である必要はなく、例えば正方形形状、長方形形状、５
角形以上の多角形形状等で構成することができる。
【０１０１】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。
【０１０２】
【発明の効果】本発明は、インダクタンスを減少するこ
とができ、かつ組立性の向上に優れた圧接型半導体装置
を提供することができる。
【０１０３】さらに、本発明は、上記目的を達成しつ
つ、電流集中、電力損失、電流振動等の不具合を改善す
ることができ、電気的特性の安定性に優れた圧接型半導
体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る各部品毎に分
解した圧接型半導体装置の分解断面構造図である。
【図２】本発明の第１の実施の形態に係る圧接型半導体
装置の断面構造図である。
【図３】本発明の第１の実施の形態に係る圧接型半導体
装置の内部に配列される半導体素子の斜視図である。
【図４】本発明の第１の実施の形態に係る半導体素子の
要部拡大断面図である。
【図５】本発明の第１の実施の形態に係る圧接型半導体
装置の半導体素子、制御電極プローブ、共通制御信号／
主電流板等の一部断面拡大構成図である。
【図６】本発明の第１の実施の形態に係る圧接型半導体
装置の導電性接続体及び導電性弾性体の拡大構成図であ
る。
【図７】本発明の第１の実施の形態の第１の変形例に係
る圧接型半導体装置の導電性接続体及び導電性弾性体の
拡大構成図である。
【図８】本発明の第１の実施の形態の第２の変形例に係
る圧接型半導体装置の導電性接続体及び導電性弾性体の
拡大構成図である。
【図９】本発明の第２の実施の形態に係る圧接型半導体
装置の導電性接続体及び導電性弾性体の拡大構成図であ
る。
【図１０】本発明の第２の実施の形態の第１の変形例に
係る圧接型半導体装置の導電性接続体及び導電性弾性体
の拡大構成図である。
【図１１】本発明の第２の実施の形態の第２の変形例に
係る圧接型半導体装置の導電性接続体及び導電性弾性体
の拡大構成図である。
【図１２】本発明の先行技術に係る圧接型半導体装置の
概略構成図である。
【符号の説明】
１ 圧接型半導体装置 １１ 突起電極部 １５ 側囲体 １５Ｇ ゲート端子 ２０ 絶縁体 ３０ 共通制御信号／主電流板 ３１ 通し穴 ３２０，３２２，３２４ 主電流配線層 ３２１，３２３ 制御信号配線層 ３１０，３１１，３１２ 絶縁層 ３３０，３３１，３３２ スルーホール配線 ３７ 制御電極プローブ ４０，４０Ａ，４０Ｂ，４０Ｃ 導電性接続体 ４５，４５Ａ，４５Ｂ，４５Ｃ 導電性弾性体 ４６ 第３の導電性弾性体 ４７ 第２の導電性弾性体 ５０ 第１の素子保持体 ５１ 第２の素子保持体 ５２ 熱緩衝板保持体 ６０ 第１の熱緩衝板 ７０ 半導体素子 ７１０ 第１の主電極 ７１１ 制御電極 ７１２ 第２の主電極 ８０ 第２の熱緩衝板 ９０ 第２の共通主電源板
フロントページの続き (72)発明者 大村 一郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 土門 知一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5F005 GA02 GA03

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 表面側に第１の主電極及び制御電極を有
    し、裏面側に第２の主電極を有する複数の半導体素子
    と、 前記複数の半導体素子を表面上に配列し、この複数の半
    導体素子の第２の主電極に電気的に接続された第２の共
    通主電源板と、 前記複数の半導体素子の表面上に配置され、この複数の
    半導体素子の第１の主電極に電気的に接続された第１の
    共通主電源板と、 前記複数の半導体素子間に配設され、前記制御電極に電
    気的に接続される制御信号配線層及び前記第１の主電極
    に電気的に接続される主電流配線層を少なくとも備えた
    共通制御信号／主電流板と、 前記主電流配線層と第１の共通主電源板との間を少なく
    とも電気的に接続する導電性接続体と、 前記主電流配線層と導電性接続体との間、又は前記第１
    の共通主電源板と導電性接続体との間を弾性力により電
    気的に接続する導電性弾性体とを少なくとも備えたこと
    を特徴とする圧接型半導体装置。
  2. 【請求項２】 前記共通制御信号／主電流板は、 少なくとも制御信号配線層と主電流配線層とを絶縁層を
    介在させて積層した配線基板であることを特徴とする請
    求項１に記載の圧接型半導体装置。
  3. 【請求項３】 前記導電性接続体は、前記共通制御信号
    ／主電流板を第１の共通主電源板に取り付けるネジ部材
    であり、 前記導電性弾性体は、前記ネジ部材と共通制御信号／主
    電流板との間に介在させるワッシャー又は皿バネである
    ことを特徴とする請求項２に記載の圧接型半導体装置。
  4. 【請求項４】 前記共通制御信号／主電流板と第１の共
    通主電源板との間に、前記主電流配線層と第１の共通主
    電源板との間を弾性力により電気的に接続する第２の導
    電性弾性体をさらに備えたことを特徴とする請求項３に
    記載の圧接型半導体装置。
  5. 【請求項５】 前記第１の共通主電源板に、前記主電流
    配線層に電気的に接続する突起状接続部をさらに備えた
    ことを特徴とする請求項３に記載の圧接型半導体装置。
  6. 【請求項６】 前記導電性接続体は、前記共通制御信号
    ／主電流板に装着され、前記共通制御信号／主電流板を
    第１の共通主電源板に取り付ける棒状部材であり、 前記導電性弾性体は、前記棒状部材と第１の共通主電源
    板との間に介在させるバナナプラグであることを特徴と
    する請求項２に記載の圧接型半導体装置。
  7. 【請求項７】 前記導電性接続体は、前記共通制御信号
    ／主電流板に装着され、前記共通制御信号／主電流板を
    第１の共通主電源板に取り付ける棒状部材であり、 前記導電性弾性体は、前記棒状部材と第１の共通主電源
    板との間に介在させる板バネ部材であることを特徴とす
    る請求項２に記載の圧接型半導体装置。
  8. 【請求項８】 前記導電性接続体は、前記第１の共通主
    電源板に装着され、前記共通制御信号／主電流板を第１
    の共通主電源板に取り付ける棒状部材であり、 前記導電性弾性体は、前記棒状部材と共通制御信号／主
    電流板との間に介在させる板バネ部材であることを特徴
    とする請求項２に記載の圧接型半導体装置。
  9. 【請求項９】 前記共通制御信号／主電流板の制御信号
    配線層と前記半導体素子の制御電極との間を電気的に接
    続する制御電極プローブをさらに備えたことを特徴とす
    る請求項１乃至請求項８のいずれかに記載の圧接型半導
    体装置。
JP2001015044A 2001-01-23 2001-01-23 圧接型半導体装置 Expired - Fee Related JP3954314B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001015044A JP3954314B2 (ja) 2001-01-23 2001-01-23 圧接型半導体装置
US10/051,001 US6548890B2 (en) 2001-01-23 2002-01-22 Press-contact type semiconductor device
CNB021023719A CN1278412C (zh) 2001-01-23 2002-01-23 压触式半导体器件
DE60228777T DE60228777D1 (de) 2001-01-23 2002-01-23 Halbleiterbauelement vom Druckkontakttyp
EP02001105A EP1225634B1 (en) 2001-01-23 2002-01-23 Press-contact type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001015044A JP3954314B2 (ja) 2001-01-23 2001-01-23 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JP2002222916A true JP2002222916A (ja) 2002-08-09
JP3954314B2 JP3954314B2 (ja) 2007-08-08

Family

ID=18881660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001015044A Expired - Fee Related JP3954314B2 (ja) 2001-01-23 2001-01-23 圧接型半導体装置

Country Status (5)

Country Link
US (1) US6548890B2 (ja)
EP (1) EP1225634B1 (ja)
JP (1) JP3954314B2 (ja)
CN (1) CN1278412C (ja)
DE (1) DE60228777D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096233A1 (ja) * 2008-01-30 2009-08-06 Nihon Inter Electronics Corporation 圧接型大電力用サイリスタモジュール

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127763B2 (ja) 2002-01-22 2008-07-30 株式会社東芝 半導体装置
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
CN100426381C (zh) * 2003-05-12 2008-10-15 新科实业有限公司 悬架挠性电缆和头组部件挠性电路之间的改进电连接
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
DE102004058946B4 (de) * 2004-12-08 2009-06-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Hilfsanschluss
JP5481680B2 (ja) * 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
CN106328621A (zh) * 2015-07-03 2017-01-11 国网智能电网研究院 垂直连接型功率模块
DE102016002821A1 (de) * 2016-03-05 2017-09-07 Wabco Gmbh Schaltkreis einer elektronischen Steuereinheit
CN108010904B (zh) * 2016-11-02 2020-04-24 株洲中车时代电气股份有限公司 一种功率半导体模块
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP2739970B2 (ja) * 1988-10-19 1998-04-15 株式会社東芝 圧接型半導体装置
DE59107655D1 (de) * 1991-02-22 1996-05-09 Asea Brown Boveri Abschaltbares Hochleistungs-Halbleiterbauelement
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3344552B2 (ja) * 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
GB9725960D0 (en) 1997-12-08 1998-02-04 Westinghouse Brake & Signal Encapsulating semiconductor chips
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP3629172B2 (ja) 1999-09-30 2005-03-16 株式会社東芝 圧接型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096233A1 (ja) * 2008-01-30 2009-08-06 Nihon Inter Electronics Corporation 圧接型大電力用サイリスタモジュール
JP2009182152A (ja) * 2008-01-30 2009-08-13 Nippon Inter Electronics Corp 圧接型大電力用サイリスタモジュール

Also Published As

Publication number Publication date
CN1367532A (zh) 2002-09-04
EP1225634A2 (en) 2002-07-24
US6548890B2 (en) 2003-04-15
DE60228777D1 (de) 2008-10-23
EP1225634B1 (en) 2008-09-10
JP3954314B2 (ja) 2007-08-08
CN1278412C (zh) 2006-10-04
US20020154482A1 (en) 2002-10-24
EP1225634A3 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
JP3256636B2 (ja) 圧接型半導体装置
JP4384279B2 (ja) 半導体装置
JP3954314B2 (ja) 圧接型半導体装置
US20020038873A1 (en) Semiconductor device including intermediate wiring element
JP2002026251A (ja) 半導体装置
US6452261B1 (en) Flat semiconductor device and power converter employing the same
JP3319569B2 (ja) 圧接型半導体装置
US6759735B2 (en) High power semiconductor device having semiconductor chips
JP2006261168A (ja) 半導体装置
JP2003197861A (ja) 電力用半導体サブモジュール及び電力用半導体モジュール
US6605870B2 (en) Pressure-contact type semiconductor device
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
JPH09321216A (ja) 電力用半導体装置
JP2000058820A (ja) パワー半導体素子及びパワーモジュール
US6445013B1 (en) Gate commutated turn-off semiconductor device
JP4409064B2 (ja) パワー素子を含む半導体装置
WO2020241239A1 (ja) 半導体装置
JP2002151646A (ja) 圧接型半導体装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP2003218306A (ja) 半導体装置およびその製造方法
JPH09213880A (ja) 内部圧接型半導体装置
JP4077130B2 (ja) ゲート転流型ターンオフサイリスタモジュール
US20020145188A1 (en) Flat semiconductor device and power converter employing the same
JP2003243608A (ja) 電力用モジュール
JPH0878619A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees