JP4384279B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4384279B2 JP4384279B2 JP34405998A JP34405998A JP4384279B2 JP 4384279 B2 JP4384279 B2 JP 4384279B2 JP 34405998 A JP34405998 A JP 34405998A JP 34405998 A JP34405998 A JP 34405998A JP 4384279 B2 JP4384279 B2 JP 4384279B2
- Authority
- JP
- Japan
- Prior art keywords
- contact pin
- semiconductor device
- path
- contact
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Description
【発明の属する技術分野】
本発明は、両面冷却型のハウジングへの複数の絶縁ゲート・バイポーラトランジスタ(IGBT)チップの封入のような半導体チップの封入に関するものであり、任意の構成要素としてアンチパラレルダイオード及び/又は抵抗性接続経路が封入される場合も含まれる。
【0002】
【発明の背景】
IGBTデバイスは、非常に複雑で精細なジオメトリー構造を持っているため、これによって許容可能な歩留まりで処理することができるIGBTチップの寸法は実際上制限される。より大きい寸法のIGBTデバイスが必要な場合は、チップの集合体を1つのユニットとして封入したもの(IGBTモジュール)から製造することができる。概して、このようなユニットの装置は片面冷却型構成のものとして製造され、チップが熱と電気を伝えるベースプレート、あるいはアノード端子と冷却コンタクトをなすスタッド上に実装される。エミッタリードとゲートリードは、ヘッダシール中のそれぞれの電極に共通に接続される。別個のチップ間の望ましくない相互作用を避けるために、共通のゲートポイントから各個のチップまでの接続にはその経路にバラスト抵抗が入れられるという特徴がある。エミッタリードとゲートリードの間の誘導ループも最小限に保つことが望ましい。
【0003】
シリコン・パワー・デバイス、特にダイオード、サイリスタ及びゲートターンオフ・サイリスタの有効定格電流を最大にし、かつ冷却を効率的にすると共に用途の柔軟性を高めるためには、主電流電極を形成する極片のどちらかあるいは両側から冷却することができる円板状モジュール(時として「ホッケーパックスタイル」として知られている)を用いることが一般的に行われるようになって来た。このようなモジュールの構造については、
Thyristors Design and Realization; by P.D. Taylor (Wiley, 1987)
(1992年ペーパーバック版の208ページ及び図6.7を参照)に記載されている。IGBTデバイスを同様に封入すると、ユーザにとって前記と同じような長所が得られる。欧州特許出願公開第EP0702406号明細書には、このようなデバイスで複数のIGBTチップ組み込んだものが開示されている。
【0004】
しかしながら、ここで開示されている内部配線、特にゲート信号の分配に関連する内部配線は複雑で、この形でデバイスを提供しようとしているメーカーにとって困難な場合があり得る。また、先行技術としては、欧州特許出願公開第EP0773585号及び第EP0746023号明細書も引用することができる。
【0005】
【課題を解決するための手段】
本発明は、その一態様として、予め形成されたサブアセンブリに組み付けられ、ハウジングのコレクタ電極(例えばアノード電極となるコレクタ電極)及びエミッタ電極との接続のためのコンタクト領域が得られるように配列された複数の半導体チップと、
前記サブアセンブリにおける電気的に絶縁された経路から突出し、導電性を有し、前記経路に挿入されたときに、一方の端部が前記半導体チップの表面の一部と電気的に接続するコンタクトピン装置と、
前記エミッタ電極の内面の凹部に配置され、絶縁インサートによって前記凹部から電気的に絶縁され、前記コンタクトピン装置の他方の端部と接触して電気信号を分配する導電シートと、
を前記ハウジング内に含む。
【0006】
前記サブアセンブリが、前記コンタクトピン装置の前記他方の端部と接触する面によって支持されていないときに、前記コンタクトピン装置が前記半導体チップと非接触状態になるように、前記経路及びコンタクトピン装置が構成されていてもよい。
【0007】
本発明は、パワーデバイス、パワーモジュールとすることができ、特に、IGBTが使用される場合には、IGBTモジュールとすることができる。
【0008】
ハウジングは両面冷却型のものであってもよい。
【0009】
前記エミッタ電極は平坦な外側面と反対側の内側面とを有し、前記エミッタ電極の内側面には凹部によって柱の輪郭が形成され、前記柱の壁面は前記エミッタ電極の前記外側面とほぼ直角をなし、前記柱の上端面は平坦であって前記外側面とほぼ平行であってもよい。
【0010】
前記凹部は、全て同じ深さまで形成され、エミッタ電極の前記内側面に同一レベルの底面が形成されてもよい。
【0011】
前記サブアセンブリは、絶縁性のプリフォームであり、前記柱の上方から下降させて前記柱を収容する開口が形成され、
前記プリフォームは、最終的に組み上がった状態で前記柱の上面より高くなる部分と、前記柱の上端面と実質的に同じ高さであって浅く窪んだ中央部分と、を有してもよい。
【0012】
前記経路は、前記柱の壁面に平行でかつ接近して延びて前記絶縁性のプリフォームに形成されていてもよい。
【0013】
前記プリフォームにおける前記窪んだ中央部分に、導電性の保持シムが設けられ、前記保持シムは、前記経路の端部の開口の閉塞を避けて形成されてもよい。
【0014】
一部に切り欠きが形成された窓を有する絶縁フレームが設けられ、前記窓の開口は、前記柱の水平方向の境界線に対応するとともに前記経路の垂直投影輪郭を含む領域に拡がり、
前記窓の開口内及び前記窓の切り欠き内に、導電性の緩衝シムと前記半導体チップのうちの1つが直列に配置されて、各柱の上端面の上方の保持シム上に載置され、
前記半導体チップの表面の前記一部は、それぞれの経路を占有する導電の前記コンタクトピン装置の端部に向けられてもよい。
【0015】
熱及び電気を伝える緩衝プレートが、全ての前記半導体チップの上面に重ねられて接触してもよい。
【0016】
カラークリップによって、前記保持シム、緩衝シム、半導体チップ及び緩衝プレートが前記プリフォームが組み付けられてもよい。
【0017】
半導体チップは、例えばIGBTチップとダイオードチップのように異なる種類のものが混在してもよく、コンタクトピン装置はそれらの中の必要なものにだけ設ければよい。
【0018】
前記エミッタ電極及びコレクタ電極(例えばアノード電極となるコレクタ電極)のそれぞれには金属フランジが形成され、
一方の前記金属フランジには絶縁カラーが取り付けられ、前記絶縁カラーは、他方の前記金属フランジに(例えば溶接によって)接合される別のフランジを有し、
組み上がった全ての構成部品が、前記ハウジングを構成する密封カプセルに封入されてもよい。
【0019】
前記絶縁カラーの壁面に固定されて電気的に前記導電シートに接続された引き込み導体の内端部が、共通の電気信号ポイント又はゲートポイントとなり、前記引き込み導体の外端部は信号電極又はゲート電極用に使用されてもよい。
【0020】
全体的な構成について前記以外の変形あるいは付加をおこなうことも可能である。
【0021】
前記エミッタ電極は、前記絶縁カラーを支持する第1の部分と、柱を支持する第2の部分と、の2つの部分を含んでもよい。
【0022】
この構成によれば、エミッタ電極の第2の部分の材料は、柱同士を隔てている横方向の距離が半導体チップの上部に重なる緩衝プレートのとほぼ同じ割合で熱膨張により伸びるように選択することが可能である。
【0023】
前記コンタクトピン装置が、ばね手段を含んで前記導電シート及び対応する前記半導体チップの両方との弾性接触を行う第1の手段と、
導電シートが弾性手段を含んでおり、前記コンタクトピン装置を、対応する前記半導体チップに接触させる第2の手段と、
のいずれか一方を含んでもよい。
【0024】
前記導電シートが、構造中に又は構造に固着して、各コンタクトピン装置に至るそれぞれの経路に入る抵抗を有する第1の手段と、
各コンタクトピン装置の構造中に抵抗が組み込まれる第2の手段と、
抵抗が、各コンタクトピン装置と接触する前記半導体チップの構造中に又は構造に固着して設けられる第3の手段と、
のうちいずれか一つを含んでもよい。
【0025】
本発明は、そのもう一つの態様として、予め形成されたサブアセンブリに組み付けられ、ハウジングのコレクタ電極(例えばアノード電極となるコレクタ電極)及びエミッタ電極との接続のためのコンタクト領域が得られるように配列された複数の半導体チップと、
前記サブアセンブリにおける電気的に絶縁された経路から突出し、導電性を有し、前記経路に挿入されたときに、一方の端部が前記半導体チップの表面の一部と電気的に接続するコンタクトピン装置と、
を前記ハウジング内に有し、
前記サブアセンブリが前記コンタクトピン装置の他方の端部と影響し合う面上に支持されていないときに、前記コンタクトピン装置が前記半導体チップと非接触状態になるように、前記経路及びコンタクトピン装置が構成されている。
【0026】
本発明は、パワーデバイス、パワーモジュールとすることができ、特に、IGBTが使用される場合には、IGBTモジュールとすることができる。
【0027】
【発明の実施の形態】
以下、本発明をその実施形態により添付図面を参照しつつ詳細に説明する。
【0028】
図1及び図4乃至6には、エミッタ及びコレクタ(アノード及びカソード)の一方、例えばエミッタコンタクト及び冷却部材などとして使用することができる銅などの導電材料で形成された円板状(形状はこれに限定されない)の主電極(エミッタ電極)1が示されている。主電極1には全体又は一部が平坦な面1aと、他の部材に対向する対向面2とが形成されている。対向面2には、一定のレベルの底面3aの深さまで切り込まれてスロット(凹部)3が形成され、1つ又は複数(例えば7本)の直立状の柱4が形成されている。柱4は正方形の水平横断面を有してもよい。図3に示すように、その中の1つ又は複数(例えば5本)の柱4のそれぞれは、少なくとも一角から小さい正方形の部分(形状はこれに限定されない)が切除されて、例えばL字形の断面が残るよう切欠部5が形成されている。切欠部5の正確な形状は、後で組み立てられるチップのコンタクトの要求によって決まり、それらの要求及び後で説明するこれと共に組み込まれる他の構成部品の形状に応じて種々変わり得る。
【0029】
スロット3の底には、ゲート信号を分配するための手段として作用させるための薄銅板(導電シート)7が配置され、主電極1に対して電気的に絶縁するために、好ましくは最小厚さの絶縁インサート6が設けられている。
【0030】
なお、絶縁インサート6及び薄銅板7は、積層板として一体化するか、あるいは金属被覆された絶縁体で置換しても同じ機能を得ることができる。
【0031】
絶縁性のプリフォーム(サブアセンブリ)8は、直立状の柱4の上方及び周囲を取り囲むように取り付けられ、嵌合してもよく、切欠部5によって形成された空間を埋める形状を有する。プリフォーム8は絶縁インサート6の上方に載って、薄銅板7を正しい位置に保持するよう作用する。絶縁プリフォーム8における切欠部5の空間を占有する部分には、それぞれの柱4の高さ方向と平行に延びる経路(ホール又は溝)8a(図2、3参照)が形成されている。
【0032】
各経路8aには、それぞれスプリング式などの弾性力を与えられるコンタクトピン装置9が挿入され、コンタクトピン装置9のヘッド9aは、経路8aから抜け落ちることがないよう十分な大きさの径を有する(図7参照)。各コンタクトピン装置9は、ばね9dの力に抗してスリーブ9c中を摺動可能なコンタクトピン9b及びヘッドコンタクト9eを具備する。また、この実施の形態においては、各コンタクトピン装置9は、半導体チップへの信号電流の分配を均等化するのに役立つように、抵抗器9fによって直列抵抗を与えるように設計される。
【0033】
プリフォーム8の外側部分の最上部は、柱4の最上部より高い位置にある。プリフォーム8の中央部8bは、柱4、スロット3及び切欠部5によって占められる領域を囲んでおり、柱4の上端面4aと実質的に同じ高さ、又はそれより高くならないように窪んでいる。凹部となったプリフォーム8の中央部8bには、ニッケルメッキ銅製などの導電性の保持シム10が、柱4の上面に平らに載置されるように独自の形で配置されている。保持シム10には、コンタクトピン装置9のヘッド9aを収容するために、切欠部5の位置に対応した開口10aが設けられいる。窓(例えば一部に切り欠きが形成された窓)11aを有する絶縁フレーム11が、保持シム10の上に載置され、これを取り囲むプリフォーム8の外側部分に対応して位置している。各窓11aは、半導体チップの種類に応じて、モリブデンなどで形成された緩衝シム12又は12aが各柱4の上端面4aの中心に置かれるように、柱4の正方形の水平方向の境界線(端面)に対応して形成されている。各緩衝シム12は切欠部5が形成された柱4の横断面に対応する形状を有し、組み立て時にはそれぞれの位置に応じた方向を向けられる。一方、各緩衝シム12aは正方形である。
【0034】
半導体チップ13又は13aは、モリブデンなどで形成された緩衝シム12又は12aよりわずかに大きく、各窓11aの周りの切り欠き11bの寸法によってその位置が設定される。少なくとも一つ又は複数のIGBTチップ13は、ゲート接続が必要で、エミッタ又はコレクタのうちの一方、例えばエミッタフェース(エミッタ電極)を下向きにして柱4の上方に置かれ、介在用の緩衝シム12を用いて、ゲートコンタクト領域(ゲート電極)がコンタクトピン装置9の真上に来るように配向される。一方、少なくとも一つ又は複数の半導体チップ13aは、ダイオードチップであり、介在用の緩衝シム12aを用いて切欠部5のない柱4上に一方の電極、例えばアノード(アノード電極)を下にして載置される。各緩衝シム12、12aとその対応する半導体チップ13、13aの厚さの和は、全ての半導体チップ13、13aの上面が実質的に同一平面上にあり、かつ絶縁フレーム11の高さより上に来て、できるだけ等しくなるように整えられる。
【0035】
組み付け後の半導体チップ13、13a上には、モリブデンなどで形成された緩衝プレート14が載置され、プリフォーム8の外側リム(外周端部)によって中心が取られると共に、プリフォーム8に固着可能なカラークリップ15によって正しい位置に保持される。
【0036】
封入は、最後の段階として、エミッタ及びコレクタ(アノード及びカソード)の他方、例えばアノードコンタクト及び冷却部材として作用する円板状などの電極例えば銅電極(アノード電極)16によって行われ、銅電極16にはフランジ16aが取り付けられている。フランジ16aは、例えば管状をなす絶縁カラー例えばセラミックカラー17により支持されたフランジ17aに溶接することができ、セラミックカラー17の他端部は、ダイヤフラム(フランジ)17bによってエミッタ電極(主電極)1の周壁に固着することができる。セラミックハウジング(密封カプセル)の壁中に固定することができるリード引き込みシール(導電シート)18は、内部で薄銅板7に接続され、外部はゲート電極として機能する。ゲート端子(ゲート電極)から各個のIGBTチップへの電気経路には、コンタクトピン装置9に組み込まれた抵抗器9fによってそれぞれ独自のバラスト抵抗器(安定化するための抵抗器)が設けられる。組立工程で、それぞれの抵抗器を各ピン9bが接触する薄銅板7の表面上の位置に取り付けたり、あるいはIGBTチップ自体の構造中に組み込むことも可能である。スロット3のベース3aにおける薄銅板7とエミッタ電極(主電極1)の材料との間、また柱4と各コンタクトピン9bとの間の距離が小さいことによって、ゲート電極とエミッタ電極との間に印加される信号の経路のループインダクタンスが確実に低く保たれ、その結果、電流の分配は基本的にバラスト抵抗器によって決定されることになる。
【0037】
本実施の形態における前記の構成の主要な長所は、組み立てを容易にするために、コンタクトピン装置9がIGBTチップを上向きに押し上げてチップを平らに載置する妨げにならないようにコンタクトピン装置9の下端部が無支持の状態のまま、プリフォーム8及びその上に載置される種々の構成部品を独立にサブアセンブリとしてあらかじめ組み立てることができることである。カラークリップ15を正しい位置に固定した後、各構成部品を組み付けたプリフォーム8を柱4の上方から容易に下降させて、絶縁インサート8上にもたせることができる。また、スプリング式のコンタクトピン装置9の下端部(コンタクトピン9b)を、薄銅板7に接触させ、他端部(ヘッドコンタクト9e)をIGBTチップ13に接触させることができる。
【0038】
本実施の形態における前記の構成のもう一つの長所は、各コンタクトピン9bの下端部への接続は共通接続ではなく別々に接続できるが、組み付け部品からなるあらかじめ形成されたサブアセンブリをエミッタ電極、アノード電極及びゲート電極によって得られる標準的な接続をエミュレートする(模倣する)特殊なジグに挿入することも可能であることである。このようにすることによって、各チップをゲート応答について個別に試験し、欠陥のあるチップを検出して、交換することが可能になる。
【0039】
前記の実施の形態は、薄銅板7の弾性によってチップと接触させるようにした非圧縮型のコンタクトピン装置9を使うように変形することができ、これには、例えば適切な位置にスプリングコンタクトを形成するベリリウム銅あるいは燐青銅材料を用いるか、あるいは経路8aに摩擦嵌めされるばね付きピンよりなるコンタクトピン装置で、構成部品の組み立てによって圧縮されたばね付きピン中に生じる推力より、臨界(最大)摩擦力が小さいものをもちいることができる。こうすることで、ピンが非接触位置で固着しないようになる。
【0040】
図8は、プリフォーム8(図1乃至6)とカラークリップ15(図1、4、5)の機能を一つにまとめた変形例のプリフォーム28と共に緩衝プレート14を示し、図示の矢印はこれらの2つの部分の最終段階の組み立て方を示している。この変形例のプリフォーム28は、所定の位置に押し込まれた時緩衝プレート14を把持する保持弾性保持タブ28cを具備しており、これによってカラークリップは不要になる。保持タブの変形例の形状が部材23dとして図示されている(図9参照)。この場合、保持タブの内側面には、緩衝プレート14の外周面に形成された1つ又は複数の溝(図示省略)と係合して保持をより確実にすることが可能な凸部が設けられている。
【0041】
本発明では、「アノード電極」が構成要件となっているが、「アノード電極」を「コレクタ電極」に置き換えれば、コレクタ電極がアノード電極である場合のみならず、コレクタ電極がカソード電極である場合も含むことになる。
【図面の簡単な説明】
【図1】5つのIGBT半導体チップの他2つのダイオードチップを封入する本発明の一実施形態の半導体装置アセンブリにおける一連の構成部品を示す分解図である。
【図2】前記アセンブリの絶縁プリフォームの斜視図である。
【図3】前記アセンブリの構成部品の一部を示す平面図である。
【図4】図3の線X−X′で切断した前記アセンブリの断面図である。
【図5】図3の線Y−Y′で切断した前記アセンブリの断面図である。
【図6】図3の線A−A′で切断した前記アセンブリの断面図である。
【図7】前記アセンブリの1本のコンタクトピン装置の構造を示す図である。
【図8】絶縁プリフォームのもう一つの実施形態を示す図である。
【図9】図8のプリフォームにおける一部の代替構造を示す図である。
【符号の説明】
1 エミッタ電極
4 柱
6 絶縁インサート
7 導電シート
8 サブアセンブリ
8a 経路
9 コンタクトピン装置
10 保持シム
11 絶縁フレーム
12,12a 緩衝シム
13、13a 半導体チップ
14 緩衝プレート
15 カラークリップ
16 アノード電極
17 絶縁カラー
18 導電シート
Claims (15)
- 予め形成されたサブアセンブリに組み付けられ、ハウジングのアノード電極及びエミッタ電極との接続のためのコンタクト領域が得られるように配列された複数の半導体チップと、
前記サブアセンブリにおける電気的に絶縁された経路から突出し、導電性を有し、前記経路に挿入されたときに、一方の端部が前記半導体チップの表面の一部と電気的に接続するコンタクトピン装置と、
前記エミッタ電極の内面の凹部に配置され、絶縁インサートによって前記凹部から電気的に絶縁され、前記コンタクトピン装置の他方の端部と接触して電気信号を分配する導電シートと、
を前記ハウジング内に含み、
前記サブアセンブリが、前記コンタクトピン装置の前記他方の端部と接触する面によって支持されていないときに、前記コンタクトピン装置が前記半導体チップと非接触状態になるように、前記経路及びコンタクトピン装置が構成されている半導体装置。 - 前記エミッタ電極は平坦な外側面と反対側の内側面とを有し、前記エミッタ電極の内側面には凹部によって柱の輪郭が形成され、前記柱の壁面は前記エミッタ電極の前記外側面とほぼ直角をなし、前記柱の上端面は平坦であって前記外側面とほぼ平行である請求項1に記載の半導体装置。
- 前記エミッタ電極の前記内側面に形成された前記凹部は、複数でそれぞれが同じ深さまで形成され、エミッタ電極の前記内側面に同一レベルの底面が形成される請求項2記載の半導体装置。
- 前記サブアセンブリは、絶縁性のプリフォームであり、前記柱の上方から下降させて前記柱を収容する開口が形成され、
前記プリフォームは、最終的に組み上がった状態で前記柱の上面より高くなる部分と、前記柱の上端面と実質的に同じ高さであって浅く窪んだ中央部分と、を有する請求項2又は3に記載の半導体装置。 - 前記経路は、前記柱の壁面に平行でかつ接近して延びて前記絶縁性のプリフォームに形成されている請求項4記載の半導体装置。
- 前記プリフォームにおける前記窪んだ中央部分に、導電性の保持シムが設けられ、前記保持シムは、前記経路の端部の開口の閉塞を避けて形成される請求項4又は5に記載の半導体装置。
- 一部に切り欠きが形成された窓を有する絶縁フレームが設けられ、前記窓の開口は、前記柱の水平方向の境界線に対応するとともに前記経路の垂直投影輪郭を含む領域に拡がり、
前記窓の開口内及び前記窓の切り欠き内に、導電性の緩衝シムと前記半導体チップのうちの1つが直列に配置されて、各柱の上端面の上方の保持シム上に載置され、
前記半導体チップの表面の前記一部は、それぞれの経路を占有する導電の前記コンタクトピン装置の端部に向けられる請求項6記載の半導体装置。 - 熱及び電気を伝える緩衝プレートが、全ての前記半導体チップの上面に重ねられて接触する請求項1乃至7のいずれかに記載の半導体装置。
- カラークリップによって、前記保持シム、緩衝シム、半導体チップ及び緩衝プレートが前記プリフォームが組み付けられた請求項8に記載の半導体装置。
- 前記エミッタ電極及びアノード電極のそれぞれには金属フランジが形成され、
一方の前記金属フランジには絶縁カラーが取り付けられ、前記絶縁カラーは、他方の前記金属フランジに接合される別のフランジを有し、
組み上がった全ての構成部品が、前記ハウジングを構成する密封カプセルに封入された請求項1乃至9のいずれかに記載の半導体装置。 - 前記絶縁カラーの壁面に固定されて電気的に前記導電シートに接続された引き込み導体の内端部が、共通の電気信号ポイント又はゲートポイントとなり、前記引き込み導体の外端部は信号電極又はゲート電極用に使用される請求項10記載の半導体装置。
- 前記エミッタ電極は、前記絶縁カラーを支持する第1の部分と、柱を支持する第2の部分と、の2つの部分を含む請求項10又は11に記載の半導体装置。
- 前記コンタクトピン装置が、ばね手段を含んで前記導電シート及び対応する前記半導体チップの両方との弾性接触を行う第1の手段と、
導電シートが弾性手段を含んでおり、前記コンタクトピン装置を、対応する前記半導体チップに接触させる第2の手段と、
のいずれか一方を含む請求項1乃至12のいずれかに記載の半導体装置。 - 前記導電シートが、構造中に又は構造に固着して、各コンタクトピン装置に至るそれぞれの経路に入る抵抗を有する第1の手段と、
各コンタクトピン装置の構造中に抵抗が組み込まれる第2の手段と、
抵抗が、各コンタクトピン装置と接触する前記半導体チップの構造中に又は構造に固着して設けられる第3の手段と、
のうちいずれか一つを含む請求項1乃至13のいずれかに記載の半導体装置。 - 予め形成されたサブアセンブリに組み付けられ、ハウジングのアノード電極及びエミッタ電極との接続のためのコンタクト領域が得られるように配列された複数の半導体チップと、
前記サブアセンブリにおける電気的に絶縁された経路から突出し、導電性を有し、前記経路に挿入されたときに、一方の端部が前記半導体チップの表面の一部と電気的に接続するコンタクトピン装置と、
を前記ハウジング内に有し、
前記サブアセンブリが前記コンタクトピン装置の他方の端部と影響し合う面上に支持されていないときに、前記コンタクトピン装置が前記半導体チップと非接触状態になるように、前記経路及びコンタクトピン装置が構成されている半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9725960.0A GB9725960D0 (en) | 1997-12-08 | 1997-12-08 | Encapsulating semiconductor chips |
GB9725960.0 | 1997-12-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11238826A JPH11238826A (ja) | 1999-08-31 |
JP4384279B2 true JP4384279B2 (ja) | 2009-12-16 |
Family
ID=10823296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34405998A Expired - Lifetime JP4384279B2 (ja) | 1997-12-08 | 1998-12-03 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6303974B1 (ja) |
EP (1) | EP0923127A3 (ja) |
JP (1) | JP4384279B2 (ja) |
GB (2) | GB9725960D0 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330283A (ja) * | 1998-05-15 | 1999-11-30 | Toshiba Corp | 半導体モジュール及び大型半導体モジュール |
JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
US6804103B1 (en) * | 1999-09-28 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for manufacturing the same |
JP3676240B2 (ja) * | 2000-02-07 | 2005-07-27 | 株式会社東芝 | 圧接型半導体装置 |
US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
EP1148547B8 (en) * | 2000-04-19 | 2016-01-06 | Denso Corporation | Coolant cooled type semiconductor device |
DE10022341B4 (de) * | 2000-05-08 | 2005-03-31 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Elektronisches Leistungsmodul |
EP1168446A3 (en) | 2000-06-23 | 2008-01-23 | Westcode Semiconductors Limited | Housing semiconductor chips |
JP3954314B2 (ja) * | 2001-01-23 | 2007-08-08 | 株式会社東芝 | 圧接型半導体装置 |
US6784540B2 (en) | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
EP1318545A1 (de) * | 2001-12-06 | 2003-06-11 | Abb Research Ltd. | Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul |
EP1318547B1 (de) * | 2001-12-06 | 2013-04-17 | ABB Research Ltd. | Leistungshalbleiter-Modul |
JP4022066B2 (ja) * | 2001-12-28 | 2007-12-12 | 株式会社エンプラス | 部材取付構造 |
JP4127763B2 (ja) | 2002-01-22 | 2008-07-30 | 株式会社東芝 | 半導体装置 |
US7397137B2 (en) * | 2002-07-15 | 2008-07-08 | International Rectifier Corporation | Direct FET device for high frequency application |
US7579697B2 (en) | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
US6678163B1 (en) | 2002-12-19 | 2004-01-13 | Westcode Semiconductors Limited | Housing for semiconductor chips |
US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
US7524701B2 (en) * | 2005-04-20 | 2009-04-28 | International Rectifier Corporation | Chip-scale package |
US7230333B2 (en) | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
US8466546B2 (en) | 2005-04-22 | 2013-06-18 | International Rectifier Corporation | Chip-scale package |
JP4242401B2 (ja) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | 半導体装置 |
US7961470B2 (en) * | 2006-07-19 | 2011-06-14 | Infineon Technologies Ag | Power amplifier |
JP4795883B2 (ja) * | 2006-07-21 | 2011-10-19 | 株式会社日立ハイテクノロジーズ | パターン検査・計測装置 |
EP2769410B8 (en) | 2011-10-21 | 2022-01-05 | Hitachi Energy Switzerland AG | Power semiconductor module and power semiconductor module assembly with multiple power semiconductor modules |
CN103390642B (zh) * | 2013-08-01 | 2016-06-22 | 株洲南车时代电气股份有限公司 | 一种igbt器件及整晶圆igbt芯片的封装方法 |
US9177943B2 (en) | 2013-10-15 | 2015-11-03 | Ixys Corporation | Power device cassette with auxiliary emitter contact |
US9099316B2 (en) | 2013-10-15 | 2015-08-04 | Ixys Corporation | Sintered backside shim in a press pack cassette |
CN104362141B (zh) * | 2014-11-26 | 2017-06-23 | 国家电网公司 | 一种大功率压接型igbt模块 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667219A (en) * | 1984-04-27 | 1987-05-19 | Trilogy Computer Development Partners, Ltd. | Semiconductor chip interface |
JP3258200B2 (ja) * | 1995-05-31 | 2002-02-18 | 株式会社東芝 | 圧接型半導体装置 |
EP0499707B1 (de) * | 1991-02-22 | 1996-04-03 | Asea Brown Boveri Ag | Abschaltbares Hochleistungs-Halbleiterbauelement |
US5297001A (en) * | 1992-10-08 | 1994-03-22 | Sundstrand Corporation | High power semiconductor assembly |
JP3471880B2 (ja) * | 1994-02-23 | 2003-12-02 | 三菱電機株式会社 | 圧接型半導体装置 |
JP3256636B2 (ja) * | 1994-09-15 | 2002-02-12 | 株式会社東芝 | 圧接型半導体装置 |
JP3588503B2 (ja) * | 1995-06-20 | 2004-11-10 | 株式会社東芝 | 圧接型半導体装置 |
DE19530264A1 (de) * | 1995-08-17 | 1997-02-20 | Abb Management Ag | Leistungshalbleitermodul |
JPH09135023A (ja) * | 1995-11-08 | 1997-05-20 | Toshiba Corp | 圧接型半導体装置 |
US6452261B1 (en) * | 1997-03-26 | 2002-09-17 | Hitachi, Ltd. | Flat semiconductor device and power converter employing the same |
-
1997
- 1997-12-08 GB GBGB9725960.0A patent/GB9725960D0/en not_active Ceased
-
1998
- 1998-11-27 EP EP98309738A patent/EP0923127A3/en not_active Withdrawn
- 1998-11-27 GB GB9826138A patent/GB2332092B/en not_active Expired - Lifetime
- 1998-12-03 JP JP34405998A patent/JP4384279B2/ja not_active Expired - Lifetime
- 1998-12-07 US US09/206,673 patent/US6303974B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2332092A (en) | 1999-06-09 |
GB9725960D0 (en) | 1998-02-04 |
JPH11238826A (ja) | 1999-08-31 |
EP0923127A2 (en) | 1999-06-16 |
EP0923127A3 (en) | 1999-10-06 |
GB9826138D0 (en) | 1999-01-20 |
GB2332092B (en) | 2002-10-23 |
US6303974B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4384279B2 (ja) | 半導体装置 | |
JP3256636B2 (ja) | 圧接型半導体装置 | |
JP3923716B2 (ja) | 半導体装置 | |
JP3180863B2 (ja) | 加圧接触形半導体装置およびその組立方法 | |
US6452261B1 (en) | Flat semiconductor device and power converter employing the same | |
US6285076B1 (en) | Press-connection semiconductor device and press-connection semiconductor assembly | |
KR101734712B1 (ko) | 파워모듈 | |
US6373129B1 (en) | Semiconductor apparatus with pressure contact semiconductor chips | |
US6281569B1 (en) | Pressure-contact semiconductor device | |
JP3954314B2 (ja) | 圧接型半導体装置 | |
US5726466A (en) | Press pack power semiconductor device incorporating a plurality of semiconductor elements | |
US5043795A (en) | Semiconductor device | |
US3476986A (en) | Pressure contact semiconductor devices | |
JPH06232303A (ja) | 電力用半導体素子 | |
US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
US3293510A (en) | Semiconductor controlled rectifier with spring biased electrode contacts | |
CN112687676B (zh) | 压接式igbt子模组及压接式igbt模块 | |
JP2002151646A (ja) | 圧接型半導体装置 | |
US6339231B1 (en) | Gate commutated turn-off thyristor module | |
US20020145188A1 (en) | Flat semiconductor device and power converter employing the same | |
US6147410A (en) | Electronic component and method of manufacture | |
JPH05211259A (ja) | 半導体装置 | |
JP3995618B2 (ja) | 半導体装置 | |
US20220328385A1 (en) | Semiconductor device | |
US3460002A (en) | Semiconductor diode construction and mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |