JP3588503B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP3588503B2 JP3588503B2 JP15338495A JP15338495A JP3588503B2 JP 3588503 B2 JP3588503 B2 JP 3588503B2 JP 15338495 A JP15338495 A JP 15338495A JP 15338495 A JP15338495 A JP 15338495A JP 3588503 B2 JP3588503 B2 JP 3588503B2
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- semiconductor chips
- pressure
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
【０００１】
【産業上の利用分野】
この発明は、複数の半導体チップを一括して圧接した状態で使用する圧接型半導体装置に関する。
【０００２】
【従来の技術】
従来、圧接型半導体装置としては、単一の半導体チップを圧接電極板で挟んだ構造が広く知られている。しかしながら、この種の圧接型半導体装置にあっては、定格電流を増大させるためには、チップサイズを大きくする必要があるため、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題がある。
【０００３】
【発明が解決しようとする課題】
上記のように従来の圧接型半導体装置は、大容量化が難しいという問題があった。また、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題があった。
【０００４】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置を提供することにある。
【０００５】
また、この発明の他の目的は、複数の半導体チップを一括して圧接する構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置を提供することにある。
【０００６】
この発明の更に他の目的は、厚さが異なる複数種類の半導体チップを圧接した構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明の請求項１に記載した圧接型半導体装置は、同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する第１の圧接電極板と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第２の圧接電極板とを具備し、上記第１，第２の圧接電極板は、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記半導体チップの厚さの相違を、上記熱緩衝板で補正することを特徴としている。
【０００８】
また、この発明の請求項２に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正するものであることを特徴としている。
【０００９】
更に、この発明の請求項３に記載した圧接型半導体装置は、同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記半導体チップの厚さの相違を上記熱緩衝板で補正し、且つ上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正することを特徴としている。
この発明の請求項４に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップに対応する表面部より上記半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、上記複数の半導体チップの厚さのばらつきを補正するものであることを特徴としている。
また、この発明の請求項５に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板とこれら熱緩衝板上に配置され、上記半導体チップと熱緩衝板との厚さの和のばらつきを補正する厚さ補正部材と、上記半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記熱緩衝板、上記半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接す る第１，第２の圧接電極板とを具備し、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記厚さ補正部材を変形することにより、上記半導体チップと上記熱緩衝板との厚さの和のばらつきを補正することを特徴としている。
【００１０】
請求項６に示すように、請求項１に記載の装置において、前記各半導体チップの厚さと前記複数の熱緩衝板の厚さの和の相違は４０μｍより小さいことを特徴とする。
【００１１】
請求項７に示すように、請求項２、３、５いずれか１つの項に記載の装置において、前記厚さ補正部材は銅からなり、上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和のばらつきは４０μｍより小さいことを特徴とする。
請求項８に示すように、請求項４の装置において、前記厚さ補正部材は銅からなり、上記各半導体チップの厚さのばらつきは４０μｍより小さいことを特徴とする。
【００１２】
請求項９に示すように、請求項１ないし３、５ないし７いずれか１つの項に記載の装置において、前記各熱緩衝板と前記各半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする。
【００１３】
請求項１０に示すように、請求項２、３、５、７いずれか１つの項に記載の圧接型半導体装置において、前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記各熱緩衝板はそれぞれ上記各チップフレーム内を通して前記各半導体チップの主表面に当接することを特徴とする。
また、請求項１１に示すように、請求項１、４、８いずれか１つの項に記載の装置において、前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする。
【００１４】
請求項１２に示すように、請求項１ないし１１いずれか１つの項に記載の装置において、前記複数の半導体チップは、複数のＩＧＢＴチップと複数のＦＲＤチップとを含み、上記各ＦＲＤチップは上記各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする。
【００１５】
この発明の請求項１３に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられ、上記第２半導体チップの厚さとの和を、上記第１半導体チップの厚さと上記第１熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第２熱緩衝板と、上記第１，第２の熱緩衝板上に配置され、上記第１，第２の半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する第１の圧接電極板と、上記第１，第２の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第２の圧接電極板とを具備し、上記第１，第２の圧接電極板は、上記第１，第２の熱緩衝板、上記第１，第２の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記第１の半導体チップと上記第２の半導体チップとの厚さの相違を、上記第１，第２の熱緩衝板で補正することを特徴としている。
【００１６】
また、この発明の請求項１４に記載にした圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられた複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に配置され、上記第１，第２半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、第１，第２熱緩衝板と第１，第２半導体チップの厚さの和のばらつきを補正するものであることを特徴としている。
【００１７】
更に、この発明の請求項１５に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられ、上記第２半導体チップの厚さとの和を、上記第１半導体チップの厚さと上記第１熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に配置され、上記第１，第２半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１半導体チップの厚さと上記第２半導体チップの厚さとの相違を上記第１，第２の熱緩衝板で補正し、且つ上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、第１，第２熱緩衝板と第１，第２半導体チップの厚さの和のばらつきを補正することを特徴としている。
この発明の請求項１６に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１，第２半導体チップにそれぞれ対応する表面部より上記第１，第２の半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２の半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記柱状の突起部を変形させることにより、上記第１，第２半導体チップの厚さのばらつきを補正するものであることを特徴としている。
また、この発明の請求項１７に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられた複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に形成され、上記第１半導体チップと第１熱緩衝板との厚さの和のばらつきを補正し、上記第２半導体チップと第２熱緩衝板との厚さの和のばらつきを補正する複数の厚さ補正部材と、上記第１、第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて、上記第１，第２半導体チップと上記第１，第２熱緩衝板との厚さの和に応じて上記厚さ補正部材を変形させることにより、上記第１，第２半導体チップと上記第１，第２熱緩衝板との厚さの和のばらつきを補正することを特徴としている。
【００１８】
請求項１８に示すように、請求項１３の装置において、前記第１半導体チップの厚さと前記第１熱緩衝板の厚さとの和と、前記第２半導体チップの厚さと前記第２熱緩衝板の厚さとの和との相違は、４０μｍより小さいことを特徴とする。
【００１９】
請求項１９に示すように、請求項１４、１５、１７いずれか１つの項に記載の装置において、前記厚さ補正部材は銅からなり、前記第１半導体チップの厚さと前記第１熱緩衝板の厚さとの和と、前記第２半導体チップの厚さと前記第２熱緩衝板の厚さとの和とのばらつきは、４０μｍより小さいことを特徴とする。
また、請求項２０に示すように、請求項１６の装置において、前記厚さ補正部材は銅からなり、前記第１，第２半導体チップの厚さのばらつきは、４０μｍより小さいことを特徴とする。
【００２０】
請求項２１に示すように、請求項１３ないし１５、１７ないし１９いずれか１つの項に記載の装置において、前記第１，第２熱緩衝板と前記第１，第２半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする。
【００２１】
請求項２２に示すように、請求項１３、１８、２１いずれか１つの項に記載の装置において、前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第１，第２熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第１，第２半導体チップの主表面に当接することを特徴とする。
【００２２】
請求項２３に示すように、請求項１４、１５、１７、１９いずれか１つの項に記載の装置において、前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第１，第２熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第１，第２半導体チップの主表面に当接することを特徴とする。
請求項２４に示すように、請求項１６または２０に記載の装置において、前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする。
【００２３】
請求項２５に示すように、請求項１３ないし２４いずれか１つの項に記載の装置において、前記第１半導体チップはＩＧＢＴチップであり、前記第２半導体チップはＦＲＤチップであり、上記各ＦＲＤチップは上記各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする。
【００２４】
【作用】
請求項１ないし２５のような構成によれば、複数の半導体チップを圧接しており、定格電流を増大させる際には半導体チップの数を増やせば良いので大容量化が容易にでき、且つ小さいサイズの半導体チップを多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【００２５】
請求項１に記載した構成では、厚さが異なる複数の半導体チップを圧接する場合に、半導体チップの厚さの相違を熱緩衝板で補正するので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００２６】
また、請求項２に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００２７】
更に、請求項３に記載した構成では、厚さが異なる複数の半導体チップを圧接する場合に、半導体チップの厚さの相違を熱緩衝板で補正し、且つ厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重をより均一化且つ最適化できる。
また、請求項４に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さのばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
更に、請求項５に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００２８】
上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和の相違やばらつきは、４０μｍより小さいことが好ましい。
各熱緩衝板と各半導体チップの主表面との間にそれぞれ軟金属箔を設ければ、各熱緩衝板と各半導体チップとの電気的な接触を良好にできる。
【００２９】
複数の半導体チップの主表面と第１の圧接電極板または厚さ補正部材との間に枠状のチップフレームを介在させれば、各半導体チップの水平方向の位置出しと固定を容易に行うことができる。
【００３０】
複数の半導体チップとしてＩＧＢＴチップとＦＲＤチップを設け、各ＦＲＤチップを各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続することによりマルチチップの逆導通圧接型ＩＧＢＴを形成できる。
【００３１】
請求項９に記載した構成では、厚さが異なる複数の第１，第２の半導体チップを圧接する場合に、第１，第２の熱緩衝板によって第１，第２の半導体チップの厚さの相違を補正できるので、第１，第２の圧接電極板で圧力を加えた時に、厚さが異なる第１，第２の半導体チップに加わる荷重を均一化且つ最適化できる。
【００３２】
また、請求項１０に記載した構成では、第１，第２の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、第１，第２の半導体チップの厚さと第１，第２の熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００３３】
更に、請求項１５に記載した構成では、厚さが異なる第１，第２の半導体チップを圧接する場合に、第１，第２の半導体チップの厚さの相違を熱緩衝板で補正し、且つ厚さ補正部材の柱状の突起部を塑性変形させることにより、第１，第２の半導体チップの厚さと第１，第２の熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、第１，第２の半導体チップに加わる荷重をより均一化且つ最適化できる。
また、請求項１６に記載した構成では、第１，第２の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、第１，第２の半導体チップの厚さのばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
更に、請求項１７に記載した構成では、第１，第２の半導体チップを圧接する場合に、厚さ補正部材を塑性変形させることにより、第１，第２の半導体チップの厚さと第１，第２の熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００３４】
第１半導体チップの厚さと第１熱緩衝板の厚さとの和と、第２半導体チップの厚さと第２熱緩衝板の厚さとの和との相違やばらつきは、４０μｍより小さいことが好ましい。
【００３５】
第１，第２熱緩衝板と第１，第２半導体チップの主表面との間にそれぞれ軟金属箔を介在させれば、第１，第２熱緩衝板と第１，第２半導体チップとの電気的な接触を良好にできる。
【００３６】
第１，第２半導体チップの主表面と第１の圧接電極板または厚さ補正部材との間に枠状のチップフレームを介在させれば、第１，第２半導体チップの水平方向の位置出しと固定を行うことができる。
【００３７】
第１半導体チップとしてＩＧＢＴチップ、第２半導体チップとしてＦＲＤチップを設け、各ＦＲＤチップを各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続することによりマルチチップの逆導通圧接型ＩＧＢＴを形成できる。
【００３８】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。
図１は、この発明の実施例に係る圧接型半導体装置の断面図である。この実施例では、複数の圧接型ＩＧＢＴチップと、これらＩＧＢＴチップにそれぞれ通電方向を逆にして並列接続される複数のＦＲＤ（フリーホイールダイオード）チップとを圧接してマルチチップの逆導通圧接型ＩＧＢＴを構成している。
【００３９】
図１において、１０は例えばセラミック製の外囲器、１１，１１，…はＩＧＢＴチップ、１２，１２，…はＦＲＤチップ、１３，１３，…は各チップ１１，１１，…，１２，１２，…の四辺を固定し、水平方向に対する位置出しと固定を行う枠状のチップフレームである。これらチップフレーム１３，１３，…は、シリコーン樹脂やポリエーテルイミド等からなり、各チップ１１，１１，…，１２，１２，…に接着剤等を用いて固着される。また、１４−１，１４−１，…及び１４−２，１４−２，…は、厚さが１〜２ｍｍのモリブデン板等からなる熱緩衝板（エミッタ側熱緩衝板）で、上記チップフレーム１３，１３，…内を通して各ＩＧＢＴチップ１１，１１，…及びＦＲＤチップ１２，１２，…の主表面に当接するようになっている。ＩＧＢＴチップ１１，１１，…上に配置されている熱緩衝板１４−１，１４−１，…の厚さとＦＲＤチップ１２，１２，…上に配置されている熱緩衝板１４−１，１４−２の厚さは異なっており、ＩＧＢＴチップ１１，１１，…の厚さと熱緩衝板１４−１，１４−１，…の厚さとの和とＦＲＤチップ１２，１２，…の厚さと熱緩衝板１４−２，１４−２，…の厚さとの和が実質的に等しくなる厚さに設定している。このようにしているのは、ＩＧＢＴチップ１１，１１，…の素子特性とＦＲＤチップ１２，１２，…の素子特性がそれぞれ最良となるようにすると、チップの厚さが異なってしまうためである。なお、各熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…は、各チップ１１，１１，…，１２，１２，…のコーナー部に荷重が集中するのを防止するために、四隅が０．２〜１ｍｍの曲率半径になっている。
【００４０】
１５は各チップ１１，１１，…，１２，１２，…の裏面側に配置された円板型熱緩衝板（コレクタ側熱緩衝板）、１６，１６，…はＣｕ等からなり、各チップ１１，１１，…，１２，１２，…と各熱緩衝板１４−１，１４−１，…との間に介在され、電気的な接触を良好にするための軟金属箔、１７−１，１７−２は樹脂等の絶縁部材からなるリングフレームである。上記リングフレーム１７−１には、各チップ１１，１１，…，１２，１２，…の位置決めを容易にするための内側に向かって突出する枠１７ａが形成されている。上記円板型熱緩衝板１５は上記リングフレーム１７−１と１７−２とで挟んで保持され、且つ上記各チップ１１，１１，…，１２，１２，…（チップフレーム１３，１３，…）は上記枠１７ａで位置決めされる。
【００４１】
また、１９はゲートリード、２０は上記ゲートリード１９を外囲器１０の外部に導出するためのメタルスリーブである。２３，２３，…はゲート圧接電極で、これらゲート圧接電極２３，２３，…は、ＩＧＢＴチップ１１，１１，…のゲート電極に対応する位置に設けられ、バネによって各ＩＧＢＴチップ１１，１１，…のゲート電極に圧接される。各ＩＧＢＴチップ１１，１１，…を制御する制御信号は、上記ゲートリード１９、ゲート圧接電極２３，２３，…を介して各ＩＧＢＴチップ１１，１１，…のゲート電極に供給される。
【００４２】
２７はエミッタ圧接電極板、２８はコレクタ圧接電極板で、このエミッタ圧接電極板２７とコレクタ圧接電極板２８間に例えば１０ＭＰａ程度の圧力を印加して圧接した状態で使用する。上記エミッタ圧接電極板２７と各熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…との間には、各ＩＧＢＴチップ１１，１１，…、及びＦＲＤチップ１２，１２，…に対応する位置に柱状の突起部２５ａが形成された厚さ補正部材２５が設けられ、この部材２５の突起部２５ａで各チップ１１，１１，…，１２，１２，…の主表面を圧接するようになっている。
【００４３】
そして、使用に先立って、エミッタ圧接電極板２７とコレクタ圧接電極板２８に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材２５の柱状の突起部２５ａを変形させることにより、各熱緩衝板と各チップの厚さのばらつきを補正する。例えば、補正部材２５としてフルアニール（焼きなまし）された厚さ１５ｍｍの無酸素銅を用いるものとすると、両圧接電極板２７，２８間に１５ＭＰａ程度の圧力を加える。これによって、厚さ補正部材２５の柱状の突起部２５ａにおける熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…と各チップ１１，１１，…，１２，１２，，…との厚さの和に応じて上記厚さ補正部材２５の柱状の突起部２５ａが塑性変形する。すなわち、上記厚さの和が大きい部分が変形して実質的な突起部２５ａの厚さが薄くなる。この塑性変形量は、最大で０．２％程度である。
【００４４】
図２は、上記図１における各チップ１１，１１，…，１２，１２，…の配置を示す平面図である。図示するように１５個のＩＧＢＴチップ１１，１１，…が中央部に配置され、２８個のＦＲＤチップ１２，１２，…がＩＧＢＴチップ１１，１１，…の周辺の空きスペースに配置されている。そして、各ＦＲＤチップ１２，１２，…は、ＩＧＢＴチップ１１，１１，…に逆並列に接続される。ここで、ＩＧＢＴチップ１１，１１，…の圧接部の寸法は、１１．２ｍｍ×１１．２ｍｍであり、１個当りの適正な圧接力は８０〜１２０Ｋｇである。なお、破線は厚さ補正部材２５の各チップとの対向面側を示しており、上記各チップ１１，１１，…，１２，１２，…に対応した柱状の突起部２５が形成されている。
【００４５】
図３は、チップの厚さと熱緩衝板の厚さの和のばらつきと荷重ばらつきとの関係を示す特性図である。図示する如く、厚さのばらつきが４０μｍ程度の時に荷重のばらつきは±１０％であるのに対し、４０μｍを越えると荷重ばらつきが急激に増大する。よって、上記ＩＢＧＴチップ１１，１１，…の厚さと熱緩衝板１４−１，１４−１，…の厚さとの和と、ＦＲＤチップ１２，１２，…の厚さと熱緩衝板１４−２，１４−２，…の厚さとの和との相違は、４０μｍより小さいのが好ましい。
【００４６】
図４は、上述した厚さ補正部材２５の変形量ε（％）と印加する圧力σ（ＭＰａ）との関係を示している。この測定に際しては、厚さ補正部材２５の材料としてフルアニールされた無酸素銅を用い、室温で測定している。１５ＭＰａ程度の圧力を加えた時の塑性変形量は０．２％程度であり、厚さ補正部材２５の厚さが１５ｍｍとすると、３０μｍ程度変形することになる。よって、各熱緩衝板と各チップとの厚さの和のばらつきが３０μｍ程度までであれば、厚さの差異による印加圧力の相違を十分に補償できる。また、この厚さのばらつきは、完全に補償しなくても上述したように４０μｍより小さくなれば良く、４０μｍ〜７０μｍ程度のばらつきがあったとしても、これを１０μｍ〜４０μｍ程度まで低減できるので、荷重のばらつきは数％程度から１０％以下であり、実使用に充分耐え得るものとなる。
【００４７】
上記のような構成によれば、複数のＩＧＢＴチップ１１，１１，…と複数のＦＲＤチップ１２，１２，…を一括して圧接するので、定格電流を増大させる際にはＩＧＢＴチップ１１，１１，…とＦＲＤチップ１２，１２，…の数を増やせば良いので大容量化が容易にでき、且つ小さいサイズのＩＧＢＴチップ１１，１１，…とＦＲＤチップ１２，１２，…を多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【００４８】
複数の半導体チップを一括して圧接するマルチチップ型の圧接型半導体装置にあっては、チップを圧接する際に、必然的に合計の厚さが厚いチップに荷重が集中し、薄いものは荷重不足となることが考えられる。圧接型半導体装置では、その面積に応じて最適な荷重が存在し、荷重超過になるとチップにかかるストレスが大きくなり、ＴＦＴ（熱疲労試験）等の信頼性が低下する。逆に荷重不足では熱抵抗やオン電圧の増大につながる。
【００４９】
しかし、上記実施例では、素子の種類によるチップの厚さの相違を熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…の厚さを変えて補正しているので、エミッタ及びコレクタ圧接電極板２７，２８に圧力を加えた時に、厚さが異なる複数種類の半導体チップ１１，１２に加わる荷重を均一化且つ最適化できる。この結果、信頼性を向上できるとともに、熱抵抗やオン電圧の増大を防止できる。
【００５０】
また、各チップの厚さを設計上揃えても、製造工程等によりばらつきが発生するが、上述したように厚さ補正部材２５を設けてこのような製造ばらつきに起因するチップ毎及び熱緩衝板毎の厚さのばらつきを補正している。よって、この点からも各チップ１１，１１，…，１２，１２，…に加わる荷重を均一化且つ最適化できる。
【００５１】
なお、この発明は上述した実施例に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施可能である。例えば上記実施例では、ＩＧＢＴチップ１１，１１，…とＦＲＤチップ１２，１２，…の厚さの相違を補正するために異なる厚さの熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…とを設け、且つ製造ばらつきによる各チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正するために厚さ補正部材２５を設けたが、厚さ補正部材２５は設けず、熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…の厚さを変えるのみでチップの厚さの相違を補正するようにしても良い。この場合には、エミッタ圧接電極２７として各チップ１１，１１，…，１２，１２，…との対向面側の対応する位置に柱状の突起部を設け、これら突起部を各熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…に当接させて圧接する。また、複数種類の半導体チップの厚さが実質的に等しいとき、あるいは厚さ補正部材２５で補正可能な場合には、上記熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…の厚さを等しくし、厚さ補正部材２５のみで各チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正しても良い。上記厚さ補正部材２５としては、フルアニールされた無酸素銅に限らず他の導電性材料を用いても良く、この部材の厚さや塑性変形時に印加する圧力も必要に応じて設定すれば良い。
【００５２】
また、チップフレーム１３，１３，…、軟金属箔１６，１６，…は必須のものではなく、必要に応じて一部を選択的に設けたり、あるいは必ずしも設けなくてもても良い。
【００５３】
更に、上記実施例では圧接型半導体装置の一例として逆導通圧接型ＩＧＢＴを例に取って説明したが、他の圧接型半導体装置にも同様に適用可能なのは勿論でり、２種類の半導体チップを圧接する場合を説明したが、３種類以上の半導体チップを圧接する場合にも同様にしてこの発明を適用できる。
【００５４】
【発明の効果】
以上説明したように、この発明によれば、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置が得られる。
また、複数の半導体チップを一括して圧接する構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置が得られる。
【００５５】
更に、厚さが異なる複数種類の半導体チップを圧接した構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明の実施例に係る圧接型半導体装置の断面構成図。
【図２】図１における各半導体チップの配置を説明するための平面図。
【図３】厚さのばらつきと荷重ばらつきとの関係を示す特性図。
【図４】厚さ補正部材の歪み率と圧力との関係を示す特性図。
【符号の説明】
１０…外囲器、１１…ＩＧＢＴチップ（第１の半導体チップ）、１２…ＦＲＤチップ（第２の半導体チップ）、１３…チップフレーム、１４−１，１４−２…熱緩衝板（第１，第２の熱緩衝板）、１５…円板型熱緩衝板、１６…軟金属箔、１７−１，１７−２…リングフレーム、１９…ゲートリード、２０…メタルスリーブ、２３…ゲート圧接電極、２５…厚さ補正部材、２５ａ…柱状の突起部、２７…エミッタ圧接電極板（第１の圧接電極板）、２８…コレクタ圧接電極板（第２の圧接電極板）。
【産業上の利用分野】
この発明は、複数の半導体チップを一括して圧接した状態で使用する圧接型半導体装置に関する。
【０００２】
【従来の技術】
従来、圧接型半導体装置としては、単一の半導体チップを圧接電極板で挟んだ構造が広く知られている。しかしながら、この種の圧接型半導体装置にあっては、定格電流を増大させるためには、チップサイズを大きくする必要があるため、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題がある。
【０００３】
【発明が解決しようとする課題】
上記のように従来の圧接型半導体装置は、大容量化が難しいという問題があった。また、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題があった。
【０００４】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置を提供することにある。
【０００５】
また、この発明の他の目的は、複数の半導体チップを一括して圧接する構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置を提供することにある。
【０００６】
この発明の更に他の目的は、厚さが異なる複数種類の半導体チップを圧接した構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明の請求項１に記載した圧接型半導体装置は、同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する第１の圧接電極板と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第２の圧接電極板とを具備し、上記第１，第２の圧接電極板は、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記半導体チップの厚さの相違を、上記熱緩衝板で補正することを特徴としている。
【０００８】
また、この発明の請求項２に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正するものであることを特徴としている。
【０００９】
更に、この発明の請求項３に記載した圧接型半導体装置は、同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記半導体チップの厚さの相違を上記熱緩衝板で補正し、且つ上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正することを特徴としている。
この発明の請求項４に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップに対応する表面部より上記半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、上記複数の半導体チップの厚さのばらつきを補正するものであることを特徴としている。
また、この発明の請求項５に記載した圧接型半導体装置は、同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板とこれら熱緩衝板上に配置され、上記半導体チップと熱緩衝板との厚さの和のばらつきを補正する厚さ補正部材と、上記半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記熱緩衝板、上記半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接す る第１，第２の圧接電極板とを具備し、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記厚さ補正部材を変形することにより、上記半導体チップと上記熱緩衝板との厚さの和のばらつきを補正することを特徴としている。
【００１０】
請求項６に示すように、請求項１に記載の装置において、前記各半導体チップの厚さと前記複数の熱緩衝板の厚さの和の相違は４０μｍより小さいことを特徴とする。
【００１１】
請求項７に示すように、請求項２、３、５いずれか１つの項に記載の装置において、前記厚さ補正部材は銅からなり、上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和のばらつきは４０μｍより小さいことを特徴とする。
請求項８に示すように、請求項４の装置において、前記厚さ補正部材は銅からなり、上記各半導体チップの厚さのばらつきは４０μｍより小さいことを特徴とする。
【００１２】
請求項９に示すように、請求項１ないし３、５ないし７いずれか１つの項に記載の装置において、前記各熱緩衝板と前記各半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする。
【００１３】
請求項１０に示すように、請求項２、３、５、７いずれか１つの項に記載の圧接型半導体装置において、前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記各熱緩衝板はそれぞれ上記各チップフレーム内を通して前記各半導体チップの主表面に当接することを特徴とする。
また、請求項１１に示すように、請求項１、４、８いずれか１つの項に記載の装置において、前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする。
【００１４】
請求項１２に示すように、請求項１ないし１１いずれか１つの項に記載の装置において、前記複数の半導体チップは、複数のＩＧＢＴチップと複数のＦＲＤチップとを含み、上記各ＦＲＤチップは上記各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする。
【００１５】
この発明の請求項１３に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられ、上記第２半導体チップの厚さとの和を、上記第１半導体チップの厚さと上記第１熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第２熱緩衝板と、上記第１，第２の熱緩衝板上に配置され、上記第１，第２の半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する第１の圧接電極板と、上記第１，第２の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第２の圧接電極板とを具備し、上記第１，第２の圧接電極板は、上記第１，第２の熱緩衝板、上記第１，第２の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記第１の半導体チップと上記第２の半導体チップとの厚さの相違を、上記第１，第２の熱緩衝板で補正することを特徴としている。
【００１６】
また、この発明の請求項１４に記載にした圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられた複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に配置され、上記第１，第２半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、第１，第２熱緩衝板と第１，第２半導体チップの厚さの和のばらつきを補正するものであることを特徴としている。
【００１７】
更に、この発明の請求項１５に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられ、上記第２半導体チップの厚さとの和を、上記第１半導体チップの厚さと上記第１熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に配置され、上記第１，第２半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１半導体チップの厚さと上記第２半導体チップの厚さとの相違を上記第１，第２の熱緩衝板で補正し、且つ上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、第１，第２熱緩衝板と第１，第２半導体チップの厚さの和のばらつきを補正することを特徴としている。
この発明の請求項１６に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１，第２半導体チップにそれぞれ対応する表面部より上記第１，第２の半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２の半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記柱状の突起部を変形させることにより、上記第１，第２半導体チップの厚さのばらつきを補正するものであることを特徴としている。
また、この発明の請求項１７に記載した圧接型半導体装置は、同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられた複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に形成され、上記第１半導体チップと第１熱緩衝板との厚さの和のばらつきを補正し、上記第２半導体チップと第２熱緩衝板との厚さの和のばらつきを補正する複数の厚さ補正部材と、上記第１、第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて、上記第１，第２半導体チップと上記第１，第２熱緩衝板との厚さの和に応じて上記厚さ補正部材を変形させることにより、上記第１，第２半導体チップと上記第１，第２熱緩衝板との厚さの和のばらつきを補正することを特徴としている。
【００１８】
請求項１８に示すように、請求項１３の装置において、前記第１半導体チップの厚さと前記第１熱緩衝板の厚さとの和と、前記第２半導体チップの厚さと前記第２熱緩衝板の厚さとの和との相違は、４０μｍより小さいことを特徴とする。
【００１９】
請求項１９に示すように、請求項１４、１５、１７いずれか１つの項に記載の装置において、前記厚さ補正部材は銅からなり、前記第１半導体チップの厚さと前記第１熱緩衝板の厚さとの和と、前記第２半導体チップの厚さと前記第２熱緩衝板の厚さとの和とのばらつきは、４０μｍより小さいことを特徴とする。
また、請求項２０に示すように、請求項１６の装置において、前記厚さ補正部材は銅からなり、前記第１，第２半導体チップの厚さのばらつきは、４０μｍより小さいことを特徴とする。
【００２０】
請求項２１に示すように、請求項１３ないし１５、１７ないし１９いずれか１つの項に記載の装置において、前記第１，第２熱緩衝板と前記第１，第２半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする。
【００２１】
請求項２２に示すように、請求項１３、１８、２１いずれか１つの項に記載の装置において、前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第１，第２熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第１，第２半導体チップの主表面に当接することを特徴とする。
【００２２】
請求項２３に示すように、請求項１４、１５、１７、１９いずれか１つの項に記載の装置において、前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第１，第２熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第１，第２半導体チップの主表面に当接することを特徴とする。
請求項２４に示すように、請求項１６または２０に記載の装置において、前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする。
【００２３】
請求項２５に示すように、請求項１３ないし２４いずれか１つの項に記載の装置において、前記第１半導体チップはＩＧＢＴチップであり、前記第２半導体チップはＦＲＤチップであり、上記各ＦＲＤチップは上記各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする。
【００２４】
【作用】
請求項１ないし２５のような構成によれば、複数の半導体チップを圧接しており、定格電流を増大させる際には半導体チップの数を増やせば良いので大容量化が容易にでき、且つ小さいサイズの半導体チップを多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【００２５】
請求項１に記載した構成では、厚さが異なる複数の半導体チップを圧接する場合に、半導体チップの厚さの相違を熱緩衝板で補正するので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００２６】
また、請求項２に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００２７】
更に、請求項３に記載した構成では、厚さが異なる複数の半導体チップを圧接する場合に、半導体チップの厚さの相違を熱緩衝板で補正し、且つ厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重をより均一化且つ最適化できる。
また、請求項４に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、各半導体チップの厚さのばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
更に、請求項５に記載した構成では、複数の半導体チップを圧接する場合に、厚さ補正部材を塑性変形させることにより、各半導体チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００２８】
上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和の相違やばらつきは、４０μｍより小さいことが好ましい。
各熱緩衝板と各半導体チップの主表面との間にそれぞれ軟金属箔を設ければ、各熱緩衝板と各半導体チップとの電気的な接触を良好にできる。
【００２９】
複数の半導体チップの主表面と第１の圧接電極板または厚さ補正部材との間に枠状のチップフレームを介在させれば、各半導体チップの水平方向の位置出しと固定を容易に行うことができる。
【００３０】
複数の半導体チップとしてＩＧＢＴチップとＦＲＤチップを設け、各ＦＲＤチップを各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続することによりマルチチップの逆導通圧接型ＩＧＢＴを形成できる。
【００３１】
請求項９に記載した構成では、厚さが異なる複数の第１，第２の半導体チップを圧接する場合に、第１，第２の熱緩衝板によって第１，第２の半導体チップの厚さの相違を補正できるので、第１，第２の圧接電極板で圧力を加えた時に、厚さが異なる第１，第２の半導体チップに加わる荷重を均一化且つ最適化できる。
【００３２】
また、請求項１０に記載した構成では、第１，第２の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、第１，第２の半導体チップの厚さと第１，第２の熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００３３】
更に、請求項１５に記載した構成では、厚さが異なる第１，第２の半導体チップを圧接する場合に、第１，第２の半導体チップの厚さの相違を熱緩衝板で補正し、且つ厚さ補正部材の柱状の突起部を塑性変形させることにより、第１，第２の半導体チップの厚さと第１，第２の熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、第１，第２の半導体チップに加わる荷重をより均一化且つ最適化できる。
また、請求項１６に記載した構成では、第１，第２の半導体チップを圧接する場合に、厚さ補正部材の柱状の突起部を塑性変形させることにより、第１，第２の半導体チップの厚さのばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
更に、請求項１７に記載した構成では、第１，第２の半導体チップを圧接する場合に、厚さ補正部材を塑性変形させることにより、第１，第２の半導体チップの厚さと第１，第２の熱緩衝板の厚さとの和のばらつきを補正できるので、第１，第２の圧接電極板で圧力を加えた時に、各半導体チップに加わる荷重を均一化且つ最適化できる。
【００３４】
第１半導体チップの厚さと第１熱緩衝板の厚さとの和と、第２半導体チップの厚さと第２熱緩衝板の厚さとの和との相違やばらつきは、４０μｍより小さいことが好ましい。
【００３５】
第１，第２熱緩衝板と第１，第２半導体チップの主表面との間にそれぞれ軟金属箔を介在させれば、第１，第２熱緩衝板と第１，第２半導体チップとの電気的な接触を良好にできる。
【００３６】
第１，第２半導体チップの主表面と第１の圧接電極板または厚さ補正部材との間に枠状のチップフレームを介在させれば、第１，第２半導体チップの水平方向の位置出しと固定を行うことができる。
【００３７】
第１半導体チップとしてＩＧＢＴチップ、第２半導体チップとしてＦＲＤチップを設け、各ＦＲＤチップを各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続することによりマルチチップの逆導通圧接型ＩＧＢＴを形成できる。
【００３８】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。
図１は、この発明の実施例に係る圧接型半導体装置の断面図である。この実施例では、複数の圧接型ＩＧＢＴチップと、これらＩＧＢＴチップにそれぞれ通電方向を逆にして並列接続される複数のＦＲＤ（フリーホイールダイオード）チップとを圧接してマルチチップの逆導通圧接型ＩＧＢＴを構成している。
【００３９】
図１において、１０は例えばセラミック製の外囲器、１１，１１，…はＩＧＢＴチップ、１２，１２，…はＦＲＤチップ、１３，１３，…は各チップ１１，１１，…，１２，１２，…の四辺を固定し、水平方向に対する位置出しと固定を行う枠状のチップフレームである。これらチップフレーム１３，１３，…は、シリコーン樹脂やポリエーテルイミド等からなり、各チップ１１，１１，…，１２，１２，…に接着剤等を用いて固着される。また、１４−１，１４−１，…及び１４−２，１４−２，…は、厚さが１〜２ｍｍのモリブデン板等からなる熱緩衝板（エミッタ側熱緩衝板）で、上記チップフレーム１３，１３，…内を通して各ＩＧＢＴチップ１１，１１，…及びＦＲＤチップ１２，１２，…の主表面に当接するようになっている。ＩＧＢＴチップ１１，１１，…上に配置されている熱緩衝板１４−１，１４−１，…の厚さとＦＲＤチップ１２，１２，…上に配置されている熱緩衝板１４−１，１４−２の厚さは異なっており、ＩＧＢＴチップ１１，１１，…の厚さと熱緩衝板１４−１，１４−１，…の厚さとの和とＦＲＤチップ１２，１２，…の厚さと熱緩衝板１４−２，１４−２，…の厚さとの和が実質的に等しくなる厚さに設定している。このようにしているのは、ＩＧＢＴチップ１１，１１，…の素子特性とＦＲＤチップ１２，１２，…の素子特性がそれぞれ最良となるようにすると、チップの厚さが異なってしまうためである。なお、各熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…は、各チップ１１，１１，…，１２，１２，…のコーナー部に荷重が集中するのを防止するために、四隅が０．２〜１ｍｍの曲率半径になっている。
【００４０】
１５は各チップ１１，１１，…，１２，１２，…の裏面側に配置された円板型熱緩衝板（コレクタ側熱緩衝板）、１６，１６，…はＣｕ等からなり、各チップ１１，１１，…，１２，１２，…と各熱緩衝板１４−１，１４−１，…との間に介在され、電気的な接触を良好にするための軟金属箔、１７−１，１７−２は樹脂等の絶縁部材からなるリングフレームである。上記リングフレーム１７−１には、各チップ１１，１１，…，１２，１２，…の位置決めを容易にするための内側に向かって突出する枠１７ａが形成されている。上記円板型熱緩衝板１５は上記リングフレーム１７−１と１７−２とで挟んで保持され、且つ上記各チップ１１，１１，…，１２，１２，…（チップフレーム１３，１３，…）は上記枠１７ａで位置決めされる。
【００４１】
また、１９はゲートリード、２０は上記ゲートリード１９を外囲器１０の外部に導出するためのメタルスリーブである。２３，２３，…はゲート圧接電極で、これらゲート圧接電極２３，２３，…は、ＩＧＢＴチップ１１，１１，…のゲート電極に対応する位置に設けられ、バネによって各ＩＧＢＴチップ１１，１１，…のゲート電極に圧接される。各ＩＧＢＴチップ１１，１１，…を制御する制御信号は、上記ゲートリード１９、ゲート圧接電極２３，２３，…を介して各ＩＧＢＴチップ１１，１１，…のゲート電極に供給される。
【００４２】
２７はエミッタ圧接電極板、２８はコレクタ圧接電極板で、このエミッタ圧接電極板２７とコレクタ圧接電極板２８間に例えば１０ＭＰａ程度の圧力を印加して圧接した状態で使用する。上記エミッタ圧接電極板２７と各熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…との間には、各ＩＧＢＴチップ１１，１１，…、及びＦＲＤチップ１２，１２，…に対応する位置に柱状の突起部２５ａが形成された厚さ補正部材２５が設けられ、この部材２５の突起部２５ａで各チップ１１，１１，…，１２，１２，…の主表面を圧接するようになっている。
【００４３】
そして、使用に先立って、エミッタ圧接電極板２７とコレクタ圧接電極板２８に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材２５の柱状の突起部２５ａを変形させることにより、各熱緩衝板と各チップの厚さのばらつきを補正する。例えば、補正部材２５としてフルアニール（焼きなまし）された厚さ１５ｍｍの無酸素銅を用いるものとすると、両圧接電極板２７，２８間に１５ＭＰａ程度の圧力を加える。これによって、厚さ補正部材２５の柱状の突起部２５ａにおける熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…と各チップ１１，１１，…，１２，１２，，…との厚さの和に応じて上記厚さ補正部材２５の柱状の突起部２５ａが塑性変形する。すなわち、上記厚さの和が大きい部分が変形して実質的な突起部２５ａの厚さが薄くなる。この塑性変形量は、最大で０．２％程度である。
【００４４】
図２は、上記図１における各チップ１１，１１，…，１２，１２，…の配置を示す平面図である。図示するように１５個のＩＧＢＴチップ１１，１１，…が中央部に配置され、２８個のＦＲＤチップ１２，１２，…がＩＧＢＴチップ１１，１１，…の周辺の空きスペースに配置されている。そして、各ＦＲＤチップ１２，１２，…は、ＩＧＢＴチップ１１，１１，…に逆並列に接続される。ここで、ＩＧＢＴチップ１１，１１，…の圧接部の寸法は、１１．２ｍｍ×１１．２ｍｍであり、１個当りの適正な圧接力は８０〜１２０Ｋｇである。なお、破線は厚さ補正部材２５の各チップとの対向面側を示しており、上記各チップ１１，１１，…，１２，１２，…に対応した柱状の突起部２５が形成されている。
【００４５】
図３は、チップの厚さと熱緩衝板の厚さの和のばらつきと荷重ばらつきとの関係を示す特性図である。図示する如く、厚さのばらつきが４０μｍ程度の時に荷重のばらつきは±１０％であるのに対し、４０μｍを越えると荷重ばらつきが急激に増大する。よって、上記ＩＢＧＴチップ１１，１１，…の厚さと熱緩衝板１４−１，１４−１，…の厚さとの和と、ＦＲＤチップ１２，１２，…の厚さと熱緩衝板１４−２，１４−２，…の厚さとの和との相違は、４０μｍより小さいのが好ましい。
【００４６】
図４は、上述した厚さ補正部材２５の変形量ε（％）と印加する圧力σ（ＭＰａ）との関係を示している。この測定に際しては、厚さ補正部材２５の材料としてフルアニールされた無酸素銅を用い、室温で測定している。１５ＭＰａ程度の圧力を加えた時の塑性変形量は０．２％程度であり、厚さ補正部材２５の厚さが１５ｍｍとすると、３０μｍ程度変形することになる。よって、各熱緩衝板と各チップとの厚さの和のばらつきが３０μｍ程度までであれば、厚さの差異による印加圧力の相違を十分に補償できる。また、この厚さのばらつきは、完全に補償しなくても上述したように４０μｍより小さくなれば良く、４０μｍ〜７０μｍ程度のばらつきがあったとしても、これを１０μｍ〜４０μｍ程度まで低減できるので、荷重のばらつきは数％程度から１０％以下であり、実使用に充分耐え得るものとなる。
【００４７】
上記のような構成によれば、複数のＩＧＢＴチップ１１，１１，…と複数のＦＲＤチップ１２，１２，…を一括して圧接するので、定格電流を増大させる際にはＩＧＢＴチップ１１，１１，…とＦＲＤチップ１２，１２，…の数を増やせば良いので大容量化が容易にでき、且つ小さいサイズのＩＧＢＴチップ１１，１１，…とＦＲＤチップ１２，１２，…を多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【００４８】
複数の半導体チップを一括して圧接するマルチチップ型の圧接型半導体装置にあっては、チップを圧接する際に、必然的に合計の厚さが厚いチップに荷重が集中し、薄いものは荷重不足となることが考えられる。圧接型半導体装置では、その面積に応じて最適な荷重が存在し、荷重超過になるとチップにかかるストレスが大きくなり、ＴＦＴ（熱疲労試験）等の信頼性が低下する。逆に荷重不足では熱抵抗やオン電圧の増大につながる。
【００４９】
しかし、上記実施例では、素子の種類によるチップの厚さの相違を熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…の厚さを変えて補正しているので、エミッタ及びコレクタ圧接電極板２７，２８に圧力を加えた時に、厚さが異なる複数種類の半導体チップ１１，１２に加わる荷重を均一化且つ最適化できる。この結果、信頼性を向上できるとともに、熱抵抗やオン電圧の増大を防止できる。
【００５０】
また、各チップの厚さを設計上揃えても、製造工程等によりばらつきが発生するが、上述したように厚さ補正部材２５を設けてこのような製造ばらつきに起因するチップ毎及び熱緩衝板毎の厚さのばらつきを補正している。よって、この点からも各チップ１１，１１，…，１２，１２，…に加わる荷重を均一化且つ最適化できる。
【００５１】
なお、この発明は上述した実施例に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施可能である。例えば上記実施例では、ＩＧＢＴチップ１１，１１，…とＦＲＤチップ１２，１２，…の厚さの相違を補正するために異なる厚さの熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…とを設け、且つ製造ばらつきによる各チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正するために厚さ補正部材２５を設けたが、厚さ補正部材２５は設けず、熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…の厚さを変えるのみでチップの厚さの相違を補正するようにしても良い。この場合には、エミッタ圧接電極２７として各チップ１１，１１，…，１２，１２，…との対向面側の対応する位置に柱状の突起部を設け、これら突起部を各熱緩衝板１４−１，１４−１，…，１４−２，１４−２，…に当接させて圧接する。また、複数種類の半導体チップの厚さが実質的に等しいとき、あるいは厚さ補正部材２５で補正可能な場合には、上記熱緩衝板１４−１，１４−１，…と１４−２，１４−２，…の厚さを等しくし、厚さ補正部材２５のみで各チップの厚さと各熱緩衝板の厚さとの和のばらつきを補正しても良い。上記厚さ補正部材２５としては、フルアニールされた無酸素銅に限らず他の導電性材料を用いても良く、この部材の厚さや塑性変形時に印加する圧力も必要に応じて設定すれば良い。
【００５２】
また、チップフレーム１３，１３，…、軟金属箔１６，１６，…は必須のものではなく、必要に応じて一部を選択的に設けたり、あるいは必ずしも設けなくてもても良い。
【００５３】
更に、上記実施例では圧接型半導体装置の一例として逆導通圧接型ＩＧＢＴを例に取って説明したが、他の圧接型半導体装置にも同様に適用可能なのは勿論でり、２種類の半導体チップを圧接する場合を説明したが、３種類以上の半導体チップを圧接する場合にも同様にしてこの発明を適用できる。
【００５４】
【発明の効果】
以上説明したように、この発明によれば、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置が得られる。
また、複数の半導体チップを一括して圧接する構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置が得られる。
【００５５】
更に、厚さが異なる複数種類の半導体チップを圧接した構造を採用する場合に、各半導体チップに加わる荷重を均一化且つ最適化できる圧接型半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明の実施例に係る圧接型半導体装置の断面構成図。
【図２】図１における各半導体チップの配置を説明するための平面図。
【図３】厚さのばらつきと荷重ばらつきとの関係を示す特性図。
【図４】厚さ補正部材の歪み率と圧力との関係を示す特性図。
【符号の説明】
１０…外囲器、１１…ＩＧＢＴチップ（第１の半導体チップ）、１２…ＦＲＤチップ（第２の半導体チップ）、１３…チップフレーム、１４−１，１４−２…熱緩衝板（第１，第２の熱緩衝板）、１５…円板型熱緩衝板、１６…軟金属箔、１７−１，１７−２…リングフレーム、１９…ゲートリード、２０…メタルスリーブ、２３…ゲート圧接電極、２５…厚さ補正部材、２５ａ…柱状の突起部、２７…エミッタ圧接電極板（第１の圧接電極板）、２８…コレクタ圧接電極板（第２の圧接電極板）。
Claims (25)
- 同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する第１の圧接電極板と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第２の圧接電極板とを具備し、上記第１，第２の圧接電極板は、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記半導体チップの厚さの相違を、上記熱緩衝板で補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された異なる厚さを有する複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられ、各々が上記各半導体チップの厚さとの和が実質的に等しくなる厚さを有する複数の熱緩衝板と、上記熱緩衝板上に配置され、上記各半導体チップとの対向面側に、これら各半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の熱緩衝板、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記半導体チップの厚さの相違を上記熱緩衝板で補正し、且つ上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、各熱緩衝板と各半導体チップの厚さのばらつきを補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の半導体チップと、これら半導体チップに対応する表面部より上記半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記複数の半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記複数の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、上記複数の半導体チップの厚さのばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の半導体チップと、これら半導体チップの主表面上にそれぞれ対応して設けられた複数の熱緩衝板と、これら熱緩衝板上に配置され、上記半導体チップと熱緩衝板との厚さの和のばらつきを補正する厚さ補正部材と、上記半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記熱緩衝板、上記半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記厚さ補正部材を変形することにより、上記半導体チップと上記熱緩衝板との厚さの和のばらつきを補正することを特徴とする圧接型半導体装置。
- 前記各半導体チップの厚さと前記複数の熱緩衝板の厚さの和の相違は４０μｍより小さいことを特徴とする請求項１に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、上記各半導体チップの厚さと上記複数の熱緩衝板の厚さの和のばらつきは４０μｍより小さいことを特徴とする請求項２、３、５いずれか１つの項に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、上記各半導体チップの厚さのばらつきは４０μｍより小さいことを特徴とする請求項４に記載の圧接型半導体装置。
- 前記各熱緩衝板と前記各半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする請求項１ないし３、５ないし７のいずれか１つの項に記載の圧接型半導体装置。
- 前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記各熱緩衝板はそれぞれ上記各チップフレーム内を通して前記各半導体チップの主表面に当接することを特徴とする請求項２、３、５、７いずれか１つの項に記載の圧接型半導体装置。
- 前記複数の半導体チップの四辺を固定し、前記各半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする請求項１、４、８いずれか１つの項に記載の圧接型半導体装置。
- 前記複数の半導体チップは、複数のＩＧＢＴチップと複数のＦＲＤチップとを含み、上記各ＦＲＤチップは上記各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする請求項１ないし１１いずれか１つの項に記載の圧接型半導体装置。
- 同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられ、上記第２半導体チップの厚さとの和を、上記第１半導体チップの厚さと上記第１熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第２熱緩衝板と、上記第１，第２の熱緩衝板上に配置され、上記第１，第２の半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する第１の圧接電極板と、上記第１，第２の半導体チップの裏面側に配置される円板型熱緩衝板と、上記円板型熱緩衝板の裏面側に配置された第２の圧接電極板とを具備し、上記第１，第２の圧接電極板は、上記第１，第２の熱緩衝板、上記第１，第２の半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接するようにして成り、上記第１の半導体チップと上記第２の半導体チップとの厚さの相違を、上記第１，第２の熱緩衝板で補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられた複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に配置され、上記第１，第２半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記柱状の突起部を変形させることにより、第１，第２熱緩衝板と第１，第２半導体チップの厚さの和のばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられ、上記第２半導体チップの厚さとの和を、上記第１半導体チップの厚さと上記第１熱緩衝板の厚さとの和と実質的に等しくする厚さを有する複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に配置され、上記第１，第２半導体チップとの対向面側に、これら第１，第２半導体チップに対応する柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、及び上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１半導体チップの厚さと上記第２半導体チップの厚さとの相違を上記第１，第２の熱緩衝板で補正し、且つ上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形が発生する圧力を加えて上記厚さ補正部材の柱状の突起部を変形させることにより、第１，第２熱緩衝板と第１，第２半導体チップの厚さの和のばらつきを補正することを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１，第２半導体チップにそれぞれ対応する表面部より上記第１，第２の半導体の主表面に向かって張り出した柱状の突起部を有する厚さ補正部材と、上記第１，第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２の半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記厚さ補正部材は、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて上記柱状の突起部を変形させることにより、上記第１，第２半導体チップの厚さのばらつきを補正するものであることを特徴とする圧接型半導体装置。
- 同一平面上に配置された複数の第１半導体チップと、これら第１半導体チップと同一平面上に配置され、上記第１半導体チップと異なる厚さを有する複数の第２半導体チップと、上記第１半導体チップの主表面上にそれぞれ対応して設けられた複数の第１熱緩衝板と、上記第２半導体チップの主表面上にそれぞれ対応して設けられた複数の第２熱緩衝板と、上記第１，第２熱緩衝板上に形成され、上記第１半導体チップと第１熱緩衝板との厚さの和のばらつきを補正し、上記第２半導体チップと第２熱緩衝板との厚さの和のばらつきを補正する複数の厚さ補正部材と、上記第１、第２半導体チップの裏面側に配置される円板型熱緩衝板と、上記厚さ補正部材、上記第１，第２熱緩衝板、上記第１，第２半導体チップ、上記円板型熱緩衝板をそれぞれ重ねた状態で一括して圧接する第１，第２の圧接電極板とを具備し、上記第１，第２の圧接電極板に使用時の圧力よりも高く、且つ塑性変形させる圧力を加えて、上記第１，第２半導体チップと上記第１，第２熱緩衝板との厚さの和に応じて上記厚さ補正部材を変形させることにより、上記第１，第２半導体チップと上記第１，第２熱緩衝板との厚さの和のばらつきを補正することを特徴とする圧接型半導体装置。
- 前記第１半導体チップの厚さと前記第１熱緩衝板の厚さとの和と、前記第２半導体チップの厚さと前記第２熱緩衝板の厚さとの和との相違は、４０μｍより小さいことを特徴とする請求項１３に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、前記第１半導体チップの厚さと前記第１熱緩衝板の厚さとの和と、前記第２半導体チップの厚さと前記第２熱緩衝板の厚さとの和とのばらつきは、４０μｍより小さいことを特徴とする請求項１４、１５、１７いずれか１つの項に記載の圧接型半導体装置。
- 前記厚さ補正部材は銅からなり、前記第１，第２半導体チップの厚さのばらつきは、４０μｍより小さいことを特徴とする請求項１６に記載の圧接型半導体装置。
- 前記第１，第２熱緩衝板と前記第１，第２半導体チップの主表面との間にそれぞれ介在される軟金属箔を更に具備することを特徴とする請求項１３ないし１５、１７ないし１９いずれか１つの項に記載の圧接型半導体装置。
- 前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第１，第２熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第１，第２半導体チップの主表面に当接することを特徴とする請求項１３、１８、２１いずれか１つの項に記載の圧接型半導体装置。
- 前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備し、前記第１，第２熱緩衝板はそれぞれ上記各チップフレーム内を通して前記第１，第２半導体チップの主表面に当接することを特徴とする請求項１４、１５、１７、１９いずれか１つの項に記載の圧接型半導体装置。
- 前記第１，第２半導体チップの四辺を固定し、前記第１，第２半導体チップの水平方向の位置出し及び固定を行う枠状のチップフレームを更に具備することを特徴とする請求項１６または２０に記載の圧接型半導体装置。
- 前記第１半導体チップはＩＧＢＴチップであり、前記第２半導体チップはＦＲＤチップであり、上記各ＦＲＤチップは上記各ＩＧＢＴチップと通電方向を逆にしてそれぞれ並列接続されることを特徴とする請求項１３ないし２４いずれか１つの項に記載の圧接型半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15338495A JP3588503B2 (ja) | 1995-06-20 | 1995-06-20 | 圧接型半導体装置 |
| US08/665,980 US5866944A (en) | 1995-06-20 | 1996-06-19 | Multichip press-contact type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15338495A JP3588503B2 (ja) | 1995-06-20 | 1995-06-20 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098279A JPH098279A (ja) | 1997-01-10 |
| JP3588503B2 true JP3588503B2 (ja) | 2004-11-10 |
Family
ID=15561306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15338495A Expired - Lifetime JP3588503B2 (ja) | 1995-06-20 | 1995-06-20 | 圧接型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5866944A (ja) |
| JP (1) | JP3588503B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100214560B1 (ko) * | 1997-03-05 | 1999-08-02 | 구본준 | 반도체 멀티칩 모듈 |
| JP3480811B2 (ja) | 1997-07-15 | 2003-12-22 | 株式会社東芝 | 電圧駆動型電力用半導体装置 |
| GB9725960D0 (en) * | 1997-12-08 | 1998-02-04 | Westinghouse Brake & Signal | Encapsulating semiconductor chips |
| CN1236982A (zh) * | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
| JP2930074B1 (ja) * | 1998-06-02 | 1999-08-03 | 富士電機株式会社 | 半導体装置 |
| DE19843309A1 (de) * | 1998-09-22 | 2000-03-23 | Asea Brown Boveri | Kurzschlussfestes IGBT Modul |
| EP1168446A3 (en) * | 2000-06-23 | 2008-01-23 | Westcode Semiconductors Limited | Housing semiconductor chips |
| JP4125908B2 (ja) * | 2002-03-28 | 2008-07-30 | 三菱電機株式会社 | 半導体装置 |
| JP2004023083A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 圧接型半導体装置 |
| JP4157001B2 (ja) * | 2003-08-28 | 2008-09-24 | 株式会社東芝 | マルチチップ圧接型半導体装置 |
| GB2425883B (en) * | 2004-06-09 | 2009-04-22 | Areva T & D Uk Ltd | Semiconductor device capsule |
| DE102004058946B4 (de) * | 2004-12-08 | 2009-06-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Hilfsanschluss |
| JP5115594B2 (ja) * | 2010-06-23 | 2013-01-09 | 株式会社デンソー | 半導体モジュール |
| WO2013008424A1 (ja) * | 2011-07-11 | 2013-01-17 | 三菱電機株式会社 | 電力用半導体モジュール |
| JP5338980B2 (ja) | 2011-09-13 | 2013-11-13 | トヨタ自動車株式会社 | 半導体モジュール |
| JP5338981B1 (ja) * | 2011-10-13 | 2013-11-13 | トヨタ自動車株式会社 | 半導体モジュール |
| JP5338979B1 (ja) | 2011-10-24 | 2013-11-13 | トヨタ自動車株式会社 | 半導体モジュール |
| CN104282689B (zh) * | 2013-07-05 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 嵌入frd的igbt器件及制造方法 |
| US9177943B2 (en) * | 2013-10-15 | 2015-11-03 | Ixys Corporation | Power device cassette with auxiliary emitter contact |
| DE102014102493A1 (de) * | 2014-02-26 | 2015-08-27 | Infineon Technologies Bipolar Gmbh & Co. Kg | Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente |
| DE102014104718B3 (de) * | 2014-04-03 | 2015-08-20 | Infineon Technologies Ag | Halbleiterbaugruppe mit Chiparrays |
| DE102014222189B4 (de) | 2014-10-30 | 2022-06-30 | Infineon Technologies Ag | Halbleiterbaugruppe und Leistungshalbleitermodul |
| CN108122895B (zh) * | 2015-03-27 | 2021-07-27 | 英飞凌科技股份有限公司 | 具有芯片阵列的半导体组件 |
| DE102015109710B4 (de) * | 2015-06-17 | 2019-10-31 | Avl Software And Functions Gmbh | Design einer Leistungszelle |
| EP3472860B1 (en) * | 2016-06-20 | 2022-08-17 | Zhuzhou CRRC Times Electric Co. Ltd | A semiconductor device sub-assembly |
| US11574894B2 (en) | 2018-07-11 | 2023-02-07 | Dynex Semiconductor Limited | Semiconductor device sub-assembly |
| CN109449135B (zh) * | 2018-09-29 | 2020-09-29 | 全球能源互联网研究院有限公司 | 半导体功率器件的封装结构及封装结构的电极 |
| CN111211168B (zh) * | 2020-01-13 | 2022-06-10 | 上海擎茂微电子科技有限公司 | 一种rc-igbt芯片及其制造方法 |
| JP7395452B2 (ja) * | 2020-09-23 | 2023-12-11 | 株式会社東芝 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
| JPH0693468B2 (ja) * | 1988-08-09 | 1994-11-16 | 株式会社東芝 | 圧接平型半導体装置 |
| JP2739970B2 (ja) * | 1988-10-19 | 1998-04-15 | 株式会社東芝 | 圧接型半導体装置 |
| JP2755761B2 (ja) * | 1990-01-26 | 1998-05-25 | 株式会社東芝 | 半導体装置 |
| JP3137375B2 (ja) * | 1990-09-20 | 2001-02-19 | 株式会社東芝 | 圧接型半導体装置 |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
| DE59107655D1 (de) * | 1991-02-22 | 1996-05-09 | Asea Brown Boveri | Abschaltbares Hochleistungs-Halbleiterbauelement |
| EP0514615B1 (en) * | 1991-05-23 | 1995-05-03 | STMicroelectronics S.r.l. | Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| DE59304797D1 (de) * | 1992-08-26 | 1997-01-30 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
-
1995
- 1995-06-20 JP JP15338495A patent/JP3588503B2/ja not_active Expired - Lifetime
-
1996
- 1996-06-19 US US08/665,980 patent/US5866944A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098279A (ja) | 1997-01-10 |
| US5866944A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588503B2 (ja) | 圧接型半導体装置 | |
| JP2930074B1 (ja) | 半導体装置 | |
| US5539220A (en) | Pressure contact semiconductor device in a flat package | |
| JPH0888240A (ja) | 圧接型半導体装置 | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| US5874774A (en) | Flat package semiconductor device | |
| US11380646B2 (en) | Multi-sided cooling semiconductor package and method of manufacturing the same | |
| JPH0246742A (ja) | 圧接平型半導体装置 | |
| JP3721795B2 (ja) | 圧接型半導体装置、及びこれを用いた変換器 | |
| JPH0245334B2 (ja) | ||
| JPH10290000A (ja) | 圧接型半導体装置 | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| WO2023047451A1 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
| JPH1197463A (ja) | 圧接型半導体装置 | |
| JP4206635B2 (ja) | 半導体装置の製造方法 | |
| WO2023209766A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3049410B2 (ja) | 半導体パッケージ | |
| JP2004096004A (ja) | マルチチップ圧接型パッケージ | |
| JPH0974110A (ja) | 半導体装置 | |
| JPS62290163A (ja) | 半導体装置 | |
| JP2016134405A (ja) | 両面冷却型半導体装置 | |
| KR20210117058A (ko) | 양면 냉각형 파워 모듈 | |
| EP4143879A1 (en) | Power semiconductor device with current bypass mechanism | |
| JPH10125700A (ja) | 加圧接触型半導体装置及びその組み立て方法 | |
| JP2587450B2 (ja) | 半導体装置の圧接構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |