JP3480811B2 - 電圧駆動型電力用半導体装置 - Google Patents

電圧駆動型電力用半導体装置

Info

Publication number
JP3480811B2
JP3480811B2 JP19445698A JP19445698A JP3480811B2 JP 3480811 B2 JP3480811 B2 JP 3480811B2 JP 19445698 A JP19445698 A JP 19445698A JP 19445698 A JP19445698 A JP 19445698A JP 3480811 B2 JP3480811 B2 JP 3480811B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
emitter
chip
electrode
plate
iegt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19445698A
Other languages
English (en)
Other versions
JPH1187713A (ja )
Inventor
光彦 北川
義範 岩野
道明 日吉
宏信 金
滋 長谷川
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making or -braking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、複数の電圧駆動型
の電力用半導体素子が並列に圧接接続されて構成される
電圧駆動型電力用半導体装置に関し、特に、エミッタ側
のキャリア蓄積効果を増やした電圧駆動型電力用半導体
装置のパッケージ内部構造および接続方法に関するもの
である。 【0002】 【従来の技術】従来より、上記電力用半導体装置は、イ
ンバータやコンバータ等の電力変換や電力制御等の用途
に多く使われており、電力分野では必要不可欠なものと
なっている。そして近年、電力の大容量化、高周波スイ
ッチング化に伴い、電力用半導体装置の大容量化、スイ
ッチングの高速化が求められている。 【0003】大容量の電力用半導体装置としては、GT
Oに代表される電流駆動型の電力用半導体装置が使われ
ているが、機器の小型化や高周波スイッチング等の面で
問題があり、IGBT(Insulated Gate Bipolar
Transistor (以下IGBTと記す))に代表される電
圧駆動型の電力用半導体装置の使用が増加している。 【0004】しかし、IGBTはまだGTO並の容量を
達成できてはいない。そこで、大容量化、高周波スイッ
チング化を可能とする電圧駆動型の電力用半導体装置と
してIEGT(Injection Enhanced Gate Transis
tor (以下IEGTと記す))が開発され、ポストGT
Oとして注目を浴びている。 【0005】次に、従来の圧接電極型のIEGTパッケ
ージについて説明する。図46は、従来の圧接電極型の
IEGTパッケージ構造の一例を示す断面図である。ま
た図47は、この圧接電極型のIEGTパッケージの電
気的構成を示す回路図である。図中の破線BがIEGT
パッケージに相当する部分を示している。 【0006】これらの図に示すように、電力用半導体素
子(IEGTチップ)300a〜300d、及び逆導通
ダイオード(フライホイールダイオード,以下FWDと
記す)チップ310aは、モリブデン板320a〜32
0fを介して上下からコレクタ(アノード)圧接電極板
330とエミッタ(カソード)圧接電極板340により
圧接されている。 【0007】また、各々のIEGTチップ300a〜3
00dを圧接する銅ポストにはゲートピン350a〜3
50dがそれぞれ設けられており、これらゲートピン3
50a〜350dは、圧接電極型のIEGTパッケージ
の外部に備えられたゲート回路360にゲート線370
にて接続されている。さらに、上記ゲート回路360
は、上記エミッタ圧接電極板340にエミッタ線380
にて接続されている。 【0008】このような構成の圧接電極型のIEGTパ
ッケージにおいては、その長所の1つとして、パッケー
ジのコレクタ圧接電極板(外部端子)330とIEGT
チップ300a〜300dのコレクタ間の接続媒体のイ
ンダクタンス成分を非常に小さくできる。また、同様に
パッケージのエミッタ圧接電極板(外部端子)340と
IEGTチップ300a〜300dのエミッタ間の接続
媒体のインダクタンス成分を非常に小さくできる。 【0009】 【発明が解決しようとする課題】しかしながら、上記I
EGTチップはターンオフ時のdv/dtを抑えるため
にゲート抵抗Rgを比較的大きな値に設定しており、そ
のためゲート電流が小さくなりミラー効果の時間が長
い。上記ゲート抵抗Rgの値は次の式を満足するように
設定されている。IEGTチップの素子有効面積(アク
ティブエリア)[cm2 ]×Rg[Ω]>20。さら
に、IEGTはIGBTに比べ非常に大きなMOSゲー
ト静電容量を持っており、コレクタ−エミッタ間電圧V
ceに対する容量の変化が非常に大きい。 【0010】このため、オフ信号をゲートに入力した
後、ターンオフ直前のゲート回路の入力容量への逆充電
のわずかな差により、IEGTチップ間で入力容量に大
きな差が生じ、IEGTチップのゲート間で振動が発生
する。このゲートの振動によりIEGT素子電流も大き
く振動するため、ターンオフ時に急峻なdi/dtが発
生し、このdi/dtによりdv/dtがきつくなりI
EGTチップを破壊してしまう場合がある。 【0011】また、IEGTは、IGBTに比べて非常
に大きな通電能力を有する。このため、素子過電流時、
例えば短絡事故発生時などには、IEGTはIGBTに
比べてより確実な過電流保護が必要である。 【0012】そこで本発明は、上記課題に鑑みてなされ
たものであり、複数の電圧駆動型の電力用半導体素子が
並列接続されて圧接される電圧駆動型の電力用半導体装
置において、IEGTのスイッチング時のこの素子間の
電流バランス及びdv/dt、di/dtを良好にする
ことができ、破壊耐量を向上させることができる電圧駆
動型の電力用半導体装置を提供することを目的とする。 【0013】さらに本発明は、過電流保護機能を飛躍的
に向上させることができる電圧駆動型の電力用半導体装
置を提供することを目的とする。 【0014】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電圧駆動型電力用半導体装置は、電圧
駆動型の電力用半導体素子と、前記電力用半導体素子の
コレクタに接続され、このコレクタ側から前記電力用半
導体素子を圧接するコレクタ電極板と、前記電力用半導
体素子のエミッタ側から前記電力用半導体素子を圧接す
るエミッタ電極板と、前記電力用半導体素子のエミッタ
と前記エミッタ電極板とを接続するインダクタンス成分
を有する接続手段とを具備することを特徴とする。 【0015】 【0016】 【0017】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ時の急峻なdi/dt
(電流変化)により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。従って、タ
ーンオフ時の急峻なdi/dtを抑えることができ、さ
らにこのdi/dtによる急峻なdv/dt(電圧変
化)も抑えることができるため、電力用半導体素子の破
壊を防止することができる。 【0018】また、本発明に係る電圧駆動型電力用半導
体装置は、複数の電圧駆動型の電力用半導体素子と、前
記複数の電力用半導体素子の各々のコレクタに接続さ
れ、これらコレクタ側から前記電力用半導体素子を圧接
するコレクタ電極板と、前記複数の電力用半導体素子の
各々のエミッタ側から前記電力用半導体素子を圧接する
エミッタ電極板と、前記複数の電力用半導体素子の各々
のエミッタと前記エミッタ電極板とを接続するインダク
タンス成分を有する複数の接続手段とを具備することを
特徴とする。 【0019】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なdi/dtにより上記接続手段に同様の誘導起
電力が生じる。従って、ターンオフ直前の素子間の電流
振動を抑えると共にターンオフ時の急峻なdi/dtを
抑えることができ、さらに、このdi/dtによる急峻
なdv/dtも抑えることができるため、電力用半導体
素子の破壊を防止することができる。 【0020】 【0021】 【0022】 【0023】 【0024】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記電力用半導体素子のゲートと前記
エミッタ電極あるいは前記エミッタ電極板に接続され、
前記ゲートに駆動用の電圧を出力して前記電力用半導体
素子の動作を制御するゲート回路を具備することを特徴
とする。 【0025】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なdi/dtにより上記接続手段に同様の誘導起
電力が生じる。従って、このインダクタンス成分の電圧
降下分に相当する電圧をゲートに加えることで、ターン
オフ直前の素子間の電流振動を抑えると共に、ターンオ
フ時の急峻なdi/dtを抑えることができ、さらにこ
のdi/dtによる急峻なdv/dtも抑えることがで
きるため、電力用半導体素子の破壊を防止することがで
きる。 【0026】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記電力用半導体素子は電流センス端
子を有しており、前記電流センス端子から出力されるセ
ンス信号に応答して前記電力用半導体素子を保護する保
護回路を具備することを特徴とする。 【0027】このように構成された電圧駆動型電力用半
導体装置においては、過電流発生時の急峻なdi/dt
(電流変化)により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。従って、過
電流発生時の急峻なdi/dtを抑えることができ、電
力用半導体素子に接続された保護回路とともに、この電
圧駆動型電力用半導体装置の安定な過電流保護が可能で
ある。 【0028】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記複数の電力用半導体素子の各々の
ゲートと前記エミッタ電極板に接続され、前記ゲートに
駆動用の電圧を出力して前記電力用半導体素子の動作を
制御するゲート回路を具備することを特徴とする。 【0029】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なdi/dtにより上記接続手段に同様の誘導起
電力が生じる。従って、このインダクタンス成分の電圧
降下分に相当する電圧をゲートに加えることで、ターン
オフ直前の素子間の電流振動を抑えると共に、ターンオ
フ時の急峻なdi/dtを抑えることができ、さらにこ
のdi/dtによる急峻なdv/dtも抑えることがで
きるため、電力用半導体素子の破壊を防止することがで
きる。 【0030】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、複数の前記電力用半導体素子のうち、
少なくとも1つは電流センス端子を有しており、前記電
流センス端子から出力されるセンス信号に応答して前記
電力用半導体素子を保護する保護回路を具備することを
特徴とする。 【0031】このように構成された電圧駆動型電力用半
導体装置においては、過電流発生時の電力用半導体素子
間の電流振動により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。さらに、過
電流発生時の急峻なdi/dt(電流変化)により上記
接続手段に同様の誘導起電力が生じる。従って、保護回
路動作時の電力用半導体素子間の電流振動を抑えるとと
もに、過電流発生時の急峻なdi/dtを抑えることが
でき、マルチペレット型の電力用半導体装置でも安定し
た過電流の保護が可能である。 【0032】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記保護回路が、前記電力用半導体素
子に過電流が流れ込んだときにこの過電流を一定の電流
値にクランプし、前記電力用半導体素子に流れ込む電流
を基準電位に逃がすことを特徴とする。 【0033】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記電力用半導体素子が、IEGT
(Injection Enhanced Gate Transistor)であることを
特徴とする。 【0034】このように構成された電圧駆動型電力用半
導体装置では、処理電力の大容量化や、高周波によるス
イッチングが可能になる。 【0035】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記接続手段あるいは前記インダクタ
ンス成分を有する手段が、100nH以下のインダクタ
ンス成分を有することを特徴とする。 【0036】このように構成された電圧駆動型電力用半
導体装置においては、上記インダクタンス成分は、ゲー
ト電圧の定格電圧、回路構成等により異なるが、実験に
よりターンオフ時あるいは過電流発生時のdi/dtを
確認し、100nH以下の適切な値とする。実験的に
は、上記インダクタンス成分が0.1nH以上あれば、
効果がある。 【0037】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記インダクタンス成分を有する手段
が、前記電力用半導体素子のエミッタ及び前記エミッタ
電極板と絶縁されることを特徴とする。 【0038】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記インダクタンス成分を有する複数
の手段が、前記複数の電力用半導体素子の各々のエミッ
タ及び前記エミッタ電極板と絶縁されることを特徴とす
る。 【0039】 【発明の実施の形態】以下に、本発明の第1の実施の形
態の電圧駆動型の電力用半導体装置について説明する。
この電圧駆動型の電力用半導体装置は、電力用半導体素
子である複数のIEGTチップと、これらIEGTチッ
プに通電方向を逆にして並列接続される複数の逆導通ダ
イオード(FWD)チップとを1対の圧接電極板で圧接
して構成した圧接型のIEGTパッケージである。なお
ここでは、1個のIEGTチップと1個のFWDチップ
からなる圧接型のIEGTパッケージの断面図を用いて
説明する。また、以降の図中において破線B内がIEG
Tパッケージに相当する部分を示すものとする。 【0040】図1は、本発明の第1の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置1は、以下
のように構成されている。 【0041】図1に示すように、IEGTチップ2及び
FWDチップ3は、モリブデン板4a,4b,4cを介
して上下からコレクタ(アノード)圧接電極板5とエミ
ッタ(カソード)圧接電極板6により圧接されている。 【0042】上記IEGTチップ2のゲートにはゲート
ピン7が接しており、このゲートピン7は、上記IEG
Tチップ2を駆動制御するためのゲート回路8にゲート
線9にて接続されている。さらに、上記ゲート回路8
は、上記エミッタ圧接電極板6にエミッタ線10にて接
続されている。 【0043】上記IEGTチップ2のエミッタとモリブ
デン板4bとの間には、薄銅板11aと絶縁薄板12が
設けられ、またモリブデン板4cとエミッタ圧接電極板
6との間には、薄銅板11bが設けられている。さら
に、IEGTチップ2のエミッタ側に設けられた上記薄
銅板11aと、エミッタ圧接電極板6側に設けられた上
記薄銅板11bとの間には、インダクタンス成分として
100nH以下のインダクタンス13が設けられてい
る。そして、図1中の順電流iは、矢印で示したように
コレクタ圧接電極板5→モリブデン板4a→IEGTチ
ップ2→薄銅板11a→インダクタンス13→薄銅板1
1b→エミッタ圧接電極板6の経路で流れる。 【0044】図2は、この第1の実施の形態の電圧駆動
型の電力用半導体装置の電気的構成を示す回路図であ
る。上記コレクタ圧接電極板5には、IEGTチップ2
のコレクタと、FWDチップ3のカソードが接続されて
いる。上記エミッタ圧接電極板6には、IEGTチップ
2のエミッタに接続された上記インダクタンス13と、
FWDチップ3のアノードが接続されている。また、上
記ゲート回路8のゲート線9がIEGTチップ2のゲー
トに接続され、ゲート回路8のエミッタ線10がエミッ
タ圧接電極板6に接続されている。 【0045】上述の図1,2に示すように構成された電
圧駆動型の電力用半導体装置では、インダクタンス13
において上記IEGTチップ2のターンオフ時の急峻な
di/dtにより、上記インダクタンス13を流れる電
流を妨げる方向に誘導起電力が生じる。さらに、この誘
導起電力は、ゲート電圧に対しても逆バイアスとなる。 【0046】以上説明したようにこの第1の実施の形態
によれば、IEGTチップ2のエミッタとエミッタ圧接
電極板6との間に設けられた上記インダクタンス13に
発生する誘導起電力により、ターンオフ時の急峻なdi
/dtを抑えることができ、さらにこのdi/dtによ
る急峻なdv/dtも抑えることができる。これによ
り、IEGTチップ2が破壊されるのを防止することが
できる。 【0047】次に、本発明の第2の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第1の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。なおここでは、1個のIEGTチッ
プと1個のFWDチップからなる圧接型のIEGTパッ
ケージの断面図を用いて説明する。 【0048】図3は、本発明の第2の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置21は、以
下のように構成されている。 【0049】図3に示すように、IEGTチップ22及
びFWDチップ23は、モリブデン板24a,24b,
24cを介して上下からコレクタ(アノード)圧接電極
板25とエミッタ(カソード)圧接電極板26により圧
接されている。 【0050】上記IEGTチップ22のゲートにはゲー
トピン27が接しており、このゲートピン27は、上記
IEGTチップ22を駆動制御するためのゲート回路2
8にゲート線29にて接続されている。さらに、上記ゲ
ート回路28は、上記エミッタ圧接電極板26にエミッ
タ線30にて接続されている。 【0051】上記IEGTチップ22のエミッタとモリ
ブデン板24bとの間には、薄銅板31と絶縁薄板32
が設けられている。さらに、IEGTチップ22のエミ
ッタ側に設けられた上記薄銅板31と、エミッタ圧接電
極板26との間には、インダクタンス成分として100
nH以下のインダクタンス33が設けられている。 【0052】図4は、この第2の実施の形態の電圧駆動
型の電力用半導体装置の電気的構成を示す回路図であ
る。この第2の実施の形態は、回路的には上記第1の実
施の形態と同様であり、上記コレクタ圧接電極板25に
は、IEGTチップ22のコレクタと、FWDチップ2
3のカソードが接続されている。上記エミッタ圧接電極
板26には、IEGTチップ22のエミッタに接続され
た上記インダクタンス33と、FWDチップ23のアノ
ードが接続されている。また、上記ゲート回路28のゲ
ート線29がIEGTチップ22のゲートに接続され、
ゲート回路28のエミッタ線30がエミッタ圧接電極板
26に接続されている。 【0053】上述の図3,4に示すように構成された電
圧駆動型の電力用半導体装置では、インダクタンス33
において上記IEGTチップ22のターンオフ時の急峻
なdi/dtにより、上記インダクタンス33を流れる
電流を妨げる方向に誘導起電力が生じる。さらに、この
誘導起電力は、ゲート電圧に対しても逆バイアスとな
る。 【0054】以上説明したようにこの第2の実施の形態
によれば、IEGTチップ22のエミッタとエミッタ圧
接電極板26との間に設けられた上記インダクタンス3
3に発生する誘導起電力により、ターンオフ時の急峻な
di/dtを抑えることができ、さらにこのdi/dt
による急峻なdv/dtも抑えることができる。これに
より、IEGTチップ22が破壊されるのを防止するこ
とができる。 【0055】次に、本発明の第3の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第1の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。 【0056】図5は、本発明の第3の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置41は、以
下のように構成されている。 【0057】図5に示すように、IEGTチップ42
a,42bは、上にモリブデン板43aを、下にモリブ
デン板43b,43c、薄銅板44a,44b、絶縁薄
板45a,45bを介して、上下からコレクタ(アノー
ド)圧接電極板46とエミッタ(カソード)圧接電極板
47により圧接されている。また、FWDチップ48
a,48b,48cは、上にモリブデン板43aを、下
にモリブデン板43d,43e,43fを介して、上下
から同様に上記コレクタ圧接電極板46とエミッタ圧接
電極板47により圧接されている。 【0058】また、上記IEGTチップ42a,42b
のゲートにはゲートピン49a,49bが接しており、
これらゲートピン49a,49bはIEGTチップ42
a,42bを駆動制御するためのゲート回路50にゲー
ト線51にて接続されている。さらに、上記ゲート回路
50は、上記エミッタ圧接電極板47にゲート回路50
のエミッタ線52にて接続されている。 【0059】さらに、IEGTチップ42a,42bの
エミッタ側に設けられた上記薄銅板44a,44bとエ
ミッタ圧接電極板47との間には、インダクタンス成分
として100nH以下のインダクタンス53a,53b
がそれぞれ設けられている。 【0060】図6は、この第3の実施の形態の電圧駆動
型の電力用半導体装置の電気的構成を示す回路図であ
る。 【0061】この図6に示すように、上記コレクタ圧接
電極板46にはIEGTチップ42a,42bのコレク
タと、FWDチップ48a,48b,48cのカソード
が接続されている。上記エミッタ圧接電極板47には、
IEGTチップ42a,42bのエミッタにそれぞれ接
続された上記インダクタンス53a,53bと、FWD
チップ48a,48b,48cのアノードが接続されて
いる。 【0062】また、上記ゲート回路50のゲート線51
がIEGTチップ42a,42bのゲートに接続され、
ゲート回路50のエミッタ線52がエミッタ圧接電極板
47に接続されている。 【0063】上述の図5,図6に示すように構成された
電圧駆動型の電力用半導体装置では、インダクタンス5
3a,53bにおいて上記IEGTチップ42a,42
bのターンオフ時の急峻なdi/dtにより、上記イン
ダクタンス53a,53bを流れる電流を妨げる方向に
誘導起電力が生じる。さらに、この誘導起電力は、ゲー
ト電圧に対しても逆バイアスとなる。 【0064】以上説明したようにこの第3の実施の形態
によれば、IEGTチップ42a,42bのエミッタと
エミッタ圧接電極板47との間に設けられた上記インダ
クタンス53a,53bに発生する誘導起電力により、
ターンオフ時の急峻なdi/dtを抑えることができ、
さらにこのdi/dtによる急峻なdv/dtも抑える
ことができる。これにより、上記IEGTチップ42
a,42bが破壊されるのを防止することができる。 【0065】次に、本発明の第4の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第1の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。なおここでは、1個のIEGTチッ
プと1個のFWDチップからなる圧接型のIEGTパッ
ケージの断面図を用いて説明する。 【0066】図7は、本発明の第4の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置60は、以
下のように構成されている。 【0067】図7に示すように、IEGTチップ61及
びFWDチップ62の上部にはモリブデン板63aが設
けられ、上記IEGTチップ61の下部にはモリブデン
板63b、また上記FWDチップ62の下部にはモリブ
デン板63cが設けられている。さらに、上記モリブデ
ン板63bの下部には、100nH以下のインダクタン
ス成分を有するスパイラル状エミッタピン64とモリブ
デン板63dが設けられている。 【0068】そして、上記IEGTチップ61及びFW
Dチップ62は、上記モリブデン板63aと、上記モリ
ブデン板63d、スパイラル状エミッタピン64、モリ
ブデン板63b、及び上記モリブデン板63cを介し
て、上下からコレクタ(アノード)圧接電極板65とエ
ミッタ(カソード)圧接電極板66により圧接されてい
る。 【0069】また、上記IEGTチップ61のゲートに
はゲートピン67が接しており、このゲートピン67は
IEGTチップ61を駆動制御するためのゲート回路6
8にゲート線69にて接続されている。さらに、上記ゲ
ート回路68は、エミッタ圧接電極板66にゲート回路
68のエミッタ線70にて接続されている。 【0070】ここで、上記スパイラル状エミッタピン6
4について以下に詳細に説明する。図8は上記スパイラ
ル状エミッタピン64を拡大して示す斜視図であり、図
9はその内部構造を示す断面図である。 【0071】このスパイラル状エミッタピン64は、導
体64aの周囲を絶縁体64bで覆った板状の絶縁被膜
を有するスパイラル状導体であり、スパイラル状(らせ
ん状)に巻かれた形状からなり弾力性を有している。上
記スパイラル状エミッタピン64のらせん形状の中心に
は、所定の透磁率を持つ芯64cが挿入されており、こ
の芯64cの透磁率を選択することにより所望のインダ
クタンス成分を得ることができる。 【0072】なお、上記モリブデン板63b,63dと
接触する部分は絶縁体64bで覆われておらず、これら
モリブデン板63b,63dに電気的に接続されてい
る。さらに、上記スパイラル状エミッタピン64は、圧
接時においてはスプリングとして作用し、複数個のIE
GTチップを均一に圧接することを可能にする。 【0073】また、この第4の実施の形態の電力用半導
体装置の電気的構成については、上記第1の実施の形態
と同様であり、上記コレクタ圧接電極板65には、IE
GTチップ61のコレクタと、FWDチップ62のカソ
ードが接続されている。上記エミッタ圧接電極板66に
は、IEGTチップ61のエミッタに接続された上記ス
パイラル状エミッタピン64と、FWDチップ62のア
ノードが接続されている。また、上記ゲート回路68の
ゲート線69がIEGTチップ61のゲートに接続さ
れ、ゲート回路68のエミッタ線70がエミッタ圧接電
極板66に接続されている。 【0074】上述の図7〜図9に示すように構成された
電圧駆動型の電力用半導体装置では、スパイラル状エミ
ッタピン64において上記IEGTチップ61のターン
オフ時の急峻なdi/dtにより、上記スパイラル状エ
ミッタピン64を流れる電流を妨げる方向に誘導起電力
が生じる。さらに、この誘導起電力は、ゲート電圧に対
しても逆バイアスとなる。 【0075】以上説明したようにこの第4の実施の形態
によれば、IEGTチップ61のエミッタとエミッタ圧
接電極板66との間に設けられた上記スパイラル状エミ
ッタピン64に発生する誘導起電力により、ターンオフ
時の急峻なdi/dtを抑えることができ、さらにこの
di/dtによる急峻なdv/dtも抑えることができ
る。これにより、上記IEGTチップ61が破壊される
のを防止することができる。 【0076】また、上記コレクタ圧接電極板65及びエ
ミッタ圧接電極板66による圧接時おいて、上記スパイ
ラル状エミッタピン64がスプリングとして作用するた
め、複数個のIEGTチップを均一に圧接することが可
能である。さらに、上記スパイラル状エミッタピン64
のらせん形状の中心に挿入する芯64cを入れ換えて、
上記芯64cの透磁率を変更することにより、所望のイ
ンダクタンス成分を形成することができる。 【0077】次に、本発明の第5の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第1の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。また、上記第4の実施の形態ではI
EGTチップのエミッタ側にスパイラル状エミッタピン
を設けたが、この第5の実施の形態ではゲート回路のゲ
ート線側に上記スパイラル状導体を設けるものである。
なおここでは、1個のIEGTチップと1個のFWDチ
ップからなる圧接型のIEGTパッケージの断面図を用
いて説明する。 【0078】図10は、本発明の第5の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置71は、以
下のように構成されている。 【0079】図10に示すように、IEGTチップ72
及びFWDチップ73は、上記モリブデン板74aと、
モリブデン板74b及びモリブデン板74cを介して、
上下からコレクタ(アノード)圧接電極板75とエミッ
タ(カソード)圧接電極板76により圧接されている。 【0080】また、上記IEGTチップ72と上記エミ
ッタ圧接電極板76との間にはスパイラル状ゲートピン
77が設けられており、このスパイラル状ゲートピン7
7はIEGTチップ72を駆動制御するためのゲート回
路78にゲート線79にて接続されている。さらに、上
記ゲート回路78は、エミッタ圧接電極板76にエミッ
タ線80にて接続されている。 【0081】ここで用いる上記スパイラル状ゲートピン
77は、上記第4の実施の形態で用いた上記スパイラル
状エミッタピン64と同様の構造を持つものである。こ
のスパイラル状ゲートピン77は、導体の周囲を絶縁体
で覆った板状の絶縁被膜を有するスパイラル状導体であ
り、スパイラル状(らせん状)に巻かれた形状からなり
弾力性を有している。上記スパイラル状ゲートピン77
のらせん形状の中心には、所定の透磁率を持つ芯が挿入
されており、この芯の透磁率を選択することにより所望
のインダクタンスを得ることができる。なお、上記スパ
イラル状ゲートピン77は、IEGTチップ72のゲー
トと接触する部分は絶縁体で覆われておらず、上記ゲー
トに電気的に接続されている。 【0082】図11は、この第5の実施の形態の電圧駆
動型の電力用半導体装置の電気的構成を示す回路図であ
る。 【0083】この図11に示すように、上記コレクタ圧
接電極板75にはIEGTチップ72のコレクタと、F
WDチップ73のカソードが接続されている。上記エミ
ッタ圧接電極板76には、IEGTチップ72のエミッ
タと、FWDチップ73のアノードが接続されている。 【0084】また、上記ゲート回路78のゲート線79
には上記スパイラル状ゲートピン77が直列に接続さ
れ、さらにこのスパイラル状ゲートピン77はIEGT
チップ72のゲートに接続されている。さらに上記ゲー
ト回路78のエミッタ線80がエミッタ圧接電極板76
に接続されている。 【0085】上述の図10、図11に示すように構成さ
れた電圧駆動型の電力用半導体装置では、ゲート回路の
ゲート線側にスパイラル状ゲートピン77を直列に接続
することにより、ゲート電圧の発振を防ぐことができ
る。 【0086】以上説明したようにこの第5の実施の形態
によれば、ゲート回路のゲート線側にスパイラル状ゲー
トピン77を直列に接続することにより、ゲート電圧の
発振を防ぐことができる。これにより、ターンオフ時の
急峻なdi/dtを抑えることができ、さらにこのdi
/dtによる急峻なdv/dtも抑えることができるた
め、上記IEGTチップ72が破壊されるのを防止する
ことができる。 【0087】さらに、上記スパイラル状ゲートピン77
のらせん形状の中心に挿入する芯を入れ換えて、上記芯
の透磁率を変更することにより、上記スパイラル状ゲー
トピン77に所望のインダクタンス成分を形成すること
ができる。 【0088】次に、本発明の第6の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第1の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。なおここでは、1個のIEGTチッ
プと1個のFWDチップからなる圧接型のIEGTパッ
ケージの断面図を用いて説明する。 【0089】図12は、本発明の第6の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置81は、以
下のように構成されている。 【0090】図12に示すように、IEGTチップ82
及びFWDチップ83は、上記モリブデン板84aと、
上記モリブデン板84b及びモリブデン板84cを介し
て、上下からコレクタ(アノード)圧接電極板85とエ
ミッタ(カソード)圧接電極板86により圧接されてい
る。 【0091】また、上記IEGTチップ82のゲートに
はゲートピン87が接しており、このゲートピン87は
IEGTチップ82を駆動制御するためのゲート回路8
8にゲート線89にて接続されている。このとき、この
ゲート線89は、エミッタ圧接電極板86の電極ポスト
86aにコイル状に巻かれた巻き線90を形成してい
る。さらに、上記ゲート回路88は、エミッタ圧接電極
板86にエミッタ線91にて接続されている。 【0092】図13は、この第6の実施の形態の電圧駆
動型の電力用半導体装置の電気的構成を示す回路図であ
る。 【0093】この図13に示すように、上記コレクタ圧
接電極板84にはIEGTチップ82のコレクタと、F
WDチップ83のカソードが接続されている。上記エミ
ッタ圧接電極板86には、IEGTチップ82のエミッ
タと、FWDチップ83のアノードが接続されている。 【0094】また、上記ゲート回路88のゲート線89
には上記巻き線90が形成され、さらにこの巻き線90
はIEGTチップ82のゲートに接続されている。さら
に上記ゲート回路88のエミッタ線91がエミッタ圧接
電極板86に接続されている。 【0095】上述の図12、図13に示すように構成さ
れた電圧駆動型の電力用半導体装置では、IEGTチッ
プ82のゲート線89がこのIEGTチップのエミッタ
側である電極ポスト86aにコイル状に巻かれた巻き線
90となっているため、ターンオフ時の急峻なdi/d
tにより、上記電極ポスト86aのインダクタンス成分
に発生する起電力が上記ゲート線89に誘導起電力とし
て誘導される。 【0096】すなわち、上記IEGTチップ82のター
ンオフ時の急峻なdi/dtにより、上記電極ポスト8
6aのインダクタンス成分にこの電極ポスト86aを流
れる電流を妨げる方向に起電力が生じ、この起電力によ
り上記ゲート線に発生する誘導起電力がゲート電圧に対
して逆バイアスとなる。 【0097】以上説明したようにこの第6の実施の形態
によれば、IEGTチップ82のエミッタ側である電極
ポスト86aにゲート線89をコイル状に巻き付けるこ
とで、上記IEGTチップ82のターンオフ時の急峻な
di/dtにより、上記電極ポスト86aを流れる電流
を妨げる方向に起電力を発生させ、この起電力によって
上記ゲート線89に発生する誘導起電力がゲート電圧に
対して逆バイアスとなるように巻き線90を形成してい
る。これにより、ターンオフ時の急峻なdi/dtを抑
えることができ、さらにこのdi/dtによる急峻なd
v/dtも抑えることができる。よって、上記IEGT
チップ82が破壊されるのを防止することができる。 【0098】なお、この第6の実施の形態の変形例とし
て、上記電極ポスト86aの形状を図14に示すよう
に、電極ポストの底部にゲート線89を埋め込むための
溝92を形成した形状としてもよい。このような形状の
電極ポスト93を用いることにより、ゲート線89の巻
き付けが容易になるとともに、実際にこの電力用半導体
装置の使用中にゲート線の巻き付け形状が変形したり、
この変形に伴ってインダクタンス成分が変化したりする
のを防ぐことができる。 【0099】さらに、この第6の実施の形態の別の変形
例として、上記電極ポスト86aの形状を図15に示す
ように、電極ポストの側面にゲート線89を埋め込むた
めの溝94を形成した形状としてもよい。このような形
状の電極ポスト95を用いることにより、同様にゲート
線89の巻き付けが容易になるとともに、実際にこの電
力用半導体装置の使用中にゲート線の巻き付け形状が変
形したり、この変形に伴ってインダクタンス成分が変化
したりするのを防ぐことができる。 【0100】次に、本発明の第7の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第1の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。なおここでは、1個のIEGTチッ
プと1個のFWDチップからなる圧接型のIEGTパッ
ケージの断面図を用いて説明する。 【0101】図16は、本発明の第7の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置100は、
以下のように構成されている。 【0102】図16に示すように、IEGTチップ10
1及びFWDチップ102の上部にはモリブデン板10
3aが設けられ、上記IEGTチップ101の下部には
モリブデン板103b、また上記FWDチップ102の
下部にはモリブデン板103cが設けられている。さら
に、上記モリブデン板103bの下部には、100nH
以下のインダクタンス成分を有するインダクタンス材料
104とモリブデン板103dが設けられている。 【0103】そして、上記IEGTチップ101及びF
WDチップ102は、上記モリブデン板103aと、上
記モリブデン板103d、インダクタンス材料104、
モリブデン板103b、及び上記モリブデン板103c
を介して、上下からコレクタ(アノード)圧接電極板1
05とエミッタ(カソード)圧接電極板106により圧
接されている。 【0104】また、上記IEGTチップ101のゲート
にはゲートピン107が接しており、このゲートピン1
07はIEGTチップ101を駆動制御するためのゲー
ト回路108にゲート線109にて接続されている。さ
らに、上記ゲート回路108は、エミッタ圧接電極板1
06にエミッタ線110にて接続されている。 【0105】ここで、上記インダクタンス材料104に
ついて、いくつかの例を上げて説明する。図17,図1
8は、上記インダクタンス材料104を形成する一構成
例を示す図である。図17に示す材料は、シリコン(S
i)に熱膨張係数が近く、金属よりも導電率の低い材料
104a、例えばSiC、空気(空間)などの一部に、
この材料104aを貫通する導電率の高い材料104
b、例えばAlワイヤを配設したものである。また、図
18に示す材料は、Siに熱膨張係数が近く、金属より
も導電率の低い材料、例えばSiCと、導電率の高い材
料、例えばAlとから成る複合材料104cである。上
述したようなインダクタンス材料104では、Alワイ
ヤの配設ピッチやAlの含有量を変更することにより、
所望のインダクタンス成分を形成することができる。 【0106】以上説明したようにこの第7の実施の形態
によれば、IEGTチップ101のエミッタとエミッタ
圧接電極板106との間に設けられた上記インダクタン
ス材料104に発生する誘導起電力により、ターンオフ
時の急峻なdi/dtを抑えることができ、さらにこの
di/dtによる急峻なdv/dtも抑えることができ
る。これにより、上記IEGTチップ101が破壊され
るのを防止することができる。 【0107】なお、IEGTチップ101のエミッタと
エミッタ圧接電極板106との間にインダクタンス材料
104ではなくモリブデン板を設け、図19に示すよう
に電極ポスト106aの周囲に磁性体111、例えばフ
ェライトビーズ等を配置する構成としてもよい。このよ
うな構成により、IEGTチップのターンオフ時の急峻
なdi/dtを抑えることができ、さらにこのdi/d
tによる急峻なdv/dtも抑えることができるため、
上記IEGTチップ101が破壊されるのを防止するこ
とができる。 【0108】次に、本発明の第8の実施の形態の電圧駆
動型の電力用半導体装置について説明する。この実施の
形態は上記第1の実施の形態の変形例であり、この電圧
駆動型の電力用半導体装置は、上記第1の実施の形態と
同様に電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。なおここでは、1個のIEGTチッ
プと、このIEGTチップとエミッタ圧接電極板との間
に形成されるインダクタンスの断面図を用いて説明す
る。 【0109】図20は、本発明の第8の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置120は、
以下のように構成されている。 【0110】図20(a)に示すように、IEGTチッ
プ121の上部にはモリブデン板122aが設けられ、
上記IEGTチップ121の下部にはモリブデン板12
2bと位置出し用の絶縁体123が設けられている。 【0111】さらに、上記モリブデン板122bの下部
には銅からなる薄銅板124が設けられている。上から
見たこの薄銅板124の形状を図20(b)に示す。こ
のように薄銅板124は、圧接部分124aやエミッタ
圧接電極板127との接続部分124bより細く波形の
形状からなる波形部分124cを介してエミッタ圧接電
極板127に接続されている。これにより、上記波形部
分124cはインダクタンス成分を有し、ここでは10
0nH以下に設定される。 【0112】さらに、上記薄銅板124の下部には、絶
縁性を有する絶縁薄板125が設けられている。そし
て、上記IEGTチップ121は、上に上記モリブデン
板122aを、下に上記モリブデン板122b、薄銅板
124、絶縁体125を介して、上下からコレクタ(ア
ノード)圧接電極板126とエミッタ(カソード)圧接
電極板127により圧接されている。 【0113】また、図20(c)は上記モリブデン板1
22a,122bを上からみた図である。その他の構成
については上記第1の実施の形態と同様であるため、こ
こに編入するものとしその説明は省略する。 【0114】上述の図20に示すように構成された電圧
駆動型の電力用半導体装置では、薄銅板の波形部分12
4cにおいて上記IEGTチップ121のターンオフ時
の急峻なdi/dtにより、上記波形部分124cを流
れる電流を妨げる方向に誘導起電力が生じる。さらに、
この誘導起電力は、ゲート電圧に対しても逆バイアスと
なる。 【0115】以上説明したようにこの第8の実施の形態
によれば、IEGTチップ121のエミッタとエミッタ
圧接電極板127との間に設けられたインダクタンス成
分を有する薄銅板の波形部分124cに発生する誘導起
電力により、ターンオフ時の急峻なdi/dtを抑える
ことができ、さらにこのdi/dtによる急峻なdv/
dtも抑えることができる。これにより、IEGTチッ
プ121が破壊されるのを防止することができる。 【0116】次に、本発明の第9の実施の形態の電圧駆
動型の電力用半導体装置について説明する。この第9の
実施の形態は、上記第3の実施の形態の変形例であり、
上記第3の実施の形態と同様に電力用半導体素子である
複数のIEGTチップと、これらIEGTチップに通電
方向を逆にして並列接続される複数の逆導通ダイオード
(FWD)チップとを1対の圧接電極板で圧接して構成
し、さらに保護回路を内蔵した圧接型のIEGTパッケ
ージである。 【0117】図21は、本発明の第9の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型の電力用半導体装置140
は、以下のように構成されている。 【0118】図21に示すように、IEGTチップ42
a,42bは、上にモリブデン板43aを、下にモリブ
デン板43b,43c、薄銅板44a,44b、絶縁薄
板45a,45bを介して、上下からコレクタ(アノー
ド)圧接電極板46とエミッタ(カソード)圧接電極板
47により圧接されている。また、FWDチップ48
a,48b,48cは、上にモリブデン板43aを、下
にモリブデン板43d,43e,43fを介して、上下
から同様に上記コレクタ圧接電極板46とエミッタ圧接
電極板47により圧接されている。 【0119】また、上記IEGTチップ42a,42b
のゲートにはゲートピン49a,49bが接しており、
これらゲートピン49a,49bはIEGTチップ42
a,42bを駆動制御するためのゲート回路50にゲー
ト線51にて接続されている。さらに、上記ゲート回路
50は、上記エミッタ圧接電極板47にエミッタ線52
にて接続されている。また、上記ゲート線51とエミッ
タ線52との間には、パッケージを保護する機能を有す
る保護回路141が接続されている。 【0120】さらに、IEGTチップ42a,42bの
エミッタ側に設けられた上記薄銅板44a,44bとエ
ミッタ圧接電極板47との間には、インダクタンス成分
として100nH以下のインダクタンス53a,53b
がそれぞれ設けられている。 【0121】図22は、この第9の実施の形態の電圧駆
動型の電力用半導体装置の電気的構成を示す回路図であ
る。この第9の実施の形態は、電流センス機能付のIE
GTチップとRTC回路を用いた保護回路内蔵型の電力
用半導体装置である。 【0122】この図22に示すように、上記コレクタ圧
接電極板46にはIEGTチップ42a,42bのコレ
クタと、FWDチップ48a,48b,48cのカソー
ドが接続されている。上記エミッタ圧接電極板47に
は、IEGTチップ42a,42bのエミッタにそれぞ
れ接続された上記インダクタンス53a,53bと、F
WDチップ48a,48b,48cのアノードが接続さ
れている。 【0123】また、上記ゲート回路50のゲート線51
がゲート抵抗Rgを介してIEGTチップ42a,42
bのゲートに接続され、エミッタ線52がエミッタ圧接
電極板47に接続されている。 【0124】さらに、IEGTチップ42aのセンス側
のエミッタには、トランジスタTrのゲートと、抵抗R
sの一端が接続されている。上記トランジスタTrのコ
レクタは、ダイオードDを介して上記IEGTチップ4
2aのゲートとゲート抵抗Rg間に接続されている。ま
た、上記トランジスタTrのエミッタと抵抗Rsの他端
は、エミッタ圧接電極板47に接続されている。 【0125】上述の図21,図22に示すように構成さ
れた電圧駆動型の電力用半導体装置では、インダクタン
ス53a,53bにおいて上記IEGTチップ42a,
42bのターンオフ時の急峻なdi/dtにより、上記
インダクタンス53a,53bを流れる電流を妨げる方
向に誘導起電力が生じる。さらに、この誘導起電力は、
ゲート電圧に対しても逆バイアスとなる。 【0126】また、IEGTチップ42aに大電流が流
れ込んだ場合、この大電流を一定の電流値にクランプす
る。さらに、IEGTチップ42a,42bが破壊され
たときには、IEGTチップ42aに流れ込んむ電流を
基準電位に逃がす。 【0127】以上説明したようにこの第9の実施の形態
によれば、IEGTチップ42a,42bのエミッタと
エミッタ圧接電極板47との間に設けられた上記インダ
クタンス53a,53bに発生する誘導起電力により、
ターンオフ時の急峻なdi/dtを抑えることができ、
さらにこのdi/dtによる急峻なdv/dtも抑える
ことができる。これにより、上記IEGTチップ42
a,42bが破壊されるのを防止することができる。ま
た、さらに保護回路を備えているため、IEGTチップ
に大電流が流れ込んだ場合に上記IEGTチップ42
a,42bが破壊されるのを防止することができる。 【0128】ここで、上述した第1〜第9、及び後述す
る第12〜第15の実施の形態の電圧駆動型の電力用半
導体装置の外形周辺部について説明する。 【0129】図23は、上記第1〜9の実施の形態の電
力用半導体装置における外形周辺部の構成を示す断面図
である。この電力用半導体装置は、IEGTチップのコ
レクタ、エミッタに対応して上下面に露出する一対の圧
接電極板、すなわち上述したコレクタ圧接電極板145
及びエミッタ圧接電極板146と、このコレクタ圧接電
極板145とエミッタ圧接電極板146との間に介装し
てシール接合されたセラミック製の絶縁外筒147とか
らなり、これら圧接電極板145,146及び絶縁外筒
147にて気密(ハーメチック)構造のパッケージを形
成している。 【0130】次に、本発明を上述した圧接型のIEGT
パッケージとは異なるモジュール型のIEGTパッケー
ジに適用した例を、以下の第10,第11の実施の形態
として説明する。 【0131】本発明の第10の実施の形態の電圧駆動型
の電力用半導体装置は、電力用半導体素子である複数の
IEGTチップと、これらIEGTチップに通電方向を
逆にして並列接続される複数の逆導通ダイオード(FW
D)チップとをボンディングワイヤにより接続して組み
立てたモジュール型のIEGTパッケージである。なお
ここでは、1個のIEGTチップと1個のFWDチップ
からなるモジュール型のIEGTパッケージを用いて説
明する。 【0132】図24は、本発明の第10の実施の形態の
電圧駆動型の電力用半導体装置における主要部の構成を
示す図である。この電圧駆動型電力用半導体装置150
は、以下のように構成されている。 【0133】図24に示すように、絶縁基板(DBC)
151上には銅からなるコレクタ電極板152、ゲート
電極板153、及びエミッタ電極板154がそれぞれ配
設され貼り付けられている。上記コレクタ電極板152
上には、IEGTチップ155とFWDチップ156が
配設されハンダ付けされている。 【0134】また、上記IEGTチップ155とゲート
電極板153との間がアルミニウム(Al)からなるボ
ンディングワイヤ157により接続され、同様に上記F
WDチップ156とエミッタ電極板154との間がボン
ディングワイヤ158により接続されている。さらに、
上記IEGTチップ155とエミッタ電極板154との
間が、所定のインダクタンス成分を持つワイヤなどから
なるインダクタンス材料159により接続されている。
なお、上記ボンディングワイヤには、径が200μm程
度のAl線が用いられる。 【0135】また、ゲート電極板153はIEGTチッ
プ155を駆動制御するためのゲート回路160にゲー
ト線161にて接続されている。さらに、上記ゲート回
路160は、エミッタ電極板154にエミッタ線162
にて接続されている。このような構造の絶縁基板151
がパッケージに収納され、外部端子が取り付けられてモ
ジュール型のIEGTパッケージとして使用される。 【0136】図25は、この第10の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。上記コレクタ電極板152には、IEGTチップ
155のコレクタと、FWDチップ156のカソードが
接続されている。 【0137】上記エミッタ電極板154には、IEGT
チップ155のエミッタに接続された上記インダクタン
ス材料159と、FWDチップ156のアノードが接続
されている。また、上記ゲート回路160のゲート線1
61がIEGTチップ155のゲートに接続され、エミ
ッタ線162がエミッタ電極板154に接続されてい
る。 【0138】上述の図24,25に示すように構成され
た電圧駆動型の電力用半導体装置では、インダクタンス
材料159において上記IEGTチップ155のターン
オフ時の急峻なdi/dtにより、上記インダクタンス
材料159を流れる電流を妨げる方向に誘導起電力が生
じる。さらに、この誘導起電力は、ゲート電圧に対して
も逆バイアスとなる。 【0139】以上説明したようにこの第10の実施の形
態によれば、IEGTチップ155のエミッタとエミッ
タ電極板154との間に設けられた上記インダクタンス
159に発生する誘導起電力により、ターンオフ時の急
峻なdi/dtを抑えることができ、さらにこのdi/
dtによる急峻なdv/dtも抑えることができる。こ
れにより、IEGTチップ155が破壊されるのを防止
することができる。 【0140】次に、上記第10の実施の形態の変形例の
電圧駆動型の電力用半導体装置について説明する。この
変形例の電力用半導体装置は、上記第10の実施の形態
と同様に、電力用半導体素子である複数のIEGTチッ
プと、これらIEGTチップに通電方向を逆にして並列
接続される複数の逆導通ダイオード(FWD)チップと
をボンディングワイヤにより接続して組み立て、さらに
ボンディングパッドを設けて所望のインダクタンス成分
の設定を容易にしたモジュール型のIEGTパッケージ
である。なおここでは、1個のIEGTチップと1個の
FWDチップからなるモジュール型のIEGTパッケー
ジを用いて説明する。 【0141】図26は、上記第10の実施の形態の変形
例の電圧駆動型の電力用半導体装置における主要部の構
成を示す図である。この電圧駆動型電力用半導体装置1
70は、以下のように構成されている。 【0142】図26に示すように、絶縁基板(DBC)
151上には銅からなるコレクタ電極板152、ゲート
電極板153、及びエミッタ電極板154がそれぞれ配
設され貼り付けられている。上記コレクタ電極板152
上には、IEGTチップ155とFWDチップ156が
配設されハンダ付けされている。 【0143】また、上記IEGTチップ155とゲート
電極板153との間がAlからなるボンディングワイヤ
157により接続され、同様に上記FWDチップ156
とエミッタ電極板154との間がボンディングワイヤ1
58により接続されている。なお、上記ボンディングワ
イヤには、径が200μm程度のAl線が用いられる。 【0144】また、上記絶縁基板(DBC)151上に
はボンディングワイヤを接合するためのボンディングパ
ッド171が設けられており、このボンディングパッド
171と上記IEGTチップ155との間がAlからな
るボンディングワイヤ172により接続されている。さ
らに、上記ボンディングパッド171とエミッタ電極板
154との間が、所定のインダクタンス成分を持つワイ
ヤなどからなるインダクタンス材料173により接続さ
れている。 【0145】また、ゲート電極板153はIEGTチッ
プ155を駆動制御するためのゲート回路160にゲー
ト線161にて接続されている。さらに、上記ゲート回
路160は、エミッタ電極板154にエミッタ線162
にて接続されている。このような構造の絶縁基板151
がパッケージに収納され、外部端子が取り付けられてモ
ジュール型のIEGTパッケージとして使用される。 【0146】なお、この変形例の電力用半導体装置の電
気的構成については、図25に示した上記第10の実施
の形態と同様であるため、ここに編入するものとしその
説明は省略する。 【0147】上述の図26,25に示すように構成され
た電圧駆動型の電力用半導体装置では、インダクタンス
材料173において上記IEGTチップ155のターン
オフ時の急峻なdi/dtにより、上記インダクタンス
材料173を流れる電流を妨げる方向に誘導起電力が生
じる。さらに、この誘導起電力は、ゲート電圧に対して
も逆バイアスとなる。 【0148】以上説明したように第10の実施の形態の
変形例によれば、ボンディングパッド171(IEGT
チップ155のエミッタ)とエミッタ電極板154との
間に設けられた上記インダクタンス材料173に発生す
る誘導起電力により、ターンオフ時の急峻なdi/dt
を抑えることができ、さらにこのdi/dtによる急峻
なdv/dtも抑えることができる。これにより、IE
GTチップ155が破壊されるのを防止することができ
る。 【0149】次に、本発明の第11の実施の形態の電圧
駆動型の電力用半導体装置について説明する。上記第1
0の実施の形態と同様に、この電圧駆動型の電力用半導
体装置は、電力用半導体素子である複数のIEGTチッ
プと、これらIEGTチップに通電方向を逆にして並列
接続される複数の逆導通ダイオード(FWD)チップと
をボンディングワイヤにより接続して組み立てたモジュ
ール型のIEGTパッケージである。なおここでは、1
個のIEGTチップと1個のFWDチップからなるモジ
ュール型のIEGTパッケージを用いて説明する。 【0150】図27は、本発明の第11の実施の形態の
電圧駆動型の電力用半導体装置における主要部の構成を
示す図である。この電圧駆動型電力用半導体装置180
は、以下のように構成されている。 【0151】図27に示すように、絶縁基板(DBC)
181には銅からなるコレクタ電極板182、ゲート電
極板183、及びエミッタ電極板184がそれぞれ配設
され貼り付けられている。上記コレクタ電極板182上
には、IEGTチップ185とFWDチップ186が配
設されハンダ付けされている。 【0152】また、上記FWDチップ186とエミッタ
電極板184との間がAlからなるボンディングワイヤ
187により接続され、同様に上記IEGTチップ18
5とエミッタ電極板184との間がボンディングワイヤ
188により接続されている。さらに、上記IEGTチ
ップ185とゲート電極板183との間が、Alからな
るボンディングワイヤ189により接続されている。こ
のとき、このボンディングワイヤ189は、上記ボンデ
ィングワイヤ188にコイル状の巻かれた巻き線190
を形成し、所定のインダクタンス成分を作り出してい
る。 【0153】また、ゲート電極板183はIEGTチッ
プ185を駆動制御するためのゲート回路191にゲー
ト線192にて接続されている。さらに、上記ゲート回
路191は、エミッタ電極板184にエミッタ線193
にて接続されている。このような構造の絶縁基板181
がパッケージに収納され、外部端子が取り付けられてモ
ジュール型のIEGTパッケージとして使用される。 【0154】図28は、この第11の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。 【0155】この図28に示すように、上記コレクタ電
極板182にはIEGTチップ185のコレクタと、F
WDチップ186のカソードが接続されている。上記エ
ミッタ電極板184には、IEGTチップ185のエミ
ッタと、FWDチップ186のアノードが接続されてい
る。 【0156】また、上記ゲート回路191のゲート線1
92には上記巻き線190が形成され、さらにこの巻き
線190はIEGTチップ185のゲートに接続されて
いる。さらに 上記ゲート回路191のエミッタ線19
3がエミッタ電極板184に接続されている。 【0157】上述の図27,図28に示すように構成さ
れた電圧駆動型の電力用半導体装置では、IEGTチッ
プ185のゲート側であるボンディングワイヤ189が
このIEGTチップのエミッタ側であるボンディングワ
イヤ188にコイル状に巻かれた巻き線190となって
いるため、ターンオフ時の急峻なdi/dtにより、上
記ボンディングワイヤ188のインダクタンス成分に発
生する起電力が上記ボンディングワイヤ189に誘導起
電力として誘導される。 【0158】すなわち、上記IEGTチップ185のタ
ーンオフ時の急峻なdi/dtにより、上記ボンディン
グワイヤ188のインダクタンス成分にこのボンディン
グワイヤ188を流れる電流を妨げる方向に起電力が生
じ、この起電力により上記ボンディングワイヤ189に
発生する誘導起電力がゲート電圧に対して逆バイアスと
なる。 【0159】以上説明したようにこの第11の実施の形
態によれば、IEGTチップ185のエミッタ側のボン
ディングワイヤ188にゲート側のボンディングワイヤ
189をコイル状に巻き付けることで、上記IEGTチ
ップ185のターンオフ時の急峻なdi/dtにより、
上記ボンディングワイヤ188を流れる電流を妨げる方
向に起電力を発生させ、この起電力によって上記ボンデ
ィングワイヤ189に発生する誘導起電力がゲート電圧
に対して逆バイアスとなるように巻き線190を形成し
ている。これにより、ターンオフ時の急峻なdi/dt
を抑えることができ、さらにこのdi/dtによる急峻
なdv/dtも抑えることができる。よって、上記IE
GTチップ185が破壊されるのを防止することができ
る。 【0160】次に、本発明の第12の実施の形態の電圧
駆動型の電力用半導体装置について説明する。上記第1
の実施の形態と同様に、この電圧駆動型の電力用半導体
装置は、電力用半導体素子である複数のIEGTチップ
と、これらIEGTチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード(FWD)チップとを
1対の圧接電極板で圧接して構成した圧接型のIEGT
パッケージである。なおここでは、1個のIEGTチッ
プと1個のFWDチップからなる圧接型のIEGTパッ
ケージの断面図を用いて説明する。 【0161】図29は、本発明の第12の実施の形態の
電圧駆動型の電力用半導体装置における主要部を示す断
面図である。この電圧駆動型の電力用半導体装置200
は、以下のように構成されている。 【0162】図29に示すように、IEGTチップ20
1は、上にモリブデン板202aを、下にモリブデン板
202b、薄銅板203a、絶縁体204、及び薄銅板
203bの順序で配置された部材を介して、上下からコ
レクタ(アノード)圧接電極板205とエミッタ(カソ
ード)圧接電極板206により圧接されている。また、
FWDチップ207は、上に上記モリブデン板202a
を、下にモリブデン板202cを介して、上下から上記
コレクタ圧接電極板205とエミッタ圧接電極板206
により圧接されている。 【0163】上記IEGTチップ201のゲートにはゲ
ートピン208が接しており、このゲートピン208
は、上記IEGTチップ201を駆動制御するためのゲ
ート回路209にゲート線210にて接続されている。
さらに、上記ゲート回路209は、上記エミッタ圧接電
極板206にエミッタ線211にて接続されている。 【0164】さらに、IEGTチップ201のエミッタ
側に設けられた上記薄銅板203aと、エミッタ圧接電
極板206側に設けられた上記薄銅板203bとの間に
は、インダクタンス成分として100nH以下のインダ
クタンス材料212が設けられている。なお、上記薄銅
板203a、インダクタンス材料212、及び上記薄銅
板203bは、一体に構成されていてもよい。 【0165】ここで、上記薄銅板203a、インダクタ
ンス材料212、及び上記薄銅板203bを一体に構成
した具体例を説明する。 【0166】図30,図31は、一体に構成した具体例
を示す図である。図30(a)に示すように、この具体
例は例えば厚さ100μm程度の銅板からなり、図に示
すような寸法のS字型形状を有するものである。このS
字型形状は、破線ラインを支点に折り曲げられ、図30
(b)に示すような形状として、上下から上記コレクタ
圧接電極板205とエミッタ圧接電極板206により圧
接されるように用いられる。図中Aで示す矩形部分が上
記薄銅板203aに、図中Bで示す矩形部分が上記薄銅
板203bに相当し、さらにA−B間のL字部分が上記
インダクタンス材料212に相当する。このとき、L字
部分のインダクタンスは、約18nHになる。 【0167】これにより、上記薄銅板203aと薄銅板
203bとの間にインダクタンス成分が形成される。図
31は、上記S字型形状を斜めから見た斜視図であり、
図中に示す矢印が電流iの流れを表している。 【0168】図32は、この第12の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。この第12の実施の形態は、回路的には上記第1
の実施の形態と同様であり、上記コレクタ圧接電極板2
05には、IEGTチップ201のコレクタと、FWD
チップ207のカソードが接続されている。上記エミッ
タ圧接電極板206には、IEGTチップ201のエミ
ッタに接続された上記インダクタンス材料212と、F
WDチップ207のアノードが接続されている。また、
上記ゲート回路209のゲート線210がIEGTチッ
プ201のゲートに接続され、エミッタ線211がエミ
ッタ圧接電極板206に接続されている。 【0169】上述の図29〜図32に示すように構成さ
れた電圧駆動型の電力用半導体装置では、インダクタン
ス材料212において上記IEGTチップ201のター
ンオフ時の急峻なdi/dtにより、上記インダクタン
ス材料212を流れる電流を妨げる方向に誘導起電力が
生じる。さらに、この誘導起電力は、ゲート電圧に対し
ても逆バイアスとなる。 【0170】以上説明したようにこの第12の実施の形
態によれば、IEGTチップ201のエミッタとエミッ
タ圧接電極板206との間に設けられた上記インダクタ
ンス材料212に発生する誘導起電力により、ターンオ
フ時の急峻なdi/dtを抑えることができ、さらにこ
のdi/dtによる急峻なdv/dtも抑えることがで
きる。これにより、IEGTチップ201が破壊される
のを防止することができる。 【0171】次に、本発明の第13の実施の形態の電圧
駆動型の電力用半導体装置について説明する。この第1
3の実施の形態は、上記第9の実施の形態の変形例であ
り、電力用半導体素子である複数のIEGTチップと、
これらIEGTチップに通電方向を逆にして並列接続さ
れる逆導通ダイオード(FWD)チップとを1対の圧接
電極板で圧接して構成し、さらに保護回路を内蔵した圧
接型のIEGTパッケージである。 【0172】図33は、本発明の第13の実施の形態の
電圧駆動型の電力用半導体装置における主要部を示す断
面図である。この電圧駆動型の電力用半導体装置220
は、以下のように構成されている。 【0173】図33に示すように、電流センス機能付の
IEGTチップ42aとIEGTチップ42b〜42d
は、上にモリブデン板43aを、下にモリブデン板43
b,43c,43d,43e、薄銅板44a,44b,
44c,44d、絶縁薄板45a,45b,45c,4
5dを介して、上下からコレクタ(アノード)圧接電極
板46とエミッタ(カソード)圧接電極板47により圧
接されている。また、FWDチップ48は、上にモリブ
デン板43aを、下にモリブデン板43を介して、上下
から同様に上記コレクタ圧接電極板46とエミッタ圧接
電極板47により圧接されている。 【0174】また、上記IEGTチップ42a,42
b,42c,42dのゲートにはゲートピン49a,4
9b,49c,49dが接しており、これらゲートピン
49a,49b,49c,49dはIEGTチップ42
a,42b,42c,42dを駆動制御するためのゲー
ト回路50にゲート線51にて接続されている。さら
に、上記ゲート回路50は、上記エミッタ圧接電極板4
7にゲート回路50のエミッタ線52にて接続されてい
る。また、上記ゲート線51とエミッタ線52との間に
は、パッケージを保護する機能を有する保護回路141
が接続され、この保護回路141には上記IEGTチッ
プ42aに接する電流センスピン151が接続されてい
る。 【0175】さらに、IEGTチップ42a,42b,
42c,42dのエミッタ側に設けられた上記薄銅板4
4a,44b,44c,44dとエミッタ圧接電極板4
7との間には、インダクタンス成分として100nH以
下のインダクタンス53a,53b,53c,53dが
それぞれ設けられている。 【0176】図34は、この第13の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。 【0177】この図34に示すように、上記コレクタ圧
接電極板46にはIEGTチップ42a,42b,42
c,42dのコレクタと、FWDチップ48のカソード
が接続されている。上記エミッタ圧接電極板47には、
IEGTチップ42a,42b,42c,42dのエミ
ッタにそれぞれ接続された上記インダクタンス53a,
53b,53c,53dと、FWDチップ48のアノー
ドが接続されている。 【0178】また、上記ゲート回路50のゲート線51
がゲート抵抗Rgを介してIEGTチップ42a,42
b,42c,42dのゲートに接続され、エミッタ線5
2がエミッタ圧接電極板47に接続されている。 【0179】さらに、IEGTチップ42aのセンス側
のエミッタには、トランジスタTrのゲートと、抵抗R
sの一端が接続されている。上記トランジスタTrのコ
レクタは、ダイオードDを介して上記IEGTチップ4
2aのゲートとゲート抵抗Rgの間に接続されている。
また、上記トランジスタTrのエミッタと抵抗Rsの他
端は、エミッタ圧接電極板47に接続されている。 【0180】上述の図33,図34に示すように構成さ
れた電圧駆動型の電力用半導体装置では、インダクタン
ス53a,53b,53c,53dにおいて上記IEG
Tチップ42a,42b,42c,42dのターンオフ
時の急峻なdi/dtにより、上記インダクタンス53
a,53b,53c,53dを流れる電流を妨げる方向
に誘導起電力が生じる。さらに、この誘導起電力は、ゲ
ート電圧に対しても逆バイアスとなる。 【0181】また、この電力用半導体装置では、電流セ
ンス機能付のIEGTチップ42aが少なくとも1つ配
置されているため、IEGTチップ42aに大電流が流
れ込んだ場合、電流センス信号とRTC回路により安定
して過電流を制御し、IEGTチップ42aに流れ込む
電流を基準電位に逃がす。 【0182】以上説明したようにこの第13の実施の形
態によれば、IEGTチップ42a,42b,42c,
42dのエミッタとエミッタ圧接電極板47との間に設
けられた上記インダクタンス53a,53b,53c,
53dに発生する誘導起電力により、ターンオフ時の急
峻なdi/dtを抑えることができ、さらにこのdi/
dtによる急峻なdv/dtも抑えることができる。こ
れにより、上記IEGTチップ42a,42b,42
c,42dが破壊されるのを防止することができる。さ
らに、保護回路を備えているため、IEGTチップに大
電流が流れ込んだ場合に上記IEGTチップ42a,4
2b,42c,42dが破壊されるのを防止することが
できる。 【0183】また、複数のIEGTチップの少なくとも
1つを電流センス機能付とすることにより、この電力用
半導体装置の過電流保護機能を飛躍的に向上させること
ができる。これにより、素子過電流時、例えば短絡事故
発生時などには、電力用半導体素子としてIEGTチッ
プを有する電力用半導体装置はIGBTチップを有する
電力用半導体装置に比べてより確実な過電流保護を行う
ことが可能である。 【0184】すなわち、この第13の実施の形態では、
RTC回路の動作時における電力用半導体素子間の電流
振動によりインダクタンスに電流を妨げる方向に誘導起
電力が生じ、またこの起電力はゲート電圧に対しても逆
バイアスとなる。さらに、ターンオフ時の急峻なdi/
dtによりインダクタンスに同様の誘導起電力が生じ
る。したがって、ターンオフ直前の素子間の電流振動を
抑えるとともに、過電流発生時の急峻なdi/dtを抑
えることができ、電流センス機能付の半導体素子とRT
C回路からの安定したフィードバックが可能である。 【0185】次に、本発明の第14の実施の形態の電圧
駆動型の電力用半導体装置について説明する。 【0186】図35は、この第14の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。図36は、前記電力用半導体装置内に複数個接続
されるIEGTチップを含む半導体素子回路の回路図で
ある。 【0187】この第14の実施の形態は、電力用半導体
素子である電流センス機能付のIEGTチップと、RT
C回路及び過電圧保護回路を含む図36に示す半導体素
子回路Aをn個直列に、m個並列に接続し、さらにこれ
を1対の圧接電極板で圧接した圧接型のIEGTパッケ
ージである。なお、n=1、2、3、…であり、m=
1、2、3、…である。 【0188】まず、半導体素子回路Aの構成について説
明する。 【0189】図36に示すように、コレクタ端子Cに
は、電流センス機能付のIEGTチップ230のコレク
タ、ツェナダイオードZDのカソード、IEGTチップ
231のコレクタがそれぞれ接続されている。ツェナダ
イオードZDのアノードは、IEGTチップ231のゲ
ートに接続され、このIEGTチップ231のエミッタ
はエミッタ端子Eに接続される。IEGTチップ230
のエミッタは、インダクタンス232を介してエミッタ
端子Eに接続され、IEGTチップ230のセンス側の
エミッタは、トランジスタTr1のゲートに接続され
る。 【0190】ゲート端子Gは、抵抗R1、抵抗R2を介
してIEGTチップ230のゲートが接続される。さら
に、抵抗R1と抵抗R2の接続点には、トランジスタT
r1のコレクタが接続され、トランジスタTr1のエミ
ッタは抵抗R3を介してエミッタ端子Eに接続されてい
る。なお、図36に示すように、トランジスタTr1と
抵抗R3はRTC回路233を構成し、ツェナダイオー
ドZDとIEGTチップ231は過電圧保護回路234
を構成する。 【0191】次に、図35に示す第14の実施の形態の
電圧駆動型の電力用半導体装置について説明する。この
電圧駆動型の電力用半導体装置240は、以下のように
構成されている。 【0192】図35に示すように、前記半導体素子回路
Aがn個直列に接続され、さらにn個直列接続された複
数の半導体素子回路Aがm個並列に接続される。そし
て、図示上、上部に配置された半導体素子回路Aのそれ
ぞれのコレクタ端子はコレクタ圧接電極板241に接続
され、下部に配置された半導体素子回路Aのそれぞれの
エミッタ端子はエミッタ圧接電極板242に接続され
る。また、半導体素子回路Aのゲート端子は、不図示の
ゲート回路に接続されている。 【0193】上述の図35に示すように構成された電圧
駆動型の電力用半導体装置では、インダクタンス232
において上記IEGTチップ230のターンオフ時の急
峻なdi/dtにより、上記インダクタンス232を流
れる電流を妨げる方向に誘導起電力が生じる。さらに、
この誘導起電力は、ゲート電圧に対しても逆バイアスと
なる。 【0194】また、電流センス機能付のIEGTチップ
230が少なくとも1つ配置されているため、IEGT
チップ230に大電流が流れ込んだ場合、電流センス信
号とRTC回路233により安定して過電流を制御する
ことができる。さらに、IEGTチップ230が破壊さ
れたときには、IEGTチップ230に流れ込む電流を
基準電位に逃がす。 【0195】さらに、この電力用半導体装置では、半導
体素子回路Aがn個直列に、m個並列に接続されてお
り、さらに過電圧保護回路234が備えられている。こ
れにより、IEGTチップに流れる電流を分配し、電圧
を分散することができる。よって、この電力用半導体装
置では、より大きな電力の制御を行うことができる。 【0196】また、図36に示した半導体素子回路A
を、図37に示すような半導体素子回路A′に置き換え
て用いてもよい。この半導体素子回路A′の構成を以下
に説明する。 【0197】図37に示すように、コレクタ端子Cに
は、電流センス機能付のIEGTチップ230のコレク
タ、IEGTチップ235のコレクタ、ツェナダイオー
ドZDのカソード、IEGTチップ231のコレクタが
それぞれ接続されている。ツェナダイオードZDのアノ
ードは、IEGTチップ231のゲートに接続され、こ
のIEGTチップ231のエミッタはエミッタ端子Eに
接続される。IEGTチップ230のエミッタは、イン
ダクタンス232を介してエミッタ端子Eに接続され、
IEGTチップ230のセンス側のエミッタは、トラン
ジスタTr1のゲートに接続される。 【0198】ゲート端子Gは、抵抗R1、抵抗R2を介
してIEGTチップ230のゲートに接続される。抵抗
R1と抵抗R2の接続点は、トランジスタTr1のコレ
クタに接続され、トランジスタTr1のエミッタは抵抗
R3を介してエミッタ端子Eに接続されている。さら
に、抵抗R1と抵抗R2の接続点は、抵抗R4を介して
IEGTチップ235のゲートに接続される。IEGT
チップ235のエミッタは、インダクタンス236を介
してエミッタ端子Eに接続されている。なお、図37に
示すように、トランジスタTr1と抵抗R3はRTC回
路233を構成し、ツェナダイオードZDとIEGTチ
ップ231は過電圧保護回路234を構成する。 【0199】この半導体素子回路A′を用いたときの動
作は、上述した半導体素子回路Aを用いた場合と同様で
ある。 【0200】以上説明したようにこの第14の実施の形
態によれば、IEGTチップ230のエミッタとエミッ
タ圧接電極板242との間に設けられたインダクタンス
232に発生する誘導起電力により、ターンオフ時の急
峻なdi/dtを抑えることができ、さらにこのdi/
dtによる急峻なdv/dtも抑えることができる。こ
れにより、上記IEGTチップ230が破壊されるのを
防止することができる。また、さらに半導体素子回路A
またはA′がn個直列に、m個並列に接続され、過電圧
保護回路234が備えられているため、より大きな電力
の制御を行うことが可能である。 【0201】次に、上記第13、第14の実施の形態の
効果を、回路接続の状態を示す概念図、及びゲート電
圧、コレクタ電流の変動状態を示す図を用いて説明す
る。 【0202】図38は、IEGTチップを平面上に単純
に並べて配線した例を示す図である。この図38に示す
ように、RTC回路250を接続した電流センス機能付
のIEGTチップ251と、RTC回路250を接続し
ないIEGTチップ252、253が平面上に単純に並
べられている。IEGTチップ251、252、253
のコレクタはコレクタ端子Cに接続され、IEGTチッ
プ251、252、253のゲートはゲート回路254
に接続される。 【0203】また、IEGTチップ251、252、2
53のエミッタはそれぞれエミッタ端子Eとゲート回路
254に接続される。IEGTチップ251、252、
253のゲートとゲート回路254とを接続するゲート
線と、これらのエミッタとゲート回路254とを接続す
るエミッタ線との間には、RTC回路250が接続され
ている。 【0204】このようにIEGTチップを平面上に単純
に並べて配線した場合においては、IEGTチップ25
1、252、253のエミッタからの配線(以下エミッ
タ配線)の長さがIEGTチップ毎に異なるため、図3
8に示すように、これらのエミッタ配線が有するインダ
クタンスL1、L2、L3、L4、L5もIEGTチッ
プ毎に異なる。 【0205】これにより、RTC回路250の動作時に
は、図39に示すようなゲート電圧の振動やコレクタ電
流及びコレクタ−エミッタ間電圧の振動が発生する。図
39(a)は、RTC回路の動作時におけるゲート電圧
Vgの波形を示す図であり、図に示すようにゲート電圧
Vgは振動しているのがわかる。 【0206】図39(b)は、RTC回路250の動作
時におけるコレクタ電流Ic及びコレクタ−エミッタ間
電圧Vceの波形を示す図であり、図に示すようにコレ
クタ電流Ic及びコレクタ−エミッタ間電圧Vceは大
きく振動しているのがわかる。 【0207】次に、IEGTチップを立体的に並べて配
線した場合を説明する。 【0208】図40は、IEGTチップを垂直方向に立
体的に並べて配線した例を示す図である。この図40に
示すように、RTC回路250を接続した電流センス機
能付のIEGTチップ251と、RTC回路250を接
続しないIEGTチップ252、253が垂直方向に立
体的に並べられている。IEGTチップ251、25
2、253のコレクタはコレクタ端子Cに接続され、I
EGTチップ251、252、253のゲートはゲート
回路254に接続される。 【0209】また、IEGTチップ251、252、2
53のエミッタはそれぞれエミッタ端子Eとゲート回路
254に接続される。IEGTチップ251、252、
253のゲートとゲート回路254とを接続するゲート
線と、これらのエミッタとゲート回路254とを接続す
るエミッタ線との間には、RTC回路250が接続され
ている。なお、図中に示すホルダー255は、IEGT
チップ251、252、253を立体的にささえるもの
である。 【0210】このようにIEGTチップを立体的に並べ
て配線した場合においては、IEGTチップ251、2
52、253のエミッタ配線の長さがIEGTチップ毎
に等しくなる。このため、図40に示すように、これら
のエミッタ配線が有するインダクタンスL6もIEGT
チップ毎に等しくなる。また、IEGTチップ251、
252、253のゲートからの配線(以下ゲート配線)
の長さもIEGTチップ毎に等しくなる。 【0211】これにより、RTC回路250の動作時に
は、図41に示すようにゲート電圧の振動やコレクタ電
流及びコレクタ−エミッタ間電圧の振動は発生しない。
図41(a)は、RTC回路の動作時におけるゲート電
圧Vgの波形を示す図であり、図に示すようにゲート電
圧Vgは振動していない。 【0212】図41(b)は、RTC回路250の動作
時におけるコレクタ電流Ic及びコレクタ−エミッタ間
電圧Vceの波形を示す図であり、図に示すようにコレ
クタ電流Ic及びコレクタ−エミッタ間電圧Vceは振
動していない。したがって、IEGTチップを立体的に
並べて配線した電力用半導体装置では、RTC回路の動
作時においてIEGTチップ間に電流振動は発生せず、
並列接続されたIEGTチップであっても安定した過電
流保護を行うことができる。 【0213】次に、本発明の第15の実施の形態の電圧
駆動型の電力用半導体装置について説明する。この第1
5の実施の形態は、電流センス機能付のIEGTチップ
を少なくとも1個含む複数のIEGTチップのエミッタ
配線及びゲート配線の長さが各IEGTチップで等しく
なるような、すなわちエミッタ配線及びゲート配線の有
するインダクタンスが等しくなるような並列接続(立体
的な配線)を行った例を示すものである。 【0214】図42は、第15の実施の形態の電力用半
導体装置の構成を示す図であり、コレクタ圧接電極板を
取り除いたときの圧接型外囲器を上から見た上面図であ
る。なお、この図42は、RTC回路を外囲器の外部に
設けた、いわゆるC2 型の電力用半導体装置を示してい
る。 【0215】この図42に示すように、電圧駆動型の電
力用半導体装置260には、電力用半導体素子であるI
EGTチップ261、電流センス機能付のIEGTチッ
プ262、逆導通ダイオード263が配置されている。
そして、上記IEGTチップ261、電流センス機能付
のIEGTチップ262、逆導通ダイオード263がコ
レクタ圧接電極板とエミッタ圧接電極板に圧接されて電
力用半導体装置を構成する。 【0216】この外囲器には、IEGTチップ261の
ゲート及び電流センス機能付のIEGTチップ262の
ゲートにそれぞれ接続されたゲート端子264や、外囲
器内の空気を排気するときに用いるバキューム口265
が設けられている。さらに、バキューム口265から
は、IEGTチップ262のセンス側のエミッタに接続
されたセンス用端子266が引き出されている。なお、
この電力用半導体装置では、RTC回路が外囲器の外部
に設けられている。 【0217】また、図43は、第15の実施の形態の変
形例の電力用半導体装置の構成を示す図であり、コレク
タ圧接電極板を取り除いたときの圧接型外囲器を上から
見た上面図である。 【0218】この図43に示すように、電圧駆動型の電
力用半導体装置270には、電力用半導体素子であるI
EGTチップ271、電流センス機能付のIEGTチッ
プ272、逆導通ダイオード273が配置されている。
上記IEGTチップ272の近傍には、上記エミッタ線
とゲート線に接続されたRTC回路274が配置され
る。そして、上記IEGTチップ271、電流センス機
能付のIEGTチップ272、逆導通ダイオード273
がコレクタ圧接電極板とエミッタ圧接電極板に圧接され
て電力用半導体装置を構成する。 【0219】この外囲器には、IEGTチップ271の
ゲート及び電流センス機能付のIEGTチップ272の
ゲートにそれぞれ接続されたゲート端子275や、外囲
器内の空気を排気するときに用いるバキューム口276
が設けられている。上述したように、この電力用半導体
装置では、RTC回路が外囲器の内部に形成されてい
る。 【0220】上述の図42,図43に示すように構成さ
れた電圧駆動型の電力用半導体装置では、RTC回路の
動作時におけるIEGTチップ間の電流振動によりイン
ダクタンスに電流を妨げる方向に誘導起電力が生じ、ま
たこの起電力はゲート電圧に対しても逆バイアスとな
る。さらに、ターンオフ時の急峻なdi/dtによりイ
ンダクタンスに同様の誘導起電力が生じる。したがっ
て、ターンオフ直前の素子間の電流振動を抑えるととも
に、過電流発生時の急峻なdi/dtを抑えることがで
き、電流センス機能付の半導体素子とRTC回路からの
安定したフィードバックが可能である。 【0221】以上説明したようにこの第15の実施の形
態及び変形例によれば、RTC回路の動作時のIEGT
チップ間に電流振動が生じると、エミッタ圧接電極板の
インダクタンス成分に電流を妨げる方向にゲート電圧が
バイアスされ、過電流発生時の急峻なdi/dtを防止
する。したがって、RTC回路の動作時におけるIEG
Tチップ間の電流振動を抑えると共に、安定した過電流
保護が可能である。 【0222】また、複数のIEGTチップの少なくとも
1つを電流センス機能付とすることにより、この電力用
半導体装置の過電流保護機能を飛躍的に向上させること
ができる。これにより、素子過電流時、例えば短絡事故
発生時などには、電力用半導体素子としてIEGTチッ
プを有するこの電力用半導体装置はIGBTチップを有
する電力用半導体装置に比べてより確実な過電流保護を
行うことが可能である。 【0223】次に、上述した実施の形態に用いられる電
圧駆動型の電力用半導体素子のIEGTについて説明す
る。図44は、IEGTの断面構造を示す斜視図であ
る。図45は、IEGTのオン状態におけるキャリア分
布を示す図である。 【0224】図44に示すように、電圧駆動型の電力用
半導体素子であるIEGTは、高抵抗ベース層表面に所
定の間隔をもって埋め込まれた絶縁ゲートと、この絶縁
ゲートで挟まれた領域内に形成された第一の導電型エミ
ッタ層と、上記絶縁ゲートにより誘起されて上記第一導
電型エミッタ層から上記高抵抗ベース層に第一導電型キ
ャリアを注入するチャネル領域と、上記高抵抗ベース層
に第二導電型キャリアを注入する第二導電型エミッタ層
と、上記絶縁型ゲートにより挟まれた領域に形成され、
上記高抵抗ベース層から第二導電型キャリアを排出する
第二導電型ドレイン層とを具備し、上記第二導電型ドレ
イン層間の距離を2C、上記ゲートで囲まれた領域の幅
を2W、上記第二導電型ドレイン層と上記高抵抗ベース
層の界面から上記絶縁ゲート先端までの距離をDとした
時、X=W/D・C を1.0×103 cm-1より小さ
くしたものである。 【0225】このように構成されているIEGTは、以
下のような特徴を持っている。図45中のγe はカソー
ド(エミッタ)側の電子の注入効率を表し、(電子電流
/全電流)=γe と定義される。上記IEGTでは、こ
のγe が0.73以上になることが特徴である。 【0226】以上説明したように本発明は、上記IEG
Tに適用した場合に特に効果があるが、IGBT、MC
T、EST等の他のMOSゲート型半導体素子において
も適用可能であり、これまで述べてきた同様な効果があ
る。 【0227】 【発明の効果】以上述べたように本発明によれば、複数
の電圧駆動型の電力用半導体素子が並列接続されて構成
されている電圧駆動型電力用半導体装置において、各電
力用半導体素子のdi/dtに比例した電圧をゲート回
路にフィードバックさせることで、スイッチング時の上
記電力用半導体素子間の電流バランスおよびdv/d
t、di/dtを良好なものにすることができ、電圧駆
動型電力用半導体装置の破壊耐量を飛躍的に向上させる
ことができる。 【0228】また、本発明によれば、電力用半導体パッ
ケージ内で並列接続された複数の電力用半導体素子間の
スイッチング時に生じる電流と電圧のばらつきによって
発生する電力用半導体素子の破壊も有効に防止すること
ができる。 【0229】また、本発明によれば、複数のIEGTチ
ップの少なくとも1つを電流センス機能付とすることに
より、この電力用半導体装置の過電流保護機能を飛躍的
に向上させることができる。これにより、素子過電流
時、例えば短絡事故発生時などには、電力用半導体素子
としてIEGTチップを有するこの電力用半導体装置は
IGBTチップを有する電力用半導体装置に比べてより
確実な過電流保護を行うことが可能である。

【図面の簡単な説明】 【図1】本発明の第1の実施の形態の電力用半導体装置
における主要部を示す断面図である。 【図2】上記第1の実施の形態の電力用半導体装置の電
気的構成を示す回路図である。 【図3】本発明の第2の実施の形態の電力用半導体装置
における主要部を示す断面図である。 【図4】上記第2の実施の形態の電力用半導体装置の電
気的構成を示す回路図である。 【図5】本発明の第3の実施の形態の電力用半導体装置
における主要部を示す断面図である。 【図6】上記第3の実施の形態の電力用半導体装置の電
気的構成を示す回路図である。 【図7】本発明の第4の実施の形態の電力用半導体装置
における主要部を示す断面図である。 【図8】スパイラル状エミッタピンを拡大して示す斜視
図である。 【図9】上記スパイラル状エミッタピンの内部構造を示
す断面図である。 【図10】本発明の第5の実施の形態の電力用半導体装
置における主要部を示す断面図である。 【図11】上記第5の実施の形態の電力用半導体装置の
電気的構成を示す回路図である。 【図12】本発明の第6の実施の形態の電力用半導体装
置における主要部を示す断面図である。 【図13】上記第6の実施の形態の電力用半導体装置の
電気的構成を示す回路図である。 【図14】上記第6の実施の形態の変形例としての電極
ポストの形状を示す断面図である。 【図15】上記第6の実施の形態の変形例としての電極
ポストの形状を示す断面図である。 【図16】本発明の第7の実施の形態の電力用半導体装
置における主要部を示す断面図である。 【図17】インダクタンス材料を形成する一構成例を示
す図である。 【図18】インダクタンス材料を形成する一構成例を示
す図である。 【図19】電極ポストの周囲に磁性体を配置した構成例
を示す図である。 【図20】本発明の第8の実施の形態の電力用半導体装
置における主要部を示す断面図である。 【図21】本発明の第9の実施の形態の電力用半導体装
置における主要部を示す断面図である。 【図22】上記第9の実施の形態の電力用半導体装置の
電気的構成を示す回路図である。 【図23】上記第1〜9の実施の形態の電力用半導体装
置における外形周辺部の構成を示す断面図である。 【図24】本発明の第10の実施の形態の電力用半導体
装置における主要部の構成を示す図である。 【図25】上記第10の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。 【図26】上記第10の実施の形態の変形例の電力用半
導体装置における主要部の構成を示す図である。 【図27】本発明の第11の実施の形態の電力用半導体
装置における主要部の構成を示す図である。 【図28】上記第11の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。 【図29】本発明の第12の実施の形態の電力用半導体
装置における主要部を示す断面図である。 【図30】薄銅板により形成するインダクタンス材料の
具体例を示す図である。 【図31】上記インダクタンス材料の具体例の斜視図で
ある。 【図32】上記第12の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。 【図33】本発明の第13の実施の形態の電力用半導体
装置における主要部を示す断面図である。 【図34】上記第13の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。 【図35】本発明の第14の実施の形態の電力用半導体
装置の電気的構成を示す回路図である。 【図36】上記第14の実施の形態の電力用半導体装置
内に複数個接続されるIEGTチップを含む半導体素子
回路の回路図である。 【図37】上記第14の実施の形態の電力用半導体装置
内に複数個接続されるIEGTチップを含む半導体素子
回路の変形例の回路図である。 【図38】IEGTチップを平面上に単純に並べて配線
した例を示す図である。 【図39】図38に示す例において発生する電圧及び電
流の振動を示す図である。 【図40】IEGTチップを垂直方向に立体的に並べて
配線した例を示す図である。 【図41】図40に示す例において発生する電圧及び電
流の振動を示す図である。 【図42】本発明の第15の実施の形態の電力用半導体
装置の構成を示す図である。 【図43】上記第15の実施の形態の変形例の電力用半
導体装置の構成を示す図である。 【図44】本発明で用いられるIEGTの断面構造を示
す斜視図である。 【図45】上記IEGTのオン状態におけるキャリア分
布を示す図である。 【図46】従来の圧接電極型IEGTパッケージの構造
の一例を示す断面図である。 【図47】従来の圧接電極型IEGTパッケージの電気
的構成を示す回路図である。 【符号の説明】 1,21,41,60,71,81,100,120,
130,150,170,180,220,240,2
60、270…電力用半導体装置 2,22,42a,42b,61,72,82,10
1,121,155,185,230,231,23
5,251,252,253,261,262,27
1,272…IEGT(Injection Enhanced Gate
Transistor )チップ 3,23,48,48a,48b,48c,62,7
3,83,102,156,186,263,273…
逆導通ダイオード(フライホイールダイオード:FW
D)チップ 4a,4b,4c,24a,24b,24c,43a,
43b,43c,43d,43e,43f,63a,6
3b,63c,63d,74a,74b,74c,84
a,84b,84c,103a,103b,103c,
103d,122a,122b…モリブデン板 5,25,46,65,75,85,105,120,
126,145,241…コレクタ(アノード)圧接電
極板 6,26,47,66,76,86,106,121,
127,146,242…エミッタ(カソード)圧接電
極板 7,27,49a,49b,67,87,107…ゲー
トピン 8,28,50,68,78,88,108,160,
191,254…ゲート回路 9,29,51,69,79,89,109,161,
192…ゲート線 10,30,52,70,80,91,110,16
2,193…エミッタ線 11a,11b,31,44a,44b,124…薄銅
板 12,32,45a,45b,125…絶縁薄板 13,33,53a,53b,232,236,L1,
L2,L3,L4,L5,L6…インダクタンス 64…スパイラル状エミッタピン 64a…導体 64b…絶縁体 64c…芯 77…スパイラル状ゲートピン 86a,93,95,106a…電極ポスト 90,190…巻き線 92,94…溝 104,159,173…インダクタンス材料 104a…導電率の低い材料 104b…導電率の高い材料 104c…複合材料 111…磁性体 123…絶縁体 124c…薄銅板124の波形部分 141…保護回路 147…絶縁外筒 151,181…絶縁基板(DBC) 152,182…コレクタ電極板 153,183…ゲート電極板 154,184…エミッタ電極板 157,158,172,187,188,189…ボ
ンディングワイヤ 171…ボンディングパッド 233,250,274…RTC回路 234…過電圧保護回路 264,275…ゲート端子 265,276…バキューム口 センス用端子266 R1,R2,R3,R4…抵抗 Tr1…トランジスタ ZD…ツェナダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北川 光彦 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 (72)発明者 長谷川 滋 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 (72)発明者 日吉 道明 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 (56)参考文献 特開 平8−162631(JP,A) 特開 平10−229671(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 電圧駆動型の電力用半導体素子と、 前記電力用半導体素子のコレクタに接続され、このコレ
    クタ側から前記電力用半導体素子を圧接するコレクタ電
    極板と、 前記電力用半導体素子のエミッタ側から前記電力用半導
    体素子を圧接するエミッタ電極板と、 前記電力用半導体素子のエミッタと前記エミッタ電極板
    とを接続するインダクタンス成分を有する接続手段と、 を具備することを特徴とする電圧駆動型電力用半導体装
    置。 【請求項2】 複数の電圧駆動型の電力用半導体素子
    と、 前記複数の電力用半導体素子の各々のコレクタに接続さ
    れ、これらコレクタ側から前記電力用半導体素子を圧接
    するコレクタ電極板と、 前記複数の電力用半導体素子の各々のエミッタ側から前
    記電力用半導体素子を圧接するエミッタ電極板と、 前記複数の電力用半導体素子の各々のエミッタと前記エ
    ミッタ電極板とを接続するインダクタンス成分を有する
    複数の接続手段と、 を具備することを特徴とする電圧駆動型電力用半導体装
    置。 【請求項3】 前記電力用半導体素子のゲートと前記エ
    ミッタ電極板に接続され、前記ゲートに駆動用の電圧を
    出力して前記電力用半導体素子の動作を制御するゲート
    回路をさらに具備することを特徴とする請求項1に記載
    の電圧駆動型電力用半導体装置。 【請求項4】 前記電力用半導体素子は電流センス端子
    を有しており、前記電流センス端子から出力されるセン
    ス信号に応答して前記電力用半導体素子を保護する保護
    回路をさらに具備することを特徴とする請求項1に記載
    の電圧駆動型電力用半導体装置。 【請求項5】 前記複数の電力用半導体素子の各々のゲ
    ートと前記エミッタ電極板に接続され、前記ゲートに駆
    動用の電圧を出力して前記電力用半導体素子の動作を制
    御するゲート回路をさらに具備することを特徴とする請
    求項2に記載の電圧駆動型電力用半導体装置。 【請求項6】 複数の前記電力用半導体素子のうち、少
    なくとも1つは電流センス端子を有しており、前記電流
    センス端子から出力されるセンス信号に応答して前記電
    力用半導体素子を保護する保護回路をさらに具備するこ
    とを特徴とする請求項2に記載の電圧駆動型電力用半導
    体装置。 【請求項7】 前記保護回路は、前記電力用半導体素子
    に過電流が流れ込んだときにこの過電流を一定の電流値
    にクランプし、前記電力用半導体素子に流れ込む電流を
    基準電位に逃がすことを特徴とする請求項4または6に
    記載の電圧駆動型電力用半導体装置。 【請求項8】 前記接続手段は、100nH以下のイン
    ダクタンス成分を有することを特徴とする請求項1また
    は2に記載の電圧駆動型電力用半導体装置。 【請求項9】 前記接続手段は、金属片であることを特
    徴とする請求項1または2に記載の電圧駆動型電力用半
    導体装置。 【請求項10】 前記接続手段は、前記板状のエミッタ
    電極端子の一部に形成された電極ポストと、この電極ポ
    ストの周囲に配置された磁性体とを有することを特徴と
    する請求項1または2に記載の電圧駆動型電力用半導体
    装置。 【請求項11】 前記電力用半導体素子は、IEGT
    (InjectionEnhancedGateTra
    nsistor)であることを特徴とする請求項1乃至
    10のいずれか1つに記載の電圧駆動型電力用半導体装
    置。 【請求項12】 前記IEGTは、オン状態におけるエ
    ミッタ側のキャリア蓄積効果がIGBT(Insula
    tedGateBipolarTransistor)
    に比べて大きいことを特徴とする請求項11に記載の電
    圧駆動型電力用半導体装置。
JP19445698A 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置 Expired - Fee Related JP3480811B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP19030697 1997-07-15
JP9-190306 1997-07-15
JP19445698A JP3480811B2 (ja) 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19445698A JP3480811B2 (ja) 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置
US09115238 US6147368A (en) 1997-07-15 1998-07-14 Voltage-driven power semiconductor device
US09684904 US6967357B1 (en) 1997-07-15 2000-10-10 Voltage-driven power semiconductor device

Publications (2)

Publication Number Publication Date
JPH1187713A true JPH1187713A (ja) 1999-03-30
JP3480811B2 true JP3480811B2 (ja) 2003-12-22

Family

ID=26506007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19445698A Expired - Fee Related JP3480811B2 (ja) 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置

Country Status (2)

Country Link
US (2) US6147368A (ja)
JP (1) JP3480811B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
JP4423462B2 (ja) * 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
JP4492454B2 (ja) * 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
JP5125269B2 (ja) * 2007-07-11 2013-01-23 三菱電機株式会社 パワー半導体モジュール
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9129885B2 (en) * 2010-01-15 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
WO2018051931A1 (ja) * 2016-09-13 2018-03-22 日本電気株式会社 半導体装置およびそのプログラミング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469524A3 (en) * 1991-08-08 2005-07-06 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP2793946B2 (ja) * 1993-08-26 1998-09-03 三菱電機株式会社 電力用スイッチング装置
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3361874B2 (ja) * 1994-02-28 2003-01-07 三菱電機株式会社 電界効果型半導体装置
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JPH08162631A (ja) 1994-12-05 1996-06-21 Fuji Electric Co Ltd Igbtモジュール構造
JP3258200B2 (ja) 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
US5910675A (en) * 1995-12-14 1999-06-08 Nec Corporation Semiconductor device and method of making the same
JPH10229671A (ja) 1997-02-17 1998-08-25 Fuji Electric Co Ltd Igbtモジュールとそのゲート駆動回路

Also Published As

Publication number Publication date Type
JPH1187713A (ja) 1999-03-30 application
US6967357B1 (en) 2005-11-22 grant
US6147368A (en) 2000-11-14 grant

Similar Documents

Publication Publication Date Title
US6707128B2 (en) Vertical MISFET transistor surrounded by a Schottky barrier diode with a common source and anode electrode
US4920405A (en) Overcurrent limiting semiconductor device
US6991961B2 (en) Method of forming a high-voltage/high-power die package
US6323717B1 (en) Semiconductor device, drive method, and drive apparatus
US6307272B1 (en) Semiconductor device and method for manufacturing the same
EP0588094A1 (en) Semiconductor device with reduced internal inductance
US5959357A (en) Fet array for operation at different power levels
US6424028B1 (en) Semiconductor devices configured to tolerate connection misalignment
US5202578A (en) Module-type semiconductor device of high power capacity
US20030075783A1 (en) Semiconductor device
US7776658B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US6392859B1 (en) Semiconductor active fuse for AC power line and bidirectional switching device for the fuse
EP0533158A2 (en) Power conversion device and semiconductor module suitable for use in the device
US20090058500A1 (en) Bidirectional switch module
US6255672B1 (en) Semiconductor device
US20020038873A1 (en) Semiconductor device including intermediate wiring element
US5610439A (en) Press-contact type semiconductor devices
US20020096748A1 (en) Back-to -back connected power semiconductor device package
US5936267A (en) Insulated gate thyristor
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
JPH06291223A (ja) 半導体装置
JP2005005593A (ja) 半導体パワーモジュール
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
US5023684A (en) Composite semiconductor device having function for overcurrent detection
JPH09186315A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees