JP4157001B2 - マルチチップ圧接型半導体装置 - Google Patents

マルチチップ圧接型半導体装置

Info

Publication number
JP4157001B2
JP4157001B2 JP2003304381A JP2003304381A JP4157001B2 JP 4157001 B2 JP4157001 B2 JP 4157001B2 JP 2003304381 A JP2003304381 A JP 2003304381A JP 2003304381 A JP2003304381 A JP 2003304381A JP 4157001 B2 JP4157001 B2 JP 4157001B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003304381A
Other languages
English (en)
Other versions
JP2005079136A5 (ja )
JP2005079136A (ja )
Inventor
澤 秀 明 北
滋 長谷川
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、圧接型半導体装置に関し、特に複数の半導体チップを含むマルチチップ圧接型半導体装置に関する。

電力制御用半導体装置の一つとして、MOSゲート駆動型スイッチングデバイスであるIGBTは広く用いられているが、その特性を十分に生かすものとしてFRD混載型IGBTがマルチチップ圧接型半導体装置の一例として知られている。

このマルチチップ圧接型半導体装置は、IGBTチップとフリーホイールダイオード(ファースト・リカバリー・ダイオード:FRD)を配設した後に電極板間に圧力をかけることにより、両者の電極間を逆並列に接続して定格値を向上させた半導体装置である。

この半導体装置について詳述すると、複数のチップの各終端部に合成樹脂製のチップフレームを装着し、各チップを互いにそのチップフレームに接するように同一平面に配列し、これらの両面側に第1の電極板および第2の電極板を配置し、これらの電極板にチップ方向に圧力をかけて各チップの電極に圧接固定することによりロスのない電気的接続を図っている。

図8は、マルチチップ圧接型半導体装置内の円盤状熱緩衝板108上に配設されたチップ配置を示す模式図である。同図において、各区画はIGBTチップおよびFRDチップを表しているが、後述するようなホルダが取り付けられた状態を表している。

図8に示された従来の装置のチップ配置は、IGBTのみ通電時とダイオードのみ通電時の発熱バランスを取る目的で、IGBTチップとFRDチップは極力分散して円盤状熱緩衝板108内に収める様に設置されている。

この場合、IGBTチップとFRDチップの数量および配置は必要な定格に応じて任意に選択することができるが、一装置内のチップ数量配分は、装置としての電流遮断能力を上げる為、通常IGBTチップの数はFRDチップの数よりも多く設けられる。

ここでは逆導通IGBT装置は21個の配置区画を有しており、そのうち13個はIGBTチップ、8個はFRDチップが配設されている。チップ配設位置に対しては図中左上より右方向に、右端に達したら次の行の左端から次の番号になるように番号が順次付与されている。この例では、チップ番号1,3,4,6,8,9,11,13,14,16,18,19,21は計13個のIGBTチップ、網掛けで示されたチップ番号2,5,7,10,12,15,17,20は計8個のFRDチップとなっており、行方向に着目すると各行でIGBTチップとFRDチップが交互に配列されていることがわかる。

図9は図8中のA−A’線に沿った断面構造図である。IGBTチップ101およびFRDチップ102はそれぞれ分離型熱緩衝板103上に搭載されている。この状態でIGBTチップの上面にはコレクタ電極が、FRDチップ102の上面にはカソード電極が設けられている。また、各チップの側方終端部には、チップ間耐圧を得る為のプラスチック製ホルダ104がはめ込まれ、これによりチップを正規位置に位置決めしている。各熱緩衝板103の下には、この熱緩衝板103に対応した凸形状をなすエミッタ電極ポスト部105Aを有する下電極板105が配設される。エミッタ電極ポスト部間の空間にはIGBTチップ101のゲート電極への制御電圧配線用のゲート基板106が配設され、その上にはチップ固定用の樹脂部材107が配設されている。なお、図9では、簡便のため、ゲート基板106とチップゲートパッドへの接続部分は図示を省略してある。

各チップ101,102の上側には、例えばモリブデンなどの熱緩衝板108および上部電極板109が配設されている。熱緩衝板108はIGBTチップ101のコレクタ側とFRDチップ102のカソード側とに接してこれらを共通接続する。

そして、上部電極板と下部電極板は圧縮ばねを挟んでねじ締めすることにより、チップ方向に圧力がかけられる。これにより、各チップの電極が効率的に接続されるとともに、放熱が行われる。
特許第3256636号公報 特開平第2003−7968号公報

前述したように、このような圧接型半導体装置では、装置としての電流遮断能力を上げる為、通常IGBTチップの数はFRDチップの数よりも多く設けられる。このため、一装置内のFRDチップ数がIGBTチップ数より少ないことから、同じ大きさの電流を導通させる場合、IGBTチップの発熱量よりもFRDチップの発熱量が大きくなる。しかし、安全上の観点から、半導体装置が保証する電流遮断能力に対して十分にマージンを持たせる必要上、IGBTチップ数量を減少させることは困難であるので、半導体装置の扱える電力容量は、主にFRDチップの熱抵抗により律速されてしまうという問題がある。

本発明は、このような問題を解決するもので、一装置内のFRDチップの数量が同じ場合でも、装置の電力容量を増大させることのできるマルチチップ圧接型半導体装置を提供することを目的とする。

また、FRDチップを圧接する金属ポストを新規な形状とする事により、装置の電力容量を増大することを目的とするものである。

本発明の実施の一形態によれば、一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、前記ダイオードチップは、チップ配設領域のうちチップの少なくとも1辺に隣接する他のチップが存在しない最外周チップ位置の全部、及び前記最外周チップ位置に囲まれた内部の配置位置に配設され、前記内部の配置位置に配設されるダイオードチップは、チップの辺と頂点の少なくとも一方に隣接して存在する他のチップの総数が少ない位置の順に配設されたことを特徴とする。

本発明の他の実施の形態によれば、一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、チップ配設領域のうちチップの少なくとも1辺に隣接する他のチップが存在しない最外周チップ位置に、前記能動素子チップと前記ダイオードチップとが混在して配設され、前記最外周におけるダイオードチップの配設は、チップの辺と頂点の少なくとも一方に隣接して存在する他のチップの総数が少ない位置の順に配設され、前記最外周チップ位置に囲まれた内部の配置位置には、前記能動素子チップのみが配設されることを特徴とする。

一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、前記ダイオードチップは、チップ配設領域のうちチップの少なくとも1辺に隣接する他のチップが存在しない最外周チップ位置の全部、及び前記最外周チップ位置に囲まれた内部の配置位置に配設され、前記内部の配置位置に配設されるダイオードチップは、チップの辺と頂点の少なくとも一方に隣接して存在する他のチップの総数が少ない位置の順に配設され、あるいは、同様のマルチチップ圧接形半導体装置において、チップ配設領域のうちチップの少なくとも1辺に隣接する他のチップが存在しない最外周チップ位置に、前記能動素子チップと前記ダイオードチップとが混在して配設され、前記最外周におけるダイオードチップの配設は、チップの辺と頂点の少なくとも一方に隣接して存在する他のチップの総数が少ない位置の順に配設され、前記最外周チップ位置に囲まれた内部の配置位置には、前記能動素子チップのみが配設されることにより、放熱効率を向上させることが可能となり、装置で扱える電力容量を従来より増大させることができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

(1)第1の実施の形態
本発明の第1の実施の形態を、マルチチップ型逆導通IGBT装置を例にとって説明する。

この実施の形態においては、放熱効率の高い周辺位置から順次配置するようにしている。具体的には周囲8つの方向におけるチップの隣接状況を見て、隣接するチップがない方向の多い順に配設することとしている。

図1は本実施の形態によるチップ配置の様子を示す平面図であり、従来技術を示す図と同様に21個の配置区画を有している。図1においては、各配置区画に対し、アルファベットA〜Dが示されており、Aグループ(位置1,3,4,8,14,18,19,21)、Bグループ(位置2,9,13,20)、Cグループ(位置5,7,15,17)、Dグループ(位置6,10,11,12,16)であり、これは放熱効率の高い順を表している。

したがって、この実施の態様においてはAグループに計8個のダイオードを配設し、B、C、Dグループに計13個IGBTを配設することで、従来例と同じ個数でありながら、ダイオードの効率的な放熱を図って取り扱い電力容量を増大させることができる。

放熱効率について以下詳述する。放熱効率は着目している配置区画に隣接した区画に他のチップが存在すると放熱が妨げられ、あるいは当該他のチップからの発熱の影響を受けることが考慮されるべきである。例えば、当該チップに対し、他のチップが辺で隣接する場合は1点、頂点(コーナ部)で対角線方向で隣接する場合を0.5点として満点の6点から減じるようにすれば、周囲8方向に全くチップがない場合は6点、周囲8方向にすべてチップが存在する場合0点となり、数値が高いほど放熱効率が高いことを示す指標となる。

図2は当該チップと隣接チップとの配置関係の代表的な種々の態様を示す模式図であり、こに示されたものと鏡像関係、回転関係にあるものも放熱効率の観点からは全く等価である。

図2(1)から図2(16)までの配置関係の態様の説明と放熱効率は次のとおりである。

図2(1)は1頂点で隣接する場合で放熱効率5.5、図2(2)は1辺で隣接する場合で放熱効率5、図2(3)は1辺1頂点で隣接する場合で放熱効率4.5、図2(4)および(5)は2辺で隣接する場合で放熱効率4、図2(6)は1辺2頂点で隣接する場合で放熱効率4、図2(7)は2辺1頂点で隣接する場合で放熱効率3.5、図2(8)は3辺で隣接する場合で放熱効率3、図2(9)は2辺2頂点で隣接する場合で放熱効率3、図2(10)は3辺1頂点で隣接する場合で放熱効率2.5、図2(11)は3辺2頂点で隣接する場合で放熱効率2、図2(12)は3辺3頂点で隣接する場合で放熱効率1.5、図2(13)は4辺2頂点で隣接する場合で放熱効率1、図2(14)は3辺4頂点で隣接する場合で放熱効率1、図2(15)は4辺3頂点で隣接する場合で放熱効率0.5、図2(16)は4辺4頂点で隣接する場合で放熱効率0である。

したがって、図1におけるAは図2(9)の2辺2頂点で隣接する場合に該当し、放熱効率3、Bは図2(11)の3辺2頂点で隣接する場合に該当し、放熱効率2、Cは図2(15)の4辺3頂点で隣接する場合に該当し放熱効率0.5、Dは図2(16)の4辺4頂点で隣接する場合に該当し、放熱効率0となる。

また、ダイオードの配置にあたっては、放熱効率の高い順に配置する。したがって、Aグループ位置にダイオードを全部配置してもまだダイオードが残る場合には次のグループにダイオードを配置する。以下同様に行う。

また、ダイオードの配置は、装置全体として対称性の高い配置にする必要がある。したがって、あるグループにFRDの数が満たない場合は、そのグループの位置内でほぼ均等に配置する。このためには、配設されたすべてのダイオードチップを上方から見た平面上の重心位置が半導体装置全体の平面上の重心位置にほぼ一致するようにダイオードチップを配設することが好ましい。

一例を挙げれば、ダイオードの個数が6個の場合、Aグループの8区画の全部は埋まらない。したがって、区画1、3、19、20にまず配置した場合、残りの2個の配置はこれらの平面上の重心位置が半導体装置全体の平面上の重心位置とほぼ一致するよう、区画4と18、あるいは区画8と14のいずれかの組み合わせが選択されることになる。

また、ダイオードの個数が10個の場合、Aグループの8個の区画は全部埋まるので、次の4つのBグループの区画の内2個に配置か行われるが、同様にダイオードの重心位置を半導体装置の重心位置に一致させるよう、区画2と20の組み合わせか、区画9と13の組み合わせのいずれかが選択される。

このように、放熱効率を考慮すると、配置領域中の最外周位置にまずダイオードが配置されるため、最外周位置が全部埋まった後は内部位置に前述したような順位でダイオードが配設され、最外周位置に能動素子とダイオードが混在しているときには、ダイオードの配設は前述したような順位で行われることになる。

(2)第2の実施の形態
図3は本発明にかかる半導体装置の第2の実施の形態を示す平面図であって、図1と同様に熱緩衝板208と各チップの区画との関係を示している。

この実施の形態では、一例として全部で19の配置区画を示しており、各行の配置個数は1行から5行にかけて3,4,5,4,3となっており、隣接行における横方向ピッチはチップ半分ずつずれたオフセット状態に配置されている。

この実施の形態でも、第1の実施の形態で説明したように、着目配置区画に隣接する他のチップの辺の長さを指標として放熱効率が求められるため、図3に示すように、放熱効率の高い順にA、B、C、Dに区分される。

これらの配置区画は第1の実施の形態と同様、放熱効率の高い順でかつ同じ放熱効率のグループ内ではダイオードの重心位置が装置の重心位置に近くなるようにダイオードが配置される。

例えば、図3においてダイオードチップが8個、IGBTチップが11個の場合を考えると、放熱効率の最も良いAグループの配置区画数は6であるので、まずこのグループの配置区画を全部埋めた後、残りの2個を4つあるBグループの配置区画に配置する。この場合、第1の実施の形態で説明したのと同様に、対称性を確保するため、区画4と16あるいは区画7と13のいずれかの組が選択される。

なお、図3においては、1行ごとに半ピッチずれているが、90度回転した場合には1列ごとに半ピッチずれることになり、これらは等価である。

以上の第1および第2の実施の形態では、各区画がすべて正方形として考えているが、長方形となっていても良く、その場合、辺の長さに応じた係数をかけて放熱効率を求めることができる。

このように、当該チップの周囲での他のチップの配置状況から放熱効率の高い順にダイオードを配置することにより、ダイオードの放熱効率を向上させることが可能となり、装置で扱える電力容量を従来より増大させることが可能となる。

なお、ここで説明した実施の形態においては、全部の隣接行でオフセット状態となっているが、少なくとも1組の隣接行でオフセット状態となっていても良い。

(3)第3の実施の形態
図4は本発明の第2の実施の形態にかかるマルチチップ型逆導通IGBT装置の断面図であって図1のB−B’線に沿った断面を示している。この部分はチップ番号1および3はFRDチップ202、チップ番号2はIGBTチップ201となっている。これらのIGBTチップ201およびFRDチップ202はそれぞれ分離型熱緩衝板203上に搭載されている。IGBTチップ201の上面にはコレクタ電極が、FRDチップ202の上面にはカソード電極が設けられている。また、各チップの側方終端部には、チップ間耐圧を得る為のプラスチック製ホルダ204がはめ込まれ、これによりチップを正規位置に位置決めしている。

各熱緩衝板203の下には、この熱緩衝板203に対応した凸形状をなすエミッタ電極ポスト部205Aおよび205Bを有する下電極板205が配設される。図1に示した従来の構成と異なる点は、FRDチップ202の下方に位置するポスト部205Aの幅W2がIGBTチップの下方に位置するポスト部205Bの幅W1よりも広くなっている点である。すなわち、W2>W1であり、これらの断面積もS2>S1の関係となっている。

このような構造では、FRDチップから下電極板205までの放熱経路面積が増大するため、ダイオードから外部電極までの熱抵抗が小さくなり、装置の許容電力容量を増大させることが可能となる。

エミッタ電極ポスト部間の空間にはIGBTチップ201のゲート電極への制御電圧配線用のゲート基板206が配設され、その上にはチップ固定用の樹脂部材207が配設され、各チップ201,202の上側には、例えばモリブデンなどの熱緩衝板208および上部電極板209が配設されている点、最終的に加圧を行って各部品間の良好な接続を得ている点などは従来例として示したマルチチップ圧接型半導体装置と同様である。

この実施の形態は図1に示した第1の実施の形態にかかるマルチチップ圧接型半導体装置に適用しているが、従来例の構成にかかるマルチチップ圧接型半導体装置にも同様に適用できる。

(4)実施例4
図5は本発明の第4の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図であり、図8のA−A’線に沿った断面を示している。

この実施の形態では図4に示した第2の実施の形態と比較して、各ポストの幅は一定であるが、FRDチップを圧接する内部金属ポストの凸部の、少なくとも四辺中の一辺の高さを低くしている。このような構造は、その部分にはゲート基板を設けないようにすることで可能となる。

図5を参照して詳細に説明すると、下電極板210はIGBTチップ201の下方のポスト210Aでは図中左側が高さH1で右側がこれより低い高さH2となっており、FRDチップ202の下方のポスト210Bでは左側が高さH2で右側が高さH1となっている。したがって、これらのボスト間には深さH2の浅い凹部と深さH1の深い凹部が交互に形成されている。このような浅い凹部はFRD用のゲート配線基板を設けないようにすることで実現することができる。IGBTへのゲート配線の接続は、他のゲート配線を利用して図示されていない領域で他のポスト等を用いて行うようにすれば良い。このような構造とすることにより、FRDチップ202から電極210の外部までの熱の放熱経路が太くなり、ダイオードから外部電極までの熱抵抗が小さくなる為、第3の実施の形態と同様に、装置の許容電力容量を増大することが可能となる。

(5)第5の実施の形態
本発明の第5の実施の形態を、図1,図6、図7および図8を参照して説明する。

図1においては、区画1,3,4,8,14,18,19,21に位置する周辺のチップの一部が平面的には装置内の円盤状熱緩衝板208よりも突出し、熱緩衝板208には接触していない状態となっていることが示されている。

図6はFRDチップ202、緩衝板203,チップ保護用樹脂部材204との関係を示す正面図である。なお、図6においては、便宜上図4および4における表示とは上下反転させてある。

発熱が起こるFRDチップ202は、チップ周辺部の耐圧を得るための領域L1と電流導通に寄与する領域L2からなる。そして、周辺領域にはチップの周囲を保護するチップ保護用樹脂部材204がその周囲部に取り付けられている。放熱は主に電流導通に寄与するL2領域で行われ、実際、FRDチップのアノード側はL2部分に接触する熱緩衝板となっている。したがって、チップ全長さ(2L1+L2)のうち両端の各L1の長さ部分は放熱にあまり寄与していない。

従来は熱緩衝板208の周囲は緩衝板保持用の樹脂で取り囲まれ、該樹脂がチップ保持用樹脂207と固着されるため、従来構造のままでは熱緩衝板からチップをはみ出させる事はできなかったが、この実施の形態においては、図7に示されるように、熱緩衝板208の周囲部に取り付けられる保護用樹脂部材211の厚みを極力薄くするとともに、この保護用樹脂部材の内端まで熱緩衝板203の端部を近づけることにより、FRDチップの一部を熱緩衝板208の範囲を超えて延出するようにしている。

以上の構造をとることにより、同一サイズの外囲器、あるいは、熱緩衝板の装置において、搭載するチップサイズを従来より大きくすることが可能となり、電流の導通面積を大きくすることが可能となって、装置全体の電力容量を増大する事が可能となる。

なお、このような周辺チップの一部が熱緩衝板の外方に延出するものは、ダイオードとIGBTのような電力制御用の能動素子と、逆方向への電流通過用のダイオードを混載した逆導通型のものに限らず、能動素子のみ、あるいはダイオードのみを搭載するものにおいては同様に適用できる。

本発明にかかるマルチチップ圧接型半導体装置の第1の実施の形態にかかるIGBTチップとFRDチップの配設順を示す平面図である。 着目したチップとその隣接チップとの配置関係の代表的な種々の態様を示す模式図である。 本発明にかかるマルチチップ圧接型半導体装置の第2の実施の形態にかかるIGBTチップとFRDチップの配設順を示す平面図である。 本発明の第3の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図である。 本発明の第4の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図である。 本発明の第5の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図である。 FRDチップ202、緩衝板203,緩衝板208巻の位置関係を示す正面図である。 従来のマルチチップ圧接型半導体装置におけるIGBTチップとFRDチップの配置の様子を示す平面図である。 図8におけるA−A’断面を示す断面図である。

符号の説明

101,201 IGBTチップ
102,202 FRDチップ
103,203 熱緩衝板
104、204 ホルダ
105,205、210 下電極板
106,206 ゲート基板
107,207 チップ固定用樹脂部材
108,208 熱緩衝板
109,209 上電極板

Claims (6)

  1. 一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、
    前記ダイオードチップは、チップ配設領域のうちチップの少なくとも1辺に隣接する他のチップが存在しない最外周チップ位置の全部、及び前記最外周チップ位置に囲まれた内部の配置位置に配設され、
    前記内部の配置位置に配設されるダイオードチップは、チップの辺と頂点の少なくとも一方に隣接して存在する他のチップの総数が少ない位置の順に配設されたことを特徴とするマルチチップ圧接型半導体装置。
  2. 一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、
    チップ配設領域のうちチップの少なくとも1辺に隣接する他のチップが存在しない最外周チップ位置に、前記能動素子チップと前記ダイオードチップとが混在して配設され、
    前記最外周におけるダイオードチップの配設は、チップの辺と頂点の少なくとも一方に隣接して存在する他のチップの総数が少ない位置の順に配設され、
    前記最外周チップ位置に囲まれた内部の配置位置には、前記能動素子チップのみが配設されることを特徴とするマルチチップ圧接型半導体装置。
  3. 配設されたすべてのダイオードチップを上方から見た平面上の重心位置が半導体装置全体の平面上の重心位置にほぼ一致するようにダイオードチップが配設されたことを特徴とする請求項1または2に記載のマルチチップ圧接型半導体装置。
  4. 前記複数の能動素子チップと前記ダイオードチップとは、行、列いずれの方向にも隣接チップ辺がその全長で対向するようなマトリクス配置となっていることを特徴とする請求項1または2に記載のマルチチップ圧接型半導体装置。
  5. 前記複数の能動素子チップと前記ダイオードチップとは、少なくとも一組の隣接する行あるいは列で半チップ分ずれるように配設されたことを特徴とする請求項1または2に記載のマルチチップ圧接型半導体装置。
  6. 前記能動素子チップがIGBTチップ、ダイオードチップがFRDチップであることを特徴とする請求項1または2に記載のマルチチップ圧接型半導体装置。
JP2003304381A 2003-08-28 2003-08-28 マルチチップ圧接型半導体装置 Expired - Fee Related JP4157001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003304381A JP4157001B2 (ja) 2003-08-28 2003-08-28 マルチチップ圧接型半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003304381A JP4157001B2 (ja) 2003-08-28 2003-08-28 マルチチップ圧接型半導体装置
US10926071 US7196412B2 (en) 2003-08-28 2004-08-26 Multi-chip press-connected type semiconductor device
EP20040020424 EP1511078A2 (en) 2003-08-28 2004-08-27 Multi-chip press-connected type semiconductor device

Publications (3)

Publication Number Publication Date
JP2005079136A true JP2005079136A (ja) 2005-03-24
JP2005079136A5 true JP2005079136A5 (ja) 2006-08-31
JP4157001B2 true JP4157001B2 (ja) 2008-09-24

Family

ID=34101214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003304381A Expired - Fee Related JP4157001B2 (ja) 2003-08-28 2003-08-28 マルチチップ圧接型半導体装置

Country Status (3)

Country Link
US (1) US7196412B2 (ja)
EP (1) EP1511078A2 (ja)
JP (1) JP4157001B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050534B4 (de) * 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
CN102569276B (zh) * 2012-02-14 2014-11-19 株洲南车时代电气股份有限公司 一种igbt模块
CN103515365B (zh) * 2013-10-14 2016-04-20 国家电网公司 一种大功率压接式igbt器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499707B1 (de) * 1991-02-22 1996-04-03 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JP3319569B2 (ja) * 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
JP3344552B2 (ja) * 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP3923716B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 半導体装置
JP4088051B2 (ja) 2001-06-26 2008-05-21 株式会社東芝 半導体装置

Also Published As

Publication number Publication date Type
EP1511078A2 (en) 2005-03-02 application
US7196412B2 (en) 2007-03-27 grant
JP2005079136A (ja) 2005-03-24 application
US20050087865A1 (en) 2005-04-28 application

Similar Documents

Publication Publication Date Title
US5303120A (en) Method of manufacturing inversion type IC's and IC module using same
US5171372A (en) Thermoelectric cooler and fabrication method
EP0828341A2 (en) Modular type power semiconductor apparatus
US7742303B2 (en) Electric power converter
US20070262346A1 (en) Electronic Component and a Method for its Production
US4283754A (en) Cooling system for multiwafer high density circuit
US6703707B1 (en) Semiconductor device having radiation structure
US5567986A (en) Heat sink
US20020038873A1 (en) Semiconductor device including intermediate wiring element
US6141219A (en) Modular power electronics die having integrated cooling apparatus
US3864607A (en) Stackable heat sink assembly
US20070216009A1 (en) Semiconductor Package With Heat Spreader
US20090139704A1 (en) Heat sink device
JP2000174180A (ja) 半導体装置
JPH06291223A (ja) 半導体装置
US5610439A (en) Press-contact type semiconductor devices
US20030075783A1 (en) Semiconductor device
US4694323A (en) Apparatus for vapor-cooling a semiconductor
JPH05152574A (ja) 半導体装置
JP2002353452A (ja) 電力用半導体素子
JP2006245311A (ja) 半導体装置及びその製造方法
US5726466A (en) Press pack power semiconductor device incorporating a plurality of semiconductor elements
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
JP2006202899A (ja) 半導体冷却装置
JP2003224273A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees