JP4802210B2 - マルチチップ圧接型半導体装置 - Google Patents

マルチチップ圧接型半導体装置 Download PDF

Info

Publication number
JP4802210B2
JP4802210B2 JP2008126234A JP2008126234A JP4802210B2 JP 4802210 B2 JP4802210 B2 JP 4802210B2 JP 2008126234 A JP2008126234 A JP 2008126234A JP 2008126234 A JP2008126234 A JP 2008126234A JP 4802210 B2 JP4802210 B2 JP 4802210B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
chip
semiconductor device
chips
type semiconductor
active element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008126234A
Other languages
English (en)
Other versions
JP2008193131A (ja )
Inventor
澤 秀 明 北
滋 長谷川
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、圧接型半導体装置に関し、特に複数の半導体チップを含むマルチチップ圧接型半導体装置に関する。

電力制御用半導体装置の一つとして、MOSゲート駆動型スイッチングデバイスであるIGBTは広く用いられているが、その特性を十分に生かすものとしてFRD混載型IGBTがマルチチップ圧接型半導体装置の一例として知られている。

このマルチチップ圧接型半導体装置は、IGBTチップとフリーホイールダイオード(ファースト・リカバリー・ダイオード:FRD)を配設した後に電極板間に圧力をかけることにより、両者の電極間を逆並列に接続して定格値を向上させた半導体装置である。

この半導体装置について詳述すると、複数のチップの各終端部に合成樹脂製のチップフレームを装着し、各チップを互いにそのチップフレームに接するように同一平面に配列し、これらの両面側に第1の電極板および第2の電極板を配置し、これらの電極板にチップ方向に圧力をかけて各チップの電極に圧接固定することによりロスのない電気的接続を図っている。

図8は、マルチチップ圧接型半導体装置内の円盤状熱緩衝板108上に配設されたチップ配置を示す模式図である。同図において、各区画はIGBTチップおよびFRDチップを表しているが、後述するようなホルダが取り付けられた状態を表している。

図8に示された従来の装置のチップ配置は、IGBTのみ通電時とダイオードのみ通電時の発熱バランスを取る目的で、IGBTチップとFRDチップは極力分散して円盤状熱緩衝板108内に収める様に設置されている。

この場合、IGBTチップとFRDチップの数量および配置は必要な定格に応じて任意に選択することができるが、一装置内のチップ数量配分は、装置としての電流遮断能力を上げる為、通常IGBTチップの数はFRDチップの数よりも多く設けられる。

ここでは逆導通IGBT装置は21個の配置区画を有しており、そのうち13個はIGBTチップ、8個はFRDチップが配設されている。チップ配設位置に対しては図中左上より右方向に、右端に達したら次の行の左端から次の番号になるように番号が順次付与されている。この例では、チップ番号1,3,4,6,8,9,11,13,14,16,18,19,21は計13個のIGBTチップ、網掛けで示されたチップ番号2,5,7,10,12,15,17,20は計8個のFRDチップとなっており、行方向に着目すると各行でIGBTチップとFRDチップが交互に配列されていることがわかる。

図9は図8中のA−A’線に沿った断面構造図である。IGBTチップ101およびFRDチップ102はそれぞれ分離型熱緩衝板103上に搭載されている。この状態でIGBTチップの上面にはコレクタ電極が、FRDチップ102の上面にはカソード電極が設けられている。また、各チップの側方終端部には、チップ間耐圧を得る為のプラスチック製ホルダ104がはめ込まれ、これによりチップを正規位置に位置決めしている。各熱緩衝板103の下には、この熱緩衝板103に対応した凸形状をなすエミッタ電極ポスト部105Aを有する下電極板105が配設される。エミッタ電極ポスト部間の空間にはIGBTチップ101のゲート電極への制御電圧配線用のゲート基板106が配設され、その上にはチップ固定用の樹脂部材107が配設されている。なお、図9では、簡便のため、ゲート基板106とチップゲートパッドへの接続部分は図示を省略してある。

各チップ101,102の上側には、例えばモリブデンなどの熱緩衝板108および上部電極板109が配設されている。熱緩衝板108はIGBTチップ101のコレクタ側とFRDチップ102のカソード側とに接してこれらを共通接続する。

そして、上部電極板と下部電極板は圧縮ばねを挟んでねじ締めすることにより、チップ方向に圧力がかけられる。これにより、各チップの電極が効率的に接続されるとともに、放熱が行われる。
特許第3256636号公報 特開平第3256636号公報 特開平第7968号公報

前述したように、このような圧接型半導体装置では、装置としての電流遮断能力を上げる為、通常IGBTチップの数はFRDチップの数よりも多く設けられる。このため、一装置内のFRDチップ数がIGBTチップ数より少ないことから、同じ大きさの電流を導通させる場合、IGBTチップの発熱量よりもFRDチップの発熱量が大きくなる。しかし、安全上の観点から、半導体装置が保証する電流遮断能力に対して十分にマージンを持たせる必要上、IGBTチップ数量を減少させることは困難であるので、半導体装置の扱える電力容量は、主にFRDチップの熱抵抗により律速されてしまうという問題がある。

本発明は、このような問題を解決するもので、一装置内のFRDチップの数量が同じ場合でも、装置の電力容量を増大させることのできるマルチチップ圧接型半導体装置を提供することを目的とする。

また、FRDチップを圧接する金属ポストを新規な形状とする事により、装置の電力容量を増大することを目的とするものである。

本発明の第1の観点によれば、一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、前記ダイオードチップを個別に押圧するとともに、電流経路となる第1のポスト部分の断面積は、前記能動素子チップを個別に押圧する第2のポスト部分よりも大きいことを特徴とするマルチチップ圧接型半導体装置が提供される。

本発明の第2の観点によれば、一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、前記ダイオードチップあるいは前記能動素子チップに対応して押圧するポスト間の領域は、第1の凹部と前記第1の凹部よりも深さの深い第2の凹部が交互に形成されていることを特徴とするマルチチップ圧接型半導体装置が提供される。

本発明にかかるマルチチップ型装置において、前記ダイオードチップを個別に押圧するとともに、電流経路となる第1のポスト部分の断面積は、前記能動素子チップを個別に押圧する第2のポスト部分よりも大きくし、あるいは前記ダイオードチップあるいは前記能動素子チップ対応して押圧するポスト間の領域は第1の凹部とこの第1の凹部よりも深さの深い第2の凹部が交互に形成されていることにより、放熱経路面積を増大させて装置の許容電力容量を増大させることが可能となる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

(1)第1の実施の形態
以下、本発明の第1の実施の形態を説明するが、適用可能なマルチチップ型逆導通IGBT装置の例をまず説明する。

対象となる装置の一例においては、放熱効率の高い周辺位置から順次配置するようにしている。具体的には周囲8つの方向におけるチップの隣接状況を見て、隣接するチップがない方向の多い順に配設することとしている。

図1はそのチップ配置の様子を示す平面図であり、従来技術を示す図と同様に21個の配置区画を有している。図1においては、各配置区画に対し、アルファベットA〜Dが示されており、Aグループ(位置1,3,4,8,14,18,19,21)、Bグループ(位置2,9,13,20)、Cグループ(位置5,7,15,17)、Dグループ(位置6,10,11,12,16)であり、これは放熱効率の高い順を表している。

したがって、この例においてはAグループに計8個のダイオードを配設し、B、C、Dグループに計13個IGBTを配設することで、従来例と同じ個数でありながら、ダイオードの効率的な放熱を図って取り扱い電力容量を増大させることができる。

放熱効率について以下詳述する。放熱効率は着目している配置区画に隣接した区画に他のチップが存在すると放熱が妨げられ、あるいは当該他のチップからの発熱の影響を受けることが考慮されるべきである。例えば、当該チップに対し、他のチップが辺で隣接する場合は1点、頂点(コーナ部)で対角線方向で隣接する場合を0.5点として満点の6点から減じるようにすれば、周囲8方向に全くチップがない場合は6点、周囲8方向にすべてチップが存在する場合0点となり、数値が高いほど放熱効率が高いことを示す指標となる。

図2は当該チップと隣接チップとの配置関係の代表的な種々の態様を示す模式図であり、ここに示されたものと鏡像関係、回転関係にあるものも放熱効率の観点からは全く等価である。

図2(1)から図2(16)までの配置関係の態様の説明と放熱効率は次のとおりである。

図2(1)は1頂点で隣接する場合で放熱効率5.5、図2(2)は1辺で隣接する場合で放熱効率5、図2(3)は1辺1頂点で隣接する場合で放熱効率4.5、図2(4)および(5)は2辺で隣接する場合で放熱効率4、図2(6)は1辺2頂点で隣接する場合で放熱効率4、図2(7)は2辺1頂点で隣接する場合で放熱効率3.5、図2(8)は3辺で隣接する場合で放熱効率3、図2(9)は2辺2頂点で隣接する場合で放熱効率3、図2(10)は3辺1頂点で隣接する場合で放熱効率2.5、図2(11)は3辺2頂点で隣接する場合で放熱効率2、図2(12)は3辺3頂点で隣接する場合で放熱効率1.5、図2(13)は4辺2頂点で隣接する場合で放熱効率1、図2(14)は3辺4頂点で隣接する場合で放熱効率1、図2(15)は4辺3頂点で隣接する場合で放熱効率0.5、図2(16)は4辺4頂点で隣接する場合で放熱効率0である。

したがって、図1におけるAは図2(9)の2辺2頂点で隣接する場合に該当し、放熱効率3、Bは図2(11)の3辺2頂点で隣接する場合に該当し、放熱効率2、Cは図2(15)の4辺3頂点で隣接する場合に該当し放熱効率0.5、Dは図2(16)の4辺4頂点で隣接する場合に該当し、放熱効率0となる。

また、ダイオードの配置にあたっては、放熱効率の高い順に配置する。したがって、Aグループ位置にダイオードを全部配置してもまだダイオードが残る場合には次のグループにダイオードを配置する。以下同様に行う。

また、ダイオードの配置は、装置全体として対称性の高い配置にする必要がある。したがって、あるグループにFRDの数が満たない場合は、そのグループの位置内でほぼ均等に配置する。このためには、ダイオードの配置位置の重心位置が装置の中心とほぼ一致するように配置をすることが好ましい。

一例を挙げれば、ダイオードの個数が6個の場合、Aグループの8区画の全部は埋まらない。したがって、区画1、3、19、20にまず配置した場合、残りの2個の配置はこれらの重心位置が半導体装置の重心位置とほぼ一致するよう、区画4と18、あるいは区画8と14のいずれかの組み合わせが選択されることになる。

また、ダイオードの個数が10個の場合、Aグループの8個の区画は全部埋まるので、次の4つのBグループの区画の内2個に配置か行われるが、同様にダイオードの重心位置を半導体装置の重心位置に一致させるよう、区画2と20の組み合わせか、区画9と13の組み合わせのいずれかが選択される。

図3は、図1と同様に熱緩衝板208と各チップの区画との関係を示している。

この例では、一例として全部で19の配置区画を示しており、各行の配置個数は1行から5行にかけて3,4,5,4,3となっており、隣接行における横方向ピッチはチップ半分ずつずれたオフセット状態に配置されている。

この例でも、図1の例で説明したように、着目配置区画に隣接する他のチップの辺の長さを指標として放熱効率が求められるため、図3に示すように、放熱効率の高い順にA、B、C、Dに区分される。

これらの配置区画は図1の例と同様、放熱効率の高い順でかつ同じ放熱効率のグループ内ではダイオードの重心位置が装置の重心位置に近くなるようにダイオードが配置される。

例えば、図3においてダイオードチップが8個、IGBTチップが11個の場合を考えると、放熱効率の最も良いAグループの配置区画数は6であるので、まずこのグループの配置区画を全部埋めた後、残りの2個を4つあるBグループの配置区画に配置する。この場合、図1の例で説明したのと同様に、対称性を確保するため、区画4と16あるいは区画7と13のいずれかの組が選択される。

なお、図3においては、1行ごとに半ピッチずれているが、90度回転した場合には1列ごとに半ピッチずれることになり、これらは等価である。

以上の例では、各区画がすべて正方形として考えているが、長方形となっていても良く、その場合、辺の長さに応じた係数をかけて放熱効率を求めることができる。

このように、当該チップの周囲での他のチップの配置状況から放熱効率の高い順にダイオードを配置することにより、ダイオードの放熱効率を向上させることが可能となり、装置で扱える電力容量を従来より増大させることが可能となる。

図4は本発明の第1の実施の形態にかかるマルチチップ型逆導通IGBT装置の断面図であって図1のB−B’線に沿った断面を示している。この部分はチップ番号1および3はFRDチップ202、チップ番号2はIGBTチップ201となっている。これらのIGBTチップ201およびFRDチップ202はそれぞれ分離型熱緩衝板203上に搭載されている。IGBTチップ201の上面にはコレクタ電極が、FRDチップ202の上面にはカソード電極が設けられている。また、各チップの側方終端部には、チップ間耐圧を得る為のプラスチック製ホルダ204がはめ込まれ、これによりチップを正規位置に位置決めしている。

各熱緩衝板203の下には、この熱緩衝板203に対応した凸形状をなすエミッタ電極ポスト部205Aおよび205Bを有する下電極板205が配設される。図1に示した従来の構成と異なる点は、FRDチップ202の下方に位置するポスト部205Aの幅W2が
IGBTチップの下方に位置するポスト部205Bの幅W1よりも広くなっている点である。すなわち、W2>W1であり、これらの断面積もS2>S1の関係となっている。

このような構造では、FRDチップから下電極板205までの放熱経路面積が増大するため、ダイオードから外部電極までの熱抵抗が小さくなり、装置の許容電力容量を増大させることが可能となる。

エミッタ電極ポスト部間の空間にはIGBTチップ201のゲート電極への制御電圧配線用のゲート基板206が配設され、その上にはチップ固定用の樹脂部材207が配設され、各チップ201,202の上側には、例えばモリブデンなどの熱緩衝板208および上部電極板209が配設されている点、最終的に加圧を行って各部品間の良好な接続を得ている点などは従来例として示したマルチチップ圧接型半導体装置と同様である。

この実施の形態は図1に示したマルチチップ圧接型半導体装置に適用しているが、従来例の構成にかかるマルチチップ圧接型半導体装置にも同様に適用できる。

(2)第2の実施の形態
図5は第2の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図であり、図8のA−A’線に沿った断面を示している。

この第2の実施の形態では図4に示した第1の実施の形態と比較して、各ポストの幅は一定であるが、FRDチップを圧接する内部金属ポストの凸部の、少なくとも四辺中の一辺の高さを低くしている。このような構造は、その部分にはゲート基板を設けないようにすることで可能となる。

図5を参照して詳細に説明すると、下電極板210はIGBTチップ201の下方のポスト210Aでは図中左側が高さH1で右側がこれより低い高さH2となっており、FRDチップ202の下方のポスト210Bでは左側が高さH2で右側が高さH1となっている。したがって、これらのポスト間には深さH2の浅い第1の凹部と深さH1の深い第2の凹部が交互に形成されている。このような浅い第1の凹部はFRD用のゲート配線基板を設けないようにすることで実現することができる。IGBTへのゲート配線の接続は、他のゲート配線を利用して図示されていない領域で他のポスト等を用いて行うようにすれば良い。このような構造とすることにより、FRDチップ202から電極210の外部までの熱の放熱経路が太くなり、ダイオードから外部電極までの熱抵抗が小さくなる為、装置の許容電力容量を増大することが可能となる。

(5)参考例
本発明の参考例を、図1,図6、図7および図8を参照して説明する。

図1においては、区画1,3,4,8,14,18,19,21に位置する周辺のチップの一部が平面的には装置内の円盤状熱緩衝板208よりも突出し、熱緩衝板208には接触していない状態となっていることが示されている。

図6はFRDチップ202、緩衝板203,チップ保護用樹脂部材205との関係を示す正面図である。なお、図6においては、便宜上図4および4における表示とは上下反転させてある。

発熱が起こるFRDチップ202は、チップ周辺部の耐圧を得るための領域L1と電流導通に寄与する領域L2からなる。そして、周辺領域にはチップの周囲を保護するチップ保護用樹脂部材205がその周囲部に取り付けられている。放熱は主に電流導通に寄与するL2領域で行われ、実際、FRDチップのアノード側はL2部分に接触する熱緩衝板となっている。したがって、チップ全長さ(2L1+L2)のうち両端の各L1の長さ部分は放熱にあまり寄与していない。

従来は熱緩衝板208の周囲は緩衝板保持用の樹脂で取り囲まれ、該樹脂がチップ保持用樹脂207と固着されるため、従来構造のままでは熱緩衝板からチップをはみ出させる事はできなかったが、この参考例においては、図7に示されるように、熱緩衝板208の周囲部に取り付けられる保護用樹脂部材211の厚みを極力薄くするとともに、この保護用樹脂部材の内端まで熱緩衝板203の端部を近づけることにより、FRDチップの一部を熱緩衝板208の範囲を超えて延出するようにしている。

以上の構造をとることにより、同一サイズの外囲器、あるいは、熱緩衝板の装置において、搭載するチップサイズを従来より大きくすることが可能となり、電流の導通面積を大きくすることが可能となって、装置全体の電力容量を増大する事が可能となる。

なお、このような周辺チップの一部が熱緩衝板の外方に延出するものは、ダイオードとIGBTのような電力制御用の能動素子と、逆方向への電流通過用のダイオードを混載した逆導通型のものに限らず、能動素子のみ、あるいはダイオードのみを搭載するものにおいては同様に適用できる。

マルチチップ圧接型半導体装置のIGBTチップとFRDチップの配設順を示す平面図である。 着目したチップとその隣接チップとの配置関係の代表的な種々の態様を示す模式図である。 マルチチップ圧接型半導体装置のIGBTチップとFRDチップの配設順を示す平面図である。 本発明の第1の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図である。 本発明の第2の実施の形態にかかるマルチチップ圧接型半導体装置の構造を示す断面図である。 参考例にかかるマルチチップ圧接型半導体装置の構造を示す断面図である。 FRDチップ202、緩衝板203,緩衝板208巻の位置関係を示す正面図である。 従来のマルチチップ圧接型半導体装置におけるIGBTチップとFRDチップの配置の様子を示す平面図である。 図8におけるA−A’断面を示す断面図である。

101,201:IGBTチップ
102,202:FRDチップ
103,203:熱緩衝板
104、204:ホルダ
105,205、210:下電極板
106,206:ゲート基板
107,207:チップ固定用樹脂部材
108,208:熱緩衝板
109,209:上電極板

Claims (4)

  1. 一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、前記ダイオードチップを個別に押圧するとともに、電流経路となる第1のポスト部分の断面積は、前記能動素子チップを個別に押圧する第2のポスト部分よりも大きいことを特徴とするマルチチップ圧接型半導体装置。
  2. 一方向に流れる電流を制御する複数の能動素子チップと、前記能動素子チップの電流通過方向とは逆方向に電流を通過させる複数のダイオードチップを配設し、前記能動素子チップおよび前記ダイオードチップの電極板を上下から圧接してなる逆導通型のマルチチップ圧接型半導体装置において、前記ダイオードチップあるいは前記能動素子チップに対応して押圧するポスト間の領域は、第1の凹部と前記第1の凹部よりも深さの深い第2の凹部が交互に形成されていることを特徴とするマルチチップ圧接型半導体装置。
  3. 前記第1の凹部にはゲート配線基板が配設されないことを特徴とする請求項2に記載のマルチチップ圧接型半導体装置。
  4. 前記ダイオードチップに対応して押圧するポストと、隣接するポストとの間に前記第1の凹部が形成されていることを特徴とする請求項2または3に記載のマルチチップ圧接形半導体装置。
JP2008126234A 2008-05-13 2008-05-13 マルチチップ圧接型半導体装置 Active JP4802210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126234A JP4802210B2 (ja) 2008-05-13 2008-05-13 マルチチップ圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126234A JP4802210B2 (ja) 2008-05-13 2008-05-13 マルチチップ圧接型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003304381 Division 2003-08-28

Publications (2)

Publication Number Publication Date
JP2008193131A true JP2008193131A (ja) 2008-08-21
JP4802210B2 true JP4802210B2 (ja) 2011-10-26

Family

ID=39752851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126234A Active JP4802210B2 (ja) 2008-05-13 2008-05-13 マルチチップ圧接型半導体装置

Country Status (1)

Country Link
JP (1) JP4802210B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JPH1093085A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd 半導体デバイスのパッケージ及びそれを用いた電力変換装置
JP3676240B2 (ja) * 2000-02-07 2005-07-27 株式会社東芝 圧接型半導体装置

Also Published As

Publication number Publication date Type
JP2008193131A (ja) 2008-08-21 application

Similar Documents

Publication Publication Date Title
US5610439A (en) Press-contact type semiconductor devices
US20050167821A1 (en) Semiconductor device having radiation structure
US20030075783A1 (en) Semiconductor device
US5446318A (en) Semiconductor module with a plurality of power devices mounted on a support base with an improved heat sink/insulation plate arrangement
US20090139704A1 (en) Heat sink device
JP2006202899A (ja) 半導体冷却装置
US6181007B1 (en) Semiconductor device
US20070216009A1 (en) Semiconductor Package With Heat Spreader
JP2006245311A (ja) 半導体装置及びその製造方法
JPH088395A (ja) パワーデバイスチップの実装構造
JP2004022914A (ja) 絶縁回路基板とその冷却構造及ぴパワー半導体装置とその冷却構造
JP2003224273A (ja) 半導体装置
US5635427A (en) Method for assembling a pressure contact semiconductor device in a flat package
US20030155644A1 (en) Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material
JP2005123233A (ja) 半導体装置の冷却構造
US20080079145A1 (en) Power semiconductor arrangement
US20130181228A1 (en) Power semiconductor module and method of manufacturing the same
JPH08195471A (ja) モジュール型半導体装置
JP2008060256A (ja) 半導体装置
JP2002110893A (ja) 半導体装置
JP2003133515A (ja) 電力用半導体装置
JP2004363327A (ja) 半導体装置
JP2008294069A (ja) 半導体モジュール及びインバータ装置
JP2004006603A (ja) 半導体パワーデバイス
US6870253B1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3