DE102014104718B3 - Halbleiterbaugruppe mit Chiparrays - Google Patents

Halbleiterbaugruppe mit Chiparrays

Info

Publication number
DE102014104718B3
DE102014104718B3 DE201410104718 DE102014104718A DE102014104718B3 DE 102014104718 B3 DE102014104718 B3 DE 102014104718B3 DE 201410104718 DE201410104718 DE 201410104718 DE 102014104718 A DE102014104718 A DE 102014104718A DE 102014104718 B3 DE102014104718 B3 DE 102014104718B3
Authority
DE
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201410104718
Other languages
English (en)
Inventor
Olaf Hohlfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine Halbleiterbaugruppe (100) weist einen Rahmen (50) mit mindestens einer Öffnung (55) auf, eine gleiche Anzahl elektrisch leitender erster Kontaktplatten (31), sowie eine gleiche einer Anzahl von Chiparrays (20). Ein jedes der Chiparrrays (20) besitzt eine Anzahl N10 ≥ 2 Halbleiterchips (10), die durch eine Einbettmasse (7) zu einem festen Verbund stoffschlüssig miteinander verbunden sind. Ein jeder der Halbleiterchips (10) weist außerdem einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) auf, die an einander entgegengesetzten Seiten des betreffenden Halbleiterchips (10) angeordnet sind. In jede der Öffnungen (55) ist eines der Chiparrays (20) eingesetzt. Eine jede der ersten Kontaktplatten (31) ist derart oberhalb eines der Chiparrays (20) angeordnet, dass sich bei einem jeden der Halbleiterchips (10) dieses Chiparrays (20) der erste Lastanschluss (11) an der der ersten Kontaktplatte (31) zugewandten Seite und der zweite Lastanschluss (12) an der der ersten Kontaktplatte (31) abgewandten Seite dieses Halbleiterchips (10) befindet.

Description

  • [0001]
    Halbleiterbaugruppen weisen häufig mehrere elektrisch miteinander zu verschaltende Halbleiterchips auf. Die Montage dieser Halbleiterchips relativ zueinander gestaltet sich jedoch sehr aufwändig. Außerdem kann es bei sehr hohen Chipzahlen oft zu elektrischen Kontaktproblemen kommen, vor allem, wenn die Halbleiterchips elektrisch druckkontaktiert werden.
  • [0002]
    Aus DE 199 45 770 A1 ist ein Leistungshalbleitermodul bekannt, bei dem mehrere DCB-Substrate, auf denen jeweils mehrere Halbleiterchips angeordnet sind, auf einer metallischen Grundplatte montiert sind. Hierzu sind die DCB-Substrate jeweils in eines von mehreren Feldern eines gitterförmigen Rahmens eingelegt.
  • [0003]
    Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleiterbaugruppe bereitzustellen, die eine einfache und sichere Montage auch dann ermöglicht, wenn die Halbleiterbaugruppe sehr viele Halbleiterchips enthält, sowie eine Druckkontaktanordnung mit einer solchen Halbleiterbaugruppe.
  • [0004]
    Diese Aufgabe wird durch eine Halbleiterbaugruppe gemäß Patentanspruch 1 gelöst bzw. durch eine Druckkontaktanordnung gemäß Patentanspruch 15. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • [0005]
    Eine Halbleiterbaugruppe weist einen Rahmen auf, der eine Anzahl von Öffnungen besitzt. Die Anzahl N55 der Öffnungen ist größer oder gleich eins, sie kann aber auch größer gleich zwei, größer gleich 4, größer gleich 6, oder größer gleich 8. Weiterhin weist die Halbleiterbaugruppe eine Anzahl N55 elektrisch leitender erster Kontaktplatten auf, sowie eine Anzahl N55 Chiparrays. Ein jedes der Chiparrays besitzt eine Anzahl N10 Halbleiterchips, die durch eine Einbettmasse zu einem festen Verbund stoffschlüssig miteinander verbunden sind. N10 ist größer oder gleich zwei. Ein jeder der Halbleiterchips weist einen ersten Lastanschluss und einen zweiten Lastanschluss auf, die an einander entgegengesetzten Seiten des betreffenden Halbleiterchips angeordnet sind. In jede der Öffnungen ist eines der Chiparrays eingesetzt, und eine jede der ersten Kontaktplatten ist derart oberhalb eines der Chiparrays angeordnet, dass sich bei einem jeden der Halbleiterchips dieses Chiparrays der erste Lastanschluss an der der ersten Kontaktplatte zugewandten Seite und der zweite Lastanschluss an der der ersten Kontaktplatte abgewandten Seite dieses Halbleiterchips befindet.
  • [0006]
    Um eine Druckkontaktanordnung zu erhalten, kann eine solche Halbleiterbaugruppe derart zwischen einem ersten Druckstück und einem zweiten Druckstück eingespannt werden, dass zwischen dem ersten Druckstück und einer jeden der ersten Kontaktplatten ein elektrisch leitender Druckkontakt besteht, und dass zwischen dem zweiten Druckstück und einer jeden der zweiten Kontaktplatten ein elektrisch leitender Druckkontakt besteht.
  • [0007]
    Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutert. Es zeigen:
  • [0008]
    1A eine Ansicht eines Chiparrays mit Blick auf dessen Oberseite.
  • [0009]
    1B eine Ansicht des Chiparrays gemäß 1A mit Blick auf dessen Unterseite.
  • [0010]
    2A eine Ansicht eines weiteren Chiparrays, das mit einer umlaufenden Rippenstruktur zur Verlängerung der elektrischen Kriechstrecke versehen ist, mit Blick auf dessen Oberseite.
  • [0011]
    2B eine Ansicht des Chiparrays gemäß 2A mit Blick auf dessen Unterseite.
  • [0012]
    3 eine Draufsicht auf einen Rahmen, der mehrere Öffnungen aufweist und der mit optionalen elektrischen Steueranschlusskontakten versehen ist.
  • [0013]
    4 eine Draufsicht auf den Rahmen gemäß 3, wobei in jede der Öffnungen ein Chiparray gemäß den 1A und 1B eingesetzt ist.
  • [0014]
    5 eine Schnittansicht einer basierend auf der Anordnung gemäß 4 hergestellten Halbleiterbaugruppe in einer Schnittebene E1-E1, wobei ein jedes der Chiparrays zwischen einer ersten Kontaktplatte und einer zweiten Kontaktplatte angeordnet ist.
  • [0015]
    6 eine Schnittansicht einer basierend auf der Anordnung gemäß 4 hergestellten Halbleiterbaugruppe in einer Schnittebene E1-E1, wobei ein jedes der Chiparrays zwischen einer individuellen ersten Kontaktplatte und einer gemeinsamen zweiten Kontaktplatte angeordnet ist.
  • [0016]
    7 eine Schnittansicht der basierend auf der Anordnung gemäß 4 hergestellten, in 5 dargestellten Halbleiterbaugruppe, in einer in 4 dargestellten Schnittebene E2-E2.
  • [0017]
    8 eine Schnittansicht eines weiteren Ausführungsbeispiels einer Halbleiterbaugruppe, bei der die Steueranschlussstellen von mehreren Chiparrays an einen gemeinsamen, in den Rahmen integrierten Steuerkontakt angeschlossen sind.
  • [0018]
    9 eine Schnittansicht eines vergrößerten Abschnitts aus dem Randbereich einer Halbleiterbaugruppe, bei der eine erste Kontaktplatte und eine zweite Kontaktplatte mit dem Rahmen verrastet sind.
  • [0019]
    10 eine Schnittansicht eines Beispiels einer weiteren Halbleiterbaugruppe.
  • [0020]
    11 eine Schnittansicht einer Halbleiterbaugruppe, bei der die Verbindungen zwischen dem Rahmen und den Kontaktplatten als Metallfedern ausgebildet sind.
  • [0021]
    12 eine Schnittansicht einer weiteren Halbleiterbaugruppe, bei der die Verbindungen zwischen dem Rahmen und den Kontaktplatten als Metallfedern ausgebildet sind.
  • [0022]
    13 eine Halbleiteranordnung mit einer Halbleiterbaugruppe, die zwischen einem oberen Druckkontaktstück und einem unteren Druckkontaktstück eingespannt ist.
  • [0023]
    1A zeigt eine Draufsicht auf ein Chiparray 20 mit Blick auf dessen Oberseite 21. Das Chiparray 20 weist eine Anzahl N10 ≥ 2 Halbleiterchips 10 auf, die durch eine Einbettmasse 7 zu einem festen Verbund stoffschlüssig miteinander verbunden sind. Die seitlichen Ränder der Halbleiterchips 10, die von der Einbettmasse 7 verdeckt sein können, sind anhand gestrichelter Linien dargestellt. Das Chiparray 20 bildet somit eine gut handhabbare Einheit mit mehreren Halbleiterchips 10. Die Einbettmasse 7 kann beispielsweise Kunststoff aufweisen oder aus Kunststoff bestehen.
  • [0024]
    Ein solcher Verbund kann zum Beispiel dadurch hergestellt werden, dass die Halbleiterchips 10 in ihren gewünschten Relativpositionen auf einem Hilfsträger fixiert und mit der Einbettmasse 7 umspritzt oder umpresst werden, so dass nach dem Aushärten der Einbettmasse 7 ein fester Verbund besteht, der optional noch weiter bearbeitet werden kann.
  • [0025]
    Ein jeder der Halbleiterchips 10 weist einen ersten Lastanschluss 11 auf, der nicht von der Einbettmasse 7 bedeckt ist und daher von außerhalb des Chiparrays 20 elektrisch kontaktiert werden kann. Wie in der zugehörigen, in 1B gezeigten Ansicht mit Blick auf die Unterseite 22 des Chiparrays 20 dargestellt ist, weist ein jeder der Halbleiterchips 10 auch einen zweiten Lastanschluss 12 auf, der nicht von der Einbettmasse 7 bedeckt ist und daher von außerhalb des Chiparrays 20 elektrisch kontaktiert werden kann. Bei einem jeden der Halbleiterchips 10 sind dessen erster Lastanschluss 11 und dessen zweiter Lastanschluss 12 an einander entgegengesetzten Seiten des Halbleiterchips 10 angeordnet.
  • [0026]
    Optional können einer, mehr als einer oder sämtliche der Halbleiterchips 10 jeweils als steuerbarer Halbleiterschalter ausgebildet sein, der zu seiner elektrischen Ansteuerung einen Steueranschluss wie zum Beispiel einen Gate- oder Basisanschluss aufweist. In diesem Fall können die Steueranschlüsse dieser steuerbaren Halbleiterchips 10 optional anhand elektrischer Verbindungsleitungen elektrisch leitend miteinander verbunden sein. Derartige Verbindungsleitungen können in das Chiparray 20 integriert sein. Die Verbindungsleitungen können dabei vollständig oder teilweise in die Einbettmasse 7 eingebettet sein, oder aber teilweise auf die äußere Oberfläche der Einbettmasse 7 aufgebracht sein.
  • [0027]
    Sofern das Chiparray 20 zumindest zwei steuerbare Halbleiterchips 10 enthält, können deren Steueranschlüsse an einer in 1A gezeigten gemeinsamen Steueranschlussstelle 23 des Chiparrays 20 zusammengeführt sein. Die Steueranschlussstelle 23 ist von außerhalb des Chiparrays 20 zugänglich, um eine externe Kontaktierung der Steueranschlüsse über die gemeinsame Steueranschlussstelle 23 zu ermöglichen. Die Ausgestaltung einer solchen Steueranschlussstelle 23 und deren Lage kann prinzipiell beliebig gewählt werden.
  • [0028]
    2A zeigt eine Draufsicht auf ein weiteres Chiparray 20 mit Blick auf dessen Oberseite 21. Dessen Aufbau entspricht dem Aufbau des Chiparrays 20, wie er bereits anhand der 1A und 1B erläutert wurde. Allerdings weist das Chiparray 20 gemäß 2A an seiner Oberseite 21 noch eine oder mehrere optionale Rippen 71 auf, die durch die Einbettmasse 7 gebildet sind und von denen eine jede die Halbleiterchips 10 ringförmig umschließt. Die Rippen 71 bewirken eine Verlängerung der elektrischen Kriechstrecke zwischen der Oberseite 21 und der in 2B dargestellten Unterseite 22. Wie 2B zu entnehmen ist, kann das Chiparray 20 alternativ oder zusätzlich zu den Rippen 71 an seiner Oberseite auch an seiner Unterseite 22 noch eine oder mehrere optionale Rippen 72 aufweisen, die durch die Einbettmasse 7 gebildet sind und von denen eine jede die Halbleiterchips 10 ringförmig umschließt.
  • [0029]
    Zwei oder mehr Chiparrays 20, wie sie vorangehend erläutert wurden, können zusammen in einem gemeinsamen, dielektrischen Rahmen 50 montiert werden. 3 zeigt ein Beispiel eines derartigen Rahmens 50. Generell weist ein solcher Rahmen eine Anzahl N55 ≥ 1 Öffnungen 55 auf, in der jeweils ein Chiparray 20 montiert werden kann. Im Fall von zwei der mehr Öffnungen 55 sind diese jeweils als Durchgangsöffnungen ausgebildet, die durch dazwischenliegende Stege 51 des Rahmens 50 voneinander getrennt sind. N55 kann beispielsweise mindestens 2 betragen, mindestens 4 oder mindestens 6 oder mindestens 8 betragen.
  • [0030]
    Sofern zumindest eines der Chiparrays 20 einen steuerbaren Halbleiterchip 10 enthält, kann der Rahmen 50 außerdem mit einem oder mehreren elektrisch leitenden Steuerkontakten 53 versehen sein, die jeweils elektrisch leitend zum Beispiel mit einer Steueranschlussstelle 23 eines der Chiparrays 20 verbunden werden kann, was anhand beliebiger Verbindungstechniken, beispielsweise durch Drahtbonden, Anlöten, oder elektrisch leitendes Kleben eines elektrischen Verbindungsleiters etc., erfolgen kann. Bei dem vorliegenden Beispiel sind die Steuerkontakte 53 jeweils als Blechstreifen ausgebildet, die in den Rahmen 50 eingespritzt sind. Grundsätzlich kann die Ausgestaltung des oder der Steuerkontakte 53 und dessen bzw. deren Lage am Rahmen 50 jedoch beliebig gewählt werden.
  • [0031]
    4 zeigt den Rahmen 50 gemäß 3, nachdem in jede seiner Öffnungen 55 jeweils genau ein Chiparray 20 eingesetzt und mittels einer Verbindung 63, beispielsweise einer Klebeverbindung, z. B. aus einem Silikonkleber, an dem Rahmen 50 befestigt wurde. Die Chiparrays 20 können dabei jeweils so ausgebildet sein, wie dies vorangehend unter Bezugnahme auf die 1A, 1B, 2A und 2B erläutert wurde.
  • [0032]
    Optional kann bei einem jeden der Chiparrays 20 ein zwischen diesem Chiparray 20 und dem Rahmen 50 ausgebildeter Spalt durch eine Verbindung 63, eine Klebeverbindung, verschlossen werden. Die Verbindung 63 ist in diesem Fall als geschlossener Ring ausgebildet, der das betreffende Chiparray 20 umschließt. Das betreffende Chiparray 20 und die zugehörige ringförmige Verbindung 63 verschließen die Öffnung 55, in der das betreffende Chiparray 20 montiert ist, vollständig. Hierdurch sind die ersten Lastanschlüsse 11 der Halbleiterchips 10 dieses Chiparrays 20 hervorragend gegenüber den zweiten Lastanschlüsse 12 der Halbleiterchips 10 dieses Chiparrays 20 elektrisch isoliert, so dass auf Maßnahmen zur Kriechstreckenverlängerung wie die anhand der 2A und 2B erläuterten Rippen 71 und/oder 72 verzichtet werden kann. Hierdurch kann bei den Chiparrays 20 ein Großteil des Randes, auf dem die Rippen 71 und/oder 72 ausgebildet sind, eingespart werden, was einen kompakteren Aufbau ermöglicht.
  • [0033]
    Alternativ zu Verbindungen 63, die jeweils als geschlossener Ring ausgebildet sind, kann eine Verbindung 63 zwischen einem Chiparray 20 und dem Rahmen 50 entlang des dazwischen liegenden Spalts auch nur abschnittweise ausgeführt sein. Beispielsweise kann ein Chiparray 20 jeweils nur an mehreren voneinander beabstandeten, punkt- oder streifenförmigen Verbindungsstellen an den Rahmen 50 geklebt sein.
  • [0034]
    Unabhängig davon, ob eine Verbindung 63 als geschlossener Ring ausgebildet ist oder nicht, kann sie optional elastisch ausgebildet sein, so dass die Chiparrays 20 relativ zum Rahmen 50 beweglich sind, was später eine zuverlässige elektrische Kontaktierung der Chiparrays 20 ermöglicht, da durch die Beweglichkeit Fertigungstoleranzen ausgeglichen werden. Das bedeutet, dass das betreffende Chiparray 20 ausgehend von einer Neutrallage unter Einwirkung einer äußeren Kraft relativ zum Rahmen 50 in und/oder entgegen einer zu den ersten Lastanschlüssen 11 des Chiparrays 20 senkrechten Richtung (in 4 verläuft diese Richtung senkrecht zur Zeichenebene) um wenigstens 0,1 mm oder um wenigstens 0,5 mm ausgelenkt werden kann, ohne dass die Verbindung 63 dabei zerstört wird. Nach Wegnahme der äußeren Kraft nimmt das Chiparray 20 aufgrund der Elastizität der Verbindung 63 relativ zum Rahmen 50 wieder seine Neutrallage ein.
  • [0035]
    5 zeigt eine Schnittansicht einer Halbleiterbaugruppe 100, die auf der Anordnung gemäß 4 basiert, in einer Schnittebene E1-E1. Dabei ist ein jedes der Chiparrays 20 zwischen einer ersten Kontaktplatte 31 und einer zweiten Kontaktplatte 41 angeordnet. Die Kontaktplatten 31 und 41 sind in 4 noch nicht montiert. Die ersten Kontaktplatten 31 dienen dazu, jeweils die ersten Lastanschlüsse 11 von genau einem der Chiparrays 20 elektrisch zu kontaktieren. Entsprechend dienen die zweiten Kontaktplatten 41 dazu, jeweils die zweiten Lastanschlüsse 12 von genau einem der Chiparrays 20 elektrisch zu kontaktieren. Die Halbleiterbaugruppe 100 kann also zwei oder mehr Paare mit jeweils einer ersten Kontaktplatte 31 und einer zweiten Kontaktplatte 41 aufweisen, zwischen denen jeweils nur genau eines von mehreren Chiparrays 20 angeordnet ist.
  • [0036]
    Wie ebenfalls in 5 dargestellt ist, können die Kontaktplatten 31, 41 optional für jeden der von der betreffenden Kontaktplatte 31, 41 elektrisch zu kontaktierenden Halbleiterchips 20 an ihrer dem betreffenden Chiparray 20 zugewandten Seite einen Kontaktierungsvorsprung 311 bzw. 411 aufweisen.
  • [0037]
    Gemäß einer weiteren, in 6 gezeigten, ansonsten zu 5 identischen Ausgestaltung kann anstelle von mehreren zweiten Kontaktplatten 41 auch nur genau eine zweite Kontaktplatte 41 vorhanden sein, die zur elektrischen Kontaktierung der zweiten Lastanschlüsse 12 der Halbleiterchips 10 sämtlicher Chiparrays 20 dient, während für jedes der Chiparrays 20 eine eigene erste Kontaktplatte 31 vorhanden ist, die zur elektrischen Kontaktierung der ersten Lastanschlüsse 11 der Halbleiterchips 10 dieses Chiparrays 20 dient. In diesem Fall ist zwischen der zweiten Kontaktplatte 41 und einer jeden der ersten Kontaktplatten 31 genau eines von mehreren Chiparrays 20 angeordnet.
  • [0038]
    7 zeigt nochmals die Halbleiterbaugruppe 100 gemäß 5, jedoch in einer in 4 dargestellten Schnittebene E2-E2, die durch zwei der Steuerkontakte 53 verläuft. Hier ist zu erkennen, dass sich ein jeder der Steuerkontakte 53 durch den Rahmen 50 hindurch in eine der Öffnungen 55 hinein erstreckt, wo er mittels eines elektrischen Verbindungsleiters 8 an der Steueranschlussstelle 23 jeweils eines der Chiparrays 20 angeschlossen ist. In 4 sind die Verbindungsleiter 8, bei denen es sich beispielsweise um einen Bonddraht, eine gelötete oder elektrisch leitend geklebte Drahtverbindung etc, handeln kann, noch nicht vorhanden. Sie werden bei einem jeden der Chiparrays 20 hergestellt, nachdem dieses in seine Öffnung 55 des Rahmens 50 eingesetzt wurde, und bevor die zugehörige erste Kontaktplatte 31 an dem Rahmen 50 montiert wurde.
  • [0039]
    8 zeigt eine Schnittansicht einer Halbleiteranordnung 100, die sich von der Halbleiteranordnung 100 gemäß 7 darin unterscheidet, dass sie anstelle von mehreren Steuerkontakten 53 nur genau einen Steuerkontakt 53 aufweist, der mittels jeweils eines Verbindungsleiters 8 an die Steueranschlussstellen 23 eines jeden der Chiparrays 20 angeschlossen ist.
  • [0040]
    Wie weiterhin in sämtlichen der 5 bis 8 beispielhaft gezeigt ist, kann optional für ein jedes der Chiparrays 20 eine Ausgleichsfolie 25 vorhanden sein, die zwischen das betreffende Chiparray 20 und die zugehörige zweite Kontaktplatte 41 eingelegt ist. Die Ausgleichsfolie 25 dient dazu, fertigungsbedingte Toleranzen auszugleichen und eine sichere elektrische Druckkontaktverbindung zwischen den zweiten Lastanschlüssen 12 des betreffenden Chiparrays 20 und der zugehörigen zweiten Kontaktplatte 41 sicherzustellen. Eine solche Ausgleichsfolie 25 kann beispielsweise aus Kupfer, Aluminium oder Silber bestehen, oder aus einer Legierung, die Kupfer, Aluminium und/oder Silber aufweist. Ebenso kann eine Ausgleichfolie aus weichgeglühtem Kupfer bestehen. Die Dicke einer solchen Ausgleichsfolie 25 kann beispielsweise mindestens 10 μm und/oder höchstens 100 μm betragen.
  • [0041]
    Alternativ oder zusätzlich könnte eine solche Ausgleichfolie 25 auch zwischen jede der ersten Kontaktplatten 31 und das zugehörige Chiparray 20 eingelegt sein.
  • [0042]
    Wie in sämtlichen der 5 bis 8 dargestellt ist, kann eine jede von mehreren ersten Kontaktplatten 31 in diejenige der Öffnungen 55 des Rahmens 50 eingesetzt sein, in die auch dasjenige der Chiparrays 20 eingesetzt ist, zu dessen elektrischer Kontaktierung (elektrische Kontaktierung der ersten Lastanschlüsse 11 der Halbleiterchips 10 des Chiparrays 20) die betreffende erste Kontaktplatte 31 dient. Hierbei kann die erste Kontaktplatte 31 jeweils mittels einer Verbindung 61, beispielsweise einer Klebeverbindung, z. B. aus einem Silikonkleber, an dem Rahmen 50 befestigt sein. Optional kann bei einer jeden der ersten Kontaktplatten 31 ein zwischen dieser ersten Kontaktplatte 31 und dem Rahmen 50 ausgebildeter Spalt durch die Verbindung 61 verschlossen werden. Die Verbindung 61 ist in diesem Fall als geschlossener Ring ausgebildet, der die betreffende erste Kontaktplatte 31 umschließt. Die betreffende erste Kontaktplatte 31 und die zugehörige ringförmige Verbindung 61 verschließen die Öffnung 55, in der die betreffende erste Kontaktplatte 31 montiert ist, vollständig. Hierdurch kann verhindert werden, dass Staub, Schmutz und Feuchtigkeit oder andere Schadstoffe durch den Spalt zwischen dem Rahmen 50 und der ersten Kontaktplatte 31 bis zu dem betreffenden Chiparray 20 vordringen.
  • [0043]
    Alternativ zu Verbindung 61, die jeweils als geschlossener Ring ausgebildet sind, kann eine Verbindung 61 zwischen einer ersten Kontaktplatte 31 und dem Rahmen 50 entlang des dazwischen liegenden Spalts auch nur abschnittweise ausgeführt sein. Beispielsweise kann eine erste Kontaktplatte 31 jeweils nur an mehreren voneinander beabstandeten, punkt- oder streifenförmigen Verbindungsstellen am Rahmen 50 befestigt sein.
  • [0044]
    Unabhängig davon, ob eine Verbindung 61 als geschlossener Ring ausgebildet ist oder nicht, kann sie optional elastisch ausgebildet sein, so dass die betreffende erste Kontaktplatte 31 relativ zum Rahmen 50 beweglich ist, was später eine zuverlässige elektrische Kontaktierung des zugehörigen Chiparrays 20 ermöglicht, da durch die Beweglichkeit Fertigungstoleranzen ausgeglichen werden. Das bedeutet, die betreffende erste Kontaktplatte 31 ausgehend von einer Neutrallage unter Einwirkung einer äußeren Kraft relativ zum Rahmen 50 in und/oder entgegen einer zu den ersten Lastanschlüssen 11 des zugehörigen Chiparrays 20 senkrechten Richtung (in den 5 bis 8 verläuft diese Richtung vertikal) um wenigstens 0,1 mm oder um wenigstens 0,5 mm ausgelenkt werden kann, ohne dass die Verbindung 61 dabei zerstört wird. Nach Wegnahme der äußeren Kraft nimmt die erste Kontaktplatte 31 aufgrund der Elastizität der Verbindung 61 relativ zum Rahmen 50 wieder ihre Neutrallage ein.
  • [0045]
    Wie in den 5 und 7 dargestellt ist, kann eine jede von mehreren zweiten Kontaktplatten 41 in diejenige der Öffnungen 55 des Rahmens 50 eingesetzt sein, in die auch dasjenige der Chiparrays 20 eingesetzt ist, zu dessen elektrischer Kontaktierung (elektrische Kontaktierung der zweiten Lastanschlüsse 12 der Halbleiterchips 10 des Chiparrays 20) die betreffende zweite Kontaktplatte 41 dient. Hierbei kann die zweite Kontaktplatte 41 jeweils mittels einer Verbindung 62, beispielsweise einer Klebeverbindung, z. B. aus einem Silikonkleber, an dem Rahmen 50 befestigt sein. Wenn die Halbleiterbaugruppe 100 anderenfalls, wie in den 6 und 8 gezeigt, nur genau eine zweite Kontaktplatte 41 aufweist, kann sich diese über sämtliche der Öffnungen 55 erstrecken, in die ein Chiparray 20 eingesetzt ist, und sie kann mittels einer Verbindung 62 an dem Rahmen 50 befestigt sein.
  • [0046]
    Bei allen Varianten kann ein Spalt, der zwischen einer zweiten Kontaktplatte 41 und dem Rahmen 50 ausgebildet ist, eine zugehörige Verbindung 62 verschlossen werden. Die Verbindung 62 ist in diesem Fall als geschlossener Ring ausgebildet, der die betreffende zweite Kontaktplatte 41 umschließt. Im Fall von mehreren zweiten Kontaktplatten 41 verschließen diese jeweils – zusammen mit der zugehörigen ringförmige Verbindung 62 – die Öffnung 55, in der die betreffende zweite Kontaktplatte 31 montiert ist, vollständig. Wenn die Halbleiterbaugruppe 100 anderenfalls nur genau eine zweite Kontaktplatte 41 aufweist, so verschließt diese zusammen mit der ringförmigen Verbindung 62 sämtliche Öffnungen 55, in denen ein Chiparray 20 montiert ist, vollständig. Hierdurch kann verhindert werden, dass Staub, Schmutz und Feuchtigkeit oder andere Schadstoffe durch den Spalt zwischen dem Rahmen 50 und der betreffenden zweiten Kontaktplatte 41 bis zu dem betreffenden Chiparray 20 vordringen.
  • [0047]
    Alternativ zu Verbindungen 62, die jeweils als geschlossener Ring ausgebildet sind, kann eine Verbindung 62 zwischen einer zweiten Kontaktplatte 41 und dem Rahmen 50 entlang des dazwischen liegenden Spalts auch nur abschnittweise ausgeführt sein. Beispielsweise kann eine zweite Kontaktplatte 41 jeweils nur an mehreren voneinander beabstandeten, punkt- oder streifenförmigen Verbindungsstellen am Rahmen 50 befestigt sein.
  • [0048]
    Unabhängig davon, ob eine Verbindung 62 als geschlossener Ring ausgebildet ist oder nicht, kann sie optional elastisch ausgebildet sein, so dass die betreffende zweite Kontaktplatte 41 relativ zum Rahmen 50 beweglich ist, was später eine zuverlässige elektrische Kontaktierung des zugehörigen Chiparrays 20 ermöglicht, da durch die Beweglichkeit Fertigungstoleranzen ausgeglichen werden. Das bedeutet, die betreffende zweite Kontaktplatte 41 ausgehend von einer Neutrallage unter Einwirkung einer äußeren Kraft relativ zum Rahmen 50 in und/oder entgegen einer zu den ersten Lastanschlüssen 11 des/der zugehörigen Chiparrays 20 senkrechten Richtung (in den 5 bis 8 verläuft diese Richtung vertikal) um wenigstens 0,1 mm oder um wenigstens 0,5 mm ausgelenkt werden kann, ohne dass die Verbindung 62 dabei zerstört wird. Nach Wegnahme der äußeren Kraft nimmt die zweite Kontaktplatte 41 aufgrund der Elastizität der Verbindung 62 relativ zum Rahmen 50 wieder ihre Neutrallage ein.
  • [0049]
    Soweit bei einer Halbleiterbaugruppe 100 gemäß der vorliegenden Erfindung Verbindungen 61 und/oder 62 und/oder 63 vorhanden sind, können diese – optional und unabhängig von der Ausgestaltung der anderen Verbindungen – beispielsweise aus einem Silikonkleber bestehen.
  • [0050]
    Um die Montage der ersten Kontaktplatten 31 und/oder der zweiten Kontaktplatten 41 an dem Rahmen 50 zu vereinfachen, können diese und der Rahmen 50 jeweils so ausgebildet sein, dass sie in den Rahmen 50 eingerastet werden können, was anhand von zwei in den 9 und 10 gezeigten Ausführungsbeispielen gezeigt ist. Zur Vereinfachung der Montage kann der Rahmen 50 beispielsweise Rastnasen 51 zum Einrasten einer ersten Kontaktplatte 31 bzw. Rastnasen 52 zum Einrasten einer zweiten Kontaktplatte 41 aufweisen. Zur Montage wird die betreffende Kontaktplatte 31, 41 auf den Rahmen 50 aufgeschoben, bis die Kontaktplatte 31, 41 an den zugehörigen Rastnasen 51 bzw. 52 einrastet. Für jede an dem Rahmen 50 zu montierender Kontaktplatte 31, 32 können dabei wenigstens drei Rastnasen 51, 52 vorhanden sein. Optional können die Rastnasen 51 bzw. 52 an jeweils einer Federzunge 54 des Rahmens 50 ausgebildet sein, was in 10 dargestellt ist.
  • [0051]
    Um die Montage der Chiparrays 20 an dem Rahmen 50 zu vereinfachen, kann der Rahmen 50 eine jeweils eine Stufe 53 aufweisen, die als Auflage für das betreffende Chiparray 20 dient. Außerdem kann der Rahmen eine oder mehrere an die Geometrie des Chiparrays 20 angepasste und als Vorsprünge 56 des Rahmens 50 ausgebildete Positionierhilfen aufweisen, die so bemessen sind, dass das Einlegen des Chiparrays 20 in den Rahmen 50 problemlos möglich ist, dass aber eine für die weitere Montage ausreichende Positioniergenauigkeit erreicht wird.
  • [0052]
    Sofern die Gefahr besteht, dass es bei einer Störung der Halbleiterbaugruppe 100 zu einer Explosion im Bereich zwischen den ersten Kontaktplatten 31, der oder den zweiten Kontaktplatten 41 und dem Rahmen 50 kommen kann, ist es vorteilhaft, wenn der Rahmen 50 eine ausreichende mechanische Stabilität besitzt. Hierzu kann die Geometrie des Rahmens 50 so ausgelegt sein, dass seine Breite b50 mindestens 20% seiner Höhe h50 beträgt. Hierbei ist die Höhe h50 vertikal zu den ersten Lastanschlüssen 11 zu ermitteln, und die Breite b50 quer dazu.
  • [0053]
    Als weitere Optionen, die ebenfalls in den 9 und 10 gezeigt sind, kann der Rahmen 50 für jede der ersten Kontaktplatten 31 eine ringförmige Nut 57 und für jede der zweiten Kontaktplatten 41 eine ringförmige Nut 58 aufweisen. In die ringförmige Nut 57 greift jeweils ein ringförmiger Kragen 312 einer ersten Kontaktplatte 31 ein. Entsprechend greift in die ringförmige Nut 58 jeweils ein ringförmiger Kragen 412 einer zweiten Kontaktplatte 41 ein. Hierdurch entsteht eine Art Verzahnung, die im Explosionsfall den Austritt von Bestandteilen der Baugruppe oder von Gasen oder Plasma hemmt. Optional kann ein im Bereich der jeweiligen Nut 57, 58 und dem in sie eingreifenden Kragen 312 bzw. 412 bestehender Spalt zwischen der Kontaktplatte 31 bzw. 41 und dem Rahmen 50 durch eine Verbindung 61 bzw. 62 abgedichtet werden.
  • [0054]
    Gemäß noch einer anderen in den 9 und 10 gezeigten Option kann der Rahmen 50 auf seiner den Chiparrays 50 abgewandten Außenseite mehrere Rippen 59 aufweisen, um die elektrische Kriechstrecke zwischen den ersten Kontaktplatten 31 einerseits und der oder den zweiten Kontaktplatten 41 andererseits zu erhöhen.
  • [0055]
    Die besonderen, anhand der 9 und 10 erläuterten Merkmale können in beliebigen Kombinationen miteinander bei sämtlichen Halbleiterbaugruppen 100 eingesetzt werden, wie sie vorangehend unter Bezugnahmen auf die 1A, 1B, 2A, 2B und 3 bis 8 erläutert wurden.
  • [0056]
    Die vorangehend erläuterten Prinzipien lassen sich für Halbleiterbaugruppen 100 mit einer beliebigen Anzahl N20 von Chiparrays 20 realisieren. Beispielsweise kann N20 mindestens 2, mindestens 3 oder mindestens 4 oder mindestens 6 betragen.
  • [0057]
    Die Gesamtzahl N10 der Halbleiterchips 10, die die Chiparrays 20 einer Halbleiterbaugruppe 100 zusammen aufweisen, kann beispielsweise größer oder gleich 2 sein, größer oder gleich 4, oder gar größer oder gleich 16.
  • [0058]
    Bei den Halbleiterchips 10 kann es sich um beliebige, insbesondere um vertikale, Halbleiterbauelemente wie zum Beispiel Dioden handeln, oder um beliebige, insbesondere vertikale, steuerbare Halbleiterschalter wie IGBTs, MOSFETs, Thyristoren, JFETs. Im Fall von steuerbaren Halbleiterschaltern besitzen diese einen Steueranschluss (z. B. einen Gate- oder Basisanschluss), über den ein elektrischer Stromfluss zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 dieses Halbleiterchips 10 gesteuert werden kann.
  • [0059]
    Je nach Art eines Halbleiterchips 10 kann es sich bei den ersten Lastanschlüssen 11 und den zweiten Lastanschlüssen 12 um Anode und Kathode, um Kathode und Anode, um Drain und Source, um Source und Drain, um Emitter und Kollektor oder um Kollektor und Emitter handeln. Die Lastanschlüsse 11 und 12 können dabei als dünne Metallisierungen des Halbleiterchips 10 ausgebildet sein. Optional können einer oder beide Lastanschlüsse 11 und 12 zusätzlich zu der dünnen Metallisierung eine elektrisch leitende Ausgleichsschicht aufweisen, die auf der dem anderen der Lastanschlüsse 12, 11 abgewandten Seite der dünnen Metallisierung angeordnet und durch eine flächig ausgebildete, stoffschlüssige Verbindung (z. B. Lötverbindung oder Sinterverbindung) elektrisch leitend mit der dünnen Metallisierung verbunden ist. Beispielsweise kann es sich bei einer solchen Ausgleichsschicht um ein metallisches Plättchen, z. B. aus Molybdän, handeln, das bei der späteren Montage des Halbleiterchips 10 mechanisch ausgleichend wirkt.
  • [0060]
    Sofern keiner der Halbleiterchips 10 eines Chiparrays 20 einen Steueranschluss aufweist, erübrigt sich bei diesem Chiparray 20 eine Steueranschlussstelle 23. Falls darüber hinaus keiner der Halbleiterchips 10 der Halbleiterbaugruppe 100 als steuerbarer Halbleiterchip 10 ausgebildet ist, erübrigt es sich außerdem, einen oder mehrere Steuerkontakte 53 am Rahmen 50 vorzusehen.
  • [0061]
    Falls weiterhin einer, mehrere oder sämtliche Halbleiterchips 10 eines Chiparrays 20 einen Hilfsanschluss (beispielsweise einen Hilfsemitter) aufweisen, der chipintern elektrisch mit einem der Lastanschlüsse 11 oder 12 verbunden ist, kann dieser Hilfsanschluss auf dieselbe Weise elektrisch kontaktiert werden, wie dies vorangehend für einen Steueranschluss (Gateanschluss, Basisanschluss) beschrieben wurde. Das bedeutet, dass ein Chiparray 20, das einen oder mehrere Halbleiterchips 10 mit einem solchen Hilfsanschluss enthält, eine Hilfsanschlussstelle (entsprechend der beschriebenen Steueranschlussstelle 23) aufweisen kann. Eine derartige Hilfsanschlussstelle kann weiterhin elektrisch (z. B. mittels eines Verbindungsleiters wie der beschriebene elektrische Verbindungsleiter 8) an einen Hilfsanschlusskontakt angeschlossen sein, der entsprechend einem beschrieben Steuerkontakt 53 ausgebildet und in den Rahmen 50 integriert sein kann.
  • [0062]
    Bei einer Halbleiterbaugruppe 100, wie sie vorangehend beschrieben wurde, kann der Rahmen 50 dielektrisch sein. Beispielsweise kann ein solcher Rahmen 50 aus Kunststoff bestehen oder Kunststoff aufweisen, z. B. einem Duroplasten oder einem Thermoplasten. Ein solcher Rahmen 50 kann auf einfache Weise durch Spritzgießen hergestellt werden. Alternativ dazu kann ein dielektrischer Rahmen 50 auch aus einer dielektrischen Keramik bestehen oder eine dielektrische Keramik aufweisen.
  • [0063]
    Wie die vorangehenden Ausführungsbeispiele gezeigt haben, können Verbindungen 61 und/oder 62 und/oder 63 als Klebeverbindungen, beispielsweise aus einem Silikonkleber, ausgebildet sein. Ebenso ist es jedoch möglich, dass eine, zwei oder mehr beliebige dieser Verbindungen durch eine Metallfeder gebildet werden.
  • [0064]
    Beispiele für entsprechende Halbleiterbaugruppen 100 zeigen die 11 und 12. Bei diesen Halbleiterbaugruppen 100 sind die Verbindungen 61 jeweils durch eine Metallfeder gebildet. Jede der Metallfedern 61 ist an eine (beispielsweise galvanisch auf den Rahmen 50 aufgebrachte) Metallisierung des Rahmens 50 gelötet oder geschweißt. Außerdem ist jede der Metallfedern 61 an eine der ersten Kontaktplatten 31 gelötet oder geschweißt.
  • [0065]
    Alternativ oder zusätzlich können auch die Verbindungen 62 jeweils durch eine Metallfeder gebildet sein. Jede der Metallfedern 62 ist an eine (beispielsweise galvanisch auf den Rahmen 50 aufgebrachte) Metallisierung des Rahmens 50 gelötet oder geschweißt. Außerdem ist jede der Metallfedern 61 an die zweite Kontaktplatte 41, oder – falls die Halbleiterbaugruppe 100 wie beispielsweise anhand der 5 und 7 beschrieben mehr als genau eine zweite Kontaktplatte 41 aufweist – an eine der zweiten Kontaktplatten 41 gelötet oder geschweißt.
  • [0066]
    Indem die Verbindungen 61 und 62 jeweils als Metallfedern ausgebildet sind, können diese Zusammen mit dem Rahmen 50 einen Gehäuse mit einem gasdichten Innenraum bilden, in dem sämtliche Chiparrays 20 angeordnet sind.
  • [0067]
    Soweit eine der Verbindungen 61, 62 als Metallfeder ausgebildet ist, kann diese einen im Querschnitt wellenförmigen Abschnitt aufweisen, um die Elastizität der Metallfeder 61 bzw. 62 zu erhöhen. Eine solche Metallfeder wird auch als Wellmembran bezeichnet. Durch den wellenförmigen Abschnitt erstreckt sich der Linearitätsbereich des Kraft-Weg-Verlaufs einer solchen Feder über einen großen Auslenkungsbereich der Feder. Die Metallfedern 61 bzw. 62 können so ausgebildet sein, dass die zugehörige erste Kontaktplatte 31 bzw. die zugehörige zweite Kontaktplatte 41 ausgehend von einer Neutrallage unter Einwirkung einer äußeren Kraft relativ zum Rahmen 50 in und/oder entgegen einer zu den ersten Lastanschlüssen 11 des zugehörigen Chiparrays 20 senkrechten Richtung (in den 11 und 12 verläuft diese Richtung vertikal) um wenigstens 0,1 mm oder um wenigstens 0,5 mm ausgelenkt werden kann, ohne dass die Verbindung 61 bzw. 62 dabei zerstört wird. Nach Wegnahme der äußeren Kraft nimmt die erste Kontaktplatte 31 bzw. die zweite Kontaktplatte 41 aufgrund der Elastizität der Verbindung 61 bzw. 62 relativ zum Rahmen 50 wieder ihre Neutrallage ein.
  • [0068]
    Die genannten Metallfedern können beispielweise aus einem der folgenden Materialien bestehen oder eines der folgenden Materialien aufweisen: Kupfer; Bronze.
  • [0069]
    Weiterhin ist ein jedes der Chiparrays 20 in einem Innenrahmen 65 befestigt, um die Montage bzw. die Justierung des betreffenden Chiparrays 20 relativ zu der zweiten Kontaktplatte 41 oder – falls die Halbleiterbaugruppe 100 wie beispielsweise anhand der 5 und 7 beschrieben mehr als genau eine zweite Kontaktplatte 41 aufweist – relativ zu einer der zweiten Kontaktplatten 41 zu erleichtern. Anstelle von einem gemeinsamen Innenrahmen 65 für sämtliche Chiparrays 20 der Halbleiterbaugruppe 100 kann auch jedes der Chiparrays 20 einen eigenen Innenrahmen aufweisen. Die Bezeichnung ”Innenrahmen” bedeutet dabei, dass er innerhalb des Rahmens 50 angeordnet, also von diesem ringförmig umschlossen ist.
  • [0070]
    Im Übrigen entspricht der Aufbau der Halbleiterbaugruppen 100 gemäß den 11 und 12 dem anhand der vorangehenden Figuren erläuterten Aufbau. Hinsichtlich der Verschaltung der Steuerkontakte 53 entsprechen die Halbleiterbaugruppe 100 gemäß den 11 bzw. 12 den Halbleiterbaugruppe 100 gemäß den 7 bzw. 8.
  • [0071]
    Bei den Anordnungen gemäß den 11 und 12 ist zwar zwischen dem Rahmen 50 und einem jeden der Chiparrays 20 keine dritte Verbindung vorgesehen, allerdings könnte optional eine dritte Verbindung dennoch vorhanden sein. Sie könnte als Klebeverbindung, beispielsweise aus einem Silikonkleber, ausgebildet sein.
  • [0072]
    Eine Halbleiterbaugruppe 100 gemäß der vorliegenden Erfindung kann nun, wie in 13 beispielhaft anhand der in 7 dargestellten Halbleiterbaugruppe 100 gezeigt ist, derart zwischen einem elektrisch leitenden ersten Druckstück 81 und einem elektrisch leitenden zweiten Druckstück 82 eingespannt werden, dass zwischen dem ersten Druckstück 81 und der oder den ersten Kontaktplatten 31 sowie zwischen dem zweiten Druckstück 82 und der oder den zweiten Kontaktplatten 41 jeweils eine reine elektrische Druckkontaktverbindung besteht.
  • [0073]
    Bei der Halbleiterbaugruppe 100 können die elektrischen Kontakte zwischen einer ersten Kontaktplatte 31 und den von dieser elektrisch zu kontaktierenden ersten Lastanschlüssen 11 ebenfalls als reine elektrische Druckkontakte ausgebildet sein. Alternativ oder zusätzlich können auch die elektrischen Kontakte zwischen einer zweiten Kontaktplatte 31 und den von dieser elektrisch zu kontaktierenden zweiten Lastanschlüssen 12 ebenfalls als reine elektrische Druckkontakte ausgebildet sein.
  • [0074]
    Die fertige Druckkontaktanordnung 200 mit der Halbleiterbaugruppe 100, dem oberen Druckstück 81 und dem unteren Druckstück 82 kann dann elektrisch verschaltet werden. Beispielsweise kann die Druckkontaktanordnung 200 in Reihe mit einer ohmschen und/oder induktiven Last 500 zwischen ein positives Versorgungspotential V+ und ein negatives Versorgungspotential V– geschaltet werden. Der Betrag der Potentialdifferenz zwischen dem positiven Versorgungspotential V+ und dem negativen Versorgungspotential V– kann zum Beispiel mehr als 600 V oder mehr als 1,2 kV betragen.

Claims (15)

  1. Halbleiterbaugruppe mit einem Rahmen (50), der eine Anzahl N55 ≥ 1 von Öffnungen (55) aufweist; einer Anzahl N55 elektrisch leitender erster Kontaktplatten (31); und einer Anzahl N55 Chiparrays (20), von denen jedes eine Anzahl N10 ≥ 2 Halbleiterchips (10) aufweist, die durch eine Einbettmasse (7) zu einem festen Verbund stoffschlüssig miteinander verbunden sind; wobei ein jeder der Halbleiterchips (10) einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist, die an einander entgegengesetzten Seiten des betreffenden Halbleiterchips (10) angeordnet sind; in jede der Öffnungen (55) eines der Chiparrays (20) eingesetzt ist; eine jede der ersten Kontaktplatten (31) derart oberhalb eines der Chiparrays (20) angeordnet ist, dass sich bei einem jeden der Halbleiterchips (10) dieses Chiparrays (20) der erste Lastanschluss (11) an der der ersten Kontaktplatte (31) zugewandten Seite und der zweite Lastanschluss (12) an der der ersten Kontaktplatte (31) abgewandten Seite dieses Halbleiterchips (10) befindet.
  2. Halbleiterbaugruppe nach Anspruch 1, bei der eine jede der ersten Kontaktplatten (31) mittels einer ersten Verbindung (61) beweglich an dem Rahmen (55) befestigt ist.
  3. Halbleiterbaugruppe nach Anspruch 2, bei der bei einer jeden der ersten Kontaktplatten (31) die betreffende erste Verbindung (61) als geschlossener Ring ausgebildet ist, die einen Spalt, der zwischen dieser ersten Kontaktplatte (31) und dem Rahmen (55) ausgebildet ist, vollständig abdichtet.
  4. Halbleiterbaugruppe nach Anspruch 2 oder 3, bei der eine jede der ersten Verbindungen (61) durch einen Silikonkleber oder eine Metallfeder gebildet ist.
  5. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche mit genau einer elektrisch leitenden zweiten Kontaktplatte (41), die derart unterhalb sämtlichen der Chiparrays (20) angeordnet ist, dass sich bei einem jeden der Halbleiterchips (10) der Chiparrays (20) der zweite Lastanschluss (12) an der der zweiten Kontaktplatte (41) zugewandten Seite und der erste Lastanschluss (11) an der der zweiten Kontaktplatte (41) abgewandten Seite dieses Halbleiterchips (10) befindet.
  6. Halbleiterbaugruppe nach einem der Ansprüche 1 bis 4 mit einer Anzahl N55 zweiter Kontaktplatten (41), von denen eine jede derart unterhalb eines der Chiparrays (20) angeordnet ist, dass sich bei einem jeden der Halbleiterchips (10) dieses Chiparrays (20) der zweite Lastanschluss (12) an der der zweiten Kontaktplatte (41) zugewandten Seite und der erste Lastanschluss (11) an der der zweiten Kontaktplatte (41) abgewandten Seite dieses Halbleiterchips (10) befindet.
  7. Halbleiterbaugruppe nach Anspruch 6, bei der eine jede zweite Kontaktplatte (41) mittels einer zweiten Verbindung (62) beweglich an dem Rahmen (55) befestigt ist.
  8. Halbleiterbaugruppe nach Anspruch 7, bei der bei einer jeden zweiten Kontaktplatte (41) die betreffende zweite Verbindung (62) als geschlossener Ring ausgebildet ist, die einen Spalt, der zwischen dieser zweiten Kontaktplatte (41) und dem Rahmen (55) ausgebildet ist, vollständig abdichtet.
  9. Halbleiterbaugruppe nach Anspruch 7 oder 8, bei der eine jede zweite Verbindung (62) durch einen Silikonkleber oder eine Metallfeder gebildet ist.
  10. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, bei der ein jedes der Chiparrays (20) mittels einer dritten Verbindung (63) beweglich an dem Rahmen (55) befestigt ist.
  11. Halbleiterbaugruppe nach Anspruch 10, bei der bei einem jeden der Chiparrays (20) die betreffende dritte Verbindung (63) als geschlossener Ring ausgebildet ist, die einen Spalt, der zwischen diesem Chiparray (20) und dem Rahmen (55) ausgebildet ist, vollständig abdichtet.
  12. Halbleiterbaugruppe nach Anspruch 10 oder 11, bei der eine jede dritte Verbindung (63) durch einen Silikonkleber gebildet ist.
  13. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, bei dem die Einbettmasse (7) eines jeden der Chiparrays (20) Kunststoff aufweist oder aus Kunststoff besteht.
  14. Halbleiterbaugruppe nach einem der vorangehenden Ansprüche, bei dem N55 ≥ 2 oder N55 ≥ 4 oder N55 ≥ 6; N55 ≥ 8 oder N55 ≥ 10; und/oder N10 ≥ 2 oder N10 ≥ 4 oder N10 ≥ 16 oder N10 ≥ 43.
  15. Druckkontaktanordnung, die aufweist: eine Halbleiterbaugruppe (100) gemäß einem der vorangehenden Ansprüche; ein erstes Druckstück (81); und ein zweites Druckstück (82); wobei die Halbleiterbaugruppe (100) derart zwischen dem ersten Druckstück (81) und dem zweiten Druckstück (82) eingespannt ist, dass zwischen dem ersten Druckstück (81) und einer jeden der ersten Kontaktplatten (31) ein elektrisch leitender Druckkontakt besteht; und zwischen dem zweiten Druckstück (82) und einer jeden der zweiten Kontaktplatten (41) ein elektrisch leitender Druckkontakt besteht.
DE201410104718 2014-04-03 2014-04-03 Halbleiterbaugruppe mit Chiparrays Active DE102014104718B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201410104718 DE102014104718B3 (de) 2014-04-03 2014-04-03 Halbleiterbaugruppe mit Chiparrays

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201410104718 DE102014104718B3 (de) 2014-04-03 2014-04-03 Halbleiterbaugruppe mit Chiparrays
US14669208 US9524951B2 (en) 2014-04-03 2015-03-26 Semiconductor assembly comprising chip arrays

Publications (1)

Publication Number Publication Date
DE102014104718B3 true DE102014104718B3 (de) 2015-08-20

Family

ID=53759196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410104718 Active DE102014104718B3 (de) 2014-04-03 2014-04-03 Halbleiterbaugruppe mit Chiparrays

Country Status (2)

Country Link
US (1) US9524951B2 (de)
DE (1) DE102014104718B3 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942770A1 (de) * 1999-09-08 2001-03-15 Ixys Semiconductor Gmbh Leistungshalbleiter-Modul

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153638B2 (ja) * 1992-06-26 2001-04-09 三菱電機株式会社 圧接型半導体装置及びその製造方法並びに熱補償板
JP2845739B2 (ja) * 1993-11-29 1999-01-13 三菱電機株式会社 圧接型半導体装置及びその製造方法
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JP3319569B2 (ja) * 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
EP1014451A4 (de) * 1997-03-26 2000-11-15 Hitachi Ltd Flache halbleiteranordnung und stromrichter mit derselben
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
WO2013010098A3 (en) * 2011-07-13 2013-11-14 Tyco Fire Products Lp Fire protection sprinkler assembly
US9099316B2 (en) * 2013-10-15 2015-08-04 Ixys Corporation Sintered backside shim in a press pack cassette

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942770A1 (de) * 1999-09-08 2001-03-15 Ixys Semiconductor Gmbh Leistungshalbleiter-Modul

Also Published As

Publication number Publication date Type
US20150287698A1 (en) 2015-10-08 application
US9524951B2 (en) 2016-12-20 grant

Similar Documents

Publication Publication Date Title
EP0277546A1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper
DE4237632A1 (de) Schaltungsanordnung
DE19630173A1 (de) Leistungsmodul mit Halbleiterbauelementen
DE4031051A1 (de) Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung
DE10023823A1 (de) Multichip-Gehäuse
DE19600619A1 (de) Steuergerät bestehend aus mindestens zwei Gehäuseteilen
DE102004021054A1 (de) Halbleiterbauelement
DE102006006425A1 (de) Leistungshalbleitermodul in Druckkontaktausführung
DE19942915A1 (de) Leistungshalbleitermodul
DE3604313A1 (de) Leistungshalbleitermodul
DE4227063A1 (de) Abschaltbares Hochleistungs-Halbleiterbauelement
DE4329993A1 (de) Elektro-akustischer kapazitiver Wandler, insbesondere Elektret-Kondensator-Mikrofon
DE102004021122A1 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE19942770A1 (de) Leistungshalbleiter-Modul
DE10139287A1 (de) Halbleitermodul
EP0381849A1 (de) Schnelle Leistungshalbleiterschaltung
DE4122428A1 (de) Schaltungsanordnung
DE3837974A1 (de) Elektronisches steuergeraet
DE102004035810A1 (de) Kondensatormodul
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE102009037257A1 (de) Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu
DE102007047698A1 (de) Vorrichtung und Verfahren zum Verbinden von Komponenten
EP0292848A2 (de) Leistungshalbleitermodul und Verfahren zur Herstellung des Moduls
DE102005036116A1 (de) Leistungshalbleitermodul
DE102006011995B3 (de) Leistungshalbleitermodul mit segmentierter Grundplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative