JPH11238826A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11238826A JPH11238826A JP10344059A JP34405998A JPH11238826A JP H11238826 A JPH11238826 A JP H11238826A JP 10344059 A JP10344059 A JP 10344059A JP 34405998 A JP34405998 A JP 34405998A JP H11238826 A JPH11238826 A JP H11238826A
- Authority
- JP
- Japan
- Prior art keywords
- contact pin
- contact
- semiconductor device
- path
- pin device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 内部配線、特にゲート信号の分配に関連する
内部配線を簡単にするパワーモジュールを提供すること
にある。 【解決手段】 ＩＧＢＴチップ１３は、保持シム１０及
び緩衝シム１２を介してエミッタ電極１の柱４の上端面
に接触するとともに、コレクタ電極１６に接触し、か
つ、コンタクトピン装置９に接触し、コンタクトピン装
置９は、エミッタ電極１のスロット３の内部で絶縁イン
サート６を介して薄銅板７に接触し、薄銅板７に接続さ
れたリード引き込みシール１８がゲート電極となる。
内部配線を簡単にするパワーモジュールを提供すること
にある。 【解決手段】 ＩＧＢＴチップ１３は、保持シム１０及
び緩衝シム１２を介してエミッタ電極１の柱４の上端面
に接触するとともに、コレクタ電極１６に接触し、か
つ、コンタクトピン装置９に接触し、コンタクトピン装
置９は、エミッタ電極１のスロット３の内部で絶縁イン
サート６を介して薄銅板７に接触し、薄銅板７に接続さ
れたリード引き込みシール１８がゲート電極となる。
Description
【０００１】
【発明の属する技術分野】本発明は、両面冷却型のハウ
ジングへの複数の絶縁ゲート・バイポーラトランジスタ
（ＩＧＢＴ）チップの封入のような半導体チップの封入
に関するものであり、任意の構成要素としてアンチパラ
レルダイオード及び／又は抵抗性接続経路が封入される
場合も含まれる。
ジングへの複数の絶縁ゲート・バイポーラトランジスタ
（ＩＧＢＴ）チップの封入のような半導体チップの封入
に関するものであり、任意の構成要素としてアンチパラ
レルダイオード及び／又は抵抗性接続経路が封入される
場合も含まれる。
【０００２】
【発明の背景】ＩＧＢＴデバイスは、非常に複雑で精細
なジオメトリー構造を持っているため、これによって許
容可能な歩留まりで処理することができるＩＧＢＴチッ
プの寸法は実際上制限される。より大きい寸法のＩＧＢ
Ｔデバイスが必要な場合は、チップの集合体を１つのユ
ニットとして封入したもの（ＩＧＢＴモジュール）から
製造することができる。概して、このようなユニットの
装置は片面冷却型構成のものとして製造され、チップが
熱と電気を伝えるベースプレート、あるいはアノード端
子と冷却コンタクトをなすスタッド上に実装される。エ
ミッタリードとゲートリードは、ヘッダシール中のそれ
ぞれの電極に共通に接続される。別個のチップ間の望ま
しくない相互作用を避けるために、共通のゲートポイン
トから各個のチップまでの接続にはその経路にバラスト
抵抗が入れられるという特徴がある。エミッタリードと
ゲートリードの間の誘導ループも最小限に保つことが望
ましい。
なジオメトリー構造を持っているため、これによって許
容可能な歩留まりで処理することができるＩＧＢＴチッ
プの寸法は実際上制限される。より大きい寸法のＩＧＢ
Ｔデバイスが必要な場合は、チップの集合体を１つのユ
ニットとして封入したもの（ＩＧＢＴモジュール）から
製造することができる。概して、このようなユニットの
装置は片面冷却型構成のものとして製造され、チップが
熱と電気を伝えるベースプレート、あるいはアノード端
子と冷却コンタクトをなすスタッド上に実装される。エ
ミッタリードとゲートリードは、ヘッダシール中のそれ
ぞれの電極に共通に接続される。別個のチップ間の望ま
しくない相互作用を避けるために、共通のゲートポイン
トから各個のチップまでの接続にはその経路にバラスト
抵抗が入れられるという特徴がある。エミッタリードと
ゲートリードの間の誘導ループも最小限に保つことが望
ましい。
【０００３】シリコン・パワー・デバイス、特にダイオ
ード、サイリスタ及びゲートターンオフ・サイリスタの
有効定格電流を最大にし、かつ冷却を効率的にすると共
に用途の柔軟性を高めるためには、主電流電極を形成す
る極片のどちらかあるいは両側から冷却することができ
る円板状モジュール（時として「ホッケーパックスタイ
ル」として知られている）を用いることが一般的に行わ
れるようになって来た。このようなモジュールの構造に
ついては、Thyristors Design and Realization; by P.
D. Taylor (Wiley, 1987)（１９９２年ペーパーバック
版の２０８ページ及び図６．７を参照）に記載されてい
る。ＩＧＢＴデバイスを同様に封入すると、ユーザにと
って前記と同じような長所が得られる。欧州特許出願公
開第ＥＰ０７０２４０６号明細書には、このようなデバ
イスで複数のＩＧＢＴチップ組み込んだものが開示され
ている。
ード、サイリスタ及びゲートターンオフ・サイリスタの
有効定格電流を最大にし、かつ冷却を効率的にすると共
に用途の柔軟性を高めるためには、主電流電極を形成す
る極片のどちらかあるいは両側から冷却することができ
る円板状モジュール（時として「ホッケーパックスタイ
ル」として知られている）を用いることが一般的に行わ
れるようになって来た。このようなモジュールの構造に
ついては、Thyristors Design and Realization; by P.
D. Taylor (Wiley, 1987)（１９９２年ペーパーバック
版の２０８ページ及び図６．７を参照）に記載されてい
る。ＩＧＢＴデバイスを同様に封入すると、ユーザにと
って前記と同じような長所が得られる。欧州特許出願公
開第ＥＰ０７０２４０６号明細書には、このようなデバ
イスで複数のＩＧＢＴチップ組み込んだものが開示され
ている。
【０００４】しかしながら、ここで開示されている内部
配線、特にゲート信号の分配に関連する内部配線は複雑
で、この形でデバイスを提供しようとしているメーカー
にとって困難な場合があり得る。また、先行技術として
は、欧州特許出願公開第ＥＰ０７７３５８５号及び第Ｅ
Ｐ０７４６０２３号明細書も引用することができる。
配線、特にゲート信号の分配に関連する内部配線は複雑
で、この形でデバイスを提供しようとしているメーカー
にとって困難な場合があり得る。また、先行技術として
は、欧州特許出願公開第ＥＰ０７７３５８５号及び第Ｅ
Ｐ０７４６０２３号明細書も引用することができる。
【０００５】
【課題を解決するための手段】本発明は、その一態様と
して、予め形成されたサブアセンブリに組み付けられ、
ハウジングのコレクタ電極（例えばアノード電極となる
コレクタ電極）及びエミッタ電極との接続のためのコン
タクト領域が得られるように配列された複数の半導体チ
ップと、前記サブアセンブリにおける電気的に絶縁され
た経路から突出し、導電性を有し、前記経路に挿入され
たときに、一方の端部が前記半導体チップの表面の一部
と電気的に接続するコンタクトピン装置と、前記エミッ
タ電極の内面の凹部に配置され、絶縁インサートによっ
て前記凹部から電気的に絶縁され、前記コンタクトピン
装置の他方の端部と接触して電気信号を分配する導電シ
ートと、を前記ハウジング内に含む。
して、予め形成されたサブアセンブリに組み付けられ、
ハウジングのコレクタ電極（例えばアノード電極となる
コレクタ電極）及びエミッタ電極との接続のためのコン
タクト領域が得られるように配列された複数の半導体チ
ップと、前記サブアセンブリにおける電気的に絶縁され
た経路から突出し、導電性を有し、前記経路に挿入され
たときに、一方の端部が前記半導体チップの表面の一部
と電気的に接続するコンタクトピン装置と、前記エミッ
タ電極の内面の凹部に配置され、絶縁インサートによっ
て前記凹部から電気的に絶縁され、前記コンタクトピン
装置の他方の端部と接触して電気信号を分配する導電シ
ートと、を前記ハウジング内に含む。
【０００６】前記サブアセンブリが、前記コンタクトピ
ン装置の前記他方の端部と接触する面によって支持され
ていないときに、前記コンタクトピン装置が前記半導体
チップと非接触状態になるように、前記経路及びコンタ
クトピン装置が構成されていてもよい。
ン装置の前記他方の端部と接触する面によって支持され
ていないときに、前記コンタクトピン装置が前記半導体
チップと非接触状態になるように、前記経路及びコンタ
クトピン装置が構成されていてもよい。
【０００７】本発明は、パワーデバイス、パワーモジュ
ールとすることができ、特に、ＩＧＢＴが使用される場
合には、ＩＧＢＴモジュールとすることができる。
ールとすることができ、特に、ＩＧＢＴが使用される場
合には、ＩＧＢＴモジュールとすることができる。
【０００８】ハウジングは両面冷却型のものであっても
よい。
よい。
【０００９】前記エミッタ電極は平坦な外側面と反対側
の内側面とを有し、前記エミッタ電極の内側面には凹部
によって柱の輪郭が形成され、前記柱の壁面は前記エミ
ッタ電極の前記外側面とほぼ直角をなし、前記柱の上端
面は平坦であって前記外側面とほぼ平行であってもよ
い。
の内側面とを有し、前記エミッタ電極の内側面には凹部
によって柱の輪郭が形成され、前記柱の壁面は前記エミ
ッタ電極の前記外側面とほぼ直角をなし、前記柱の上端
面は平坦であって前記外側面とほぼ平行であってもよ
い。
【００１０】前記凹部は、全て同じ深さまで形成され、
エミッタ電極の前記内側面に同一レベルの底面が形成さ
れてもよい。
エミッタ電極の前記内側面に同一レベルの底面が形成さ
れてもよい。
【００１１】前記サブアセンブリは、絶縁性のプリフォ
ームであり、前記柱の上方から下降させて前記柱を収容
する開口が形成され、前記プリフォームは、最終的に組
み上がった状態で前記柱の上面より高くなる部分と、前
記柱の上端面と実質的に同じ高さであって浅く窪んだ中
央部分と、を有してもよい。
ームであり、前記柱の上方から下降させて前記柱を収容
する開口が形成され、前記プリフォームは、最終的に組
み上がった状態で前記柱の上面より高くなる部分と、前
記柱の上端面と実質的に同じ高さであって浅く窪んだ中
央部分と、を有してもよい。
【００１２】前記経路は、前記柱の壁面に平行でかつ接
近して延びて前記絶縁性のプリフォームに形成されてい
てもよい。
近して延びて前記絶縁性のプリフォームに形成されてい
てもよい。
【００１３】前記プリフォームにおける前記窪んだ中央
部分に、導電性の保持シムが設けられ、前記保持シム
は、前記経路の端部の開口の閉塞を避けて形成されても
よい。
部分に、導電性の保持シムが設けられ、前記保持シム
は、前記経路の端部の開口の閉塞を避けて形成されても
よい。
【００１４】一部に切り欠きが形成された窓を有する絶
縁フレームが設けられ、前記窓の開口は、前記柱の水平
方向の境界線に対応するとともに前記経路の垂直投影輪
郭を含む領域に拡がり、前記窓の開口内及び前記窓の切
り欠き内に、導電性の緩衝シムと前記半導体チップのう
ちの１つが直列に配置されて、各柱の上端面の上方の保
持シム上に載置され、前記半導体チップの表面の前記一
部は、それぞれの経路を占有する導電の前記コンタクト
ピン装置の端部に向けられてもよい。
縁フレームが設けられ、前記窓の開口は、前記柱の水平
方向の境界線に対応するとともに前記経路の垂直投影輪
郭を含む領域に拡がり、前記窓の開口内及び前記窓の切
り欠き内に、導電性の緩衝シムと前記半導体チップのう
ちの１つが直列に配置されて、各柱の上端面の上方の保
持シム上に載置され、前記半導体チップの表面の前記一
部は、それぞれの経路を占有する導電の前記コンタクト
ピン装置の端部に向けられてもよい。
【００１５】熱及び電気を伝える緩衝プレートが、全て
の前記半導体チップの上面に重ねられて接触してもよ
い。
の前記半導体チップの上面に重ねられて接触してもよ
い。
【００１６】カラークリップによって、前記保持シム、
緩衝シム、半導体チップ及び緩衝プレートが前記プリフ
ォームが組み付けられてもよい。
緩衝シム、半導体チップ及び緩衝プレートが前記プリフ
ォームが組み付けられてもよい。
【００１７】半導体チップは、例えばＩＧＢＴチップと
ダイオードチップのように異なる種類のものが混在して
もよく、コンタクトピン装置はそれらの中の必要なもの
にだけ設ければよい。
ダイオードチップのように異なる種類のものが混在して
もよく、コンタクトピン装置はそれらの中の必要なもの
にだけ設ければよい。
【００１８】前記エミッタ電極及びコレクタ電極（例え
ばアノード電極となるコレクタ電極）のそれぞれには金
属フランジが形成され、一方の前記金属フランジには絶
縁カラーが取り付けられ、前記絶縁カラーは、他方の前
記金属フランジに（例えば溶接によって）接合される別
のフランジを有し、組み上がった全ての構成部品が、前
記ハウジングを構成する密封カプセルに封入されてもよ
い。
ばアノード電極となるコレクタ電極）のそれぞれには金
属フランジが形成され、一方の前記金属フランジには絶
縁カラーが取り付けられ、前記絶縁カラーは、他方の前
記金属フランジに（例えば溶接によって）接合される別
のフランジを有し、組み上がった全ての構成部品が、前
記ハウジングを構成する密封カプセルに封入されてもよ
い。
【００１９】前記絶縁カラーの壁面に固定されて電気的
に前記導電シートに接続された引き込み導体の内端部
が、共通の電気信号ポイント又はゲートポイントとな
り、前記引き込み導体の外端部は信号電極又はゲート電
極用に使用されてもよい。
に前記導電シートに接続された引き込み導体の内端部
が、共通の電気信号ポイント又はゲートポイントとな
り、前記引き込み導体の外端部は信号電極又はゲート電
極用に使用されてもよい。
【００２０】全体的な構成について前記以外の変形ある
いは付加をおこなうことも可能である。
いは付加をおこなうことも可能である。
【００２１】前記エミッタ電極は、前記絶縁カラーを支
持する第１の部分と、柱を支持する第２の部分と、の２
つの部分を含んでもよい。
持する第１の部分と、柱を支持する第２の部分と、の２
つの部分を含んでもよい。
【００２２】この構成によれば、エミッタ電極の第２の
部分の材料は、柱同士を隔てている横方向の距離が半導
体チップの上部に重なる緩衝プレートのとほぼ同じ割合
で熱膨張により伸びるように選択することが可能であ
る。
部分の材料は、柱同士を隔てている横方向の距離が半導
体チップの上部に重なる緩衝プレートのとほぼ同じ割合
で熱膨張により伸びるように選択することが可能であ
る。
【００２３】前記コンタクトピン装置が、ばね手段を含
んで前記導電シート及び対応する前記半導体チップの両
方との弾性接触を行う第１の手段と、導電シートが弾性
手段を含んでおり、前記コンタクトピン装置を、対応す
る前記半導体チップに接触させる第２の手段と、のいず
れか一方を含んでもよい。
んで前記導電シート及び対応する前記半導体チップの両
方との弾性接触を行う第１の手段と、導電シートが弾性
手段を含んでおり、前記コンタクトピン装置を、対応す
る前記半導体チップに接触させる第２の手段と、のいず
れか一方を含んでもよい。
【００２４】前記導電シートが、構造中に又は構造に固
着して、各コンタクトピン装置に至るそれぞれの経路に
入る抵抗を有する第１の手段と、各コンタクトピン装置
の構造中に抵抗が組み込まれる第２の手段と、抵抗が、
各コンタクトピン装置と接触する前記半導体チップの構
造中に又は構造に固着して設けられる第３の手段と、の
うちいずれか一つを含んでもよい。
着して、各コンタクトピン装置に至るそれぞれの経路に
入る抵抗を有する第１の手段と、各コンタクトピン装置
の構造中に抵抗が組み込まれる第２の手段と、抵抗が、
各コンタクトピン装置と接触する前記半導体チップの構
造中に又は構造に固着して設けられる第３の手段と、の
うちいずれか一つを含んでもよい。
【００２５】本発明は、そのもう一つの態様として、予
め形成されたサブアセンブリに組み付けられ、ハウジン
グのコレクタ電極（例えばアノード電極となるコレクタ
電極）及びエミッタ電極との接続のためのコンタクト領
域が得られるように配列された複数の半導体チップと、
前記サブアセンブリにおける電気的に絶縁された経路か
ら突出し、導電性を有し、前記経路に挿入されたとき
に、一方の端部が前記半導体チップの表面の一部と電気
的に接続するコンタクトピン装置と、を前記ハウジング
内に有し、前記サブアセンブリが前記コンタクトピン装
置の他方の端部と影響し合う面上に支持されていないと
きに、前記コンタクトピン装置が前記半導体チップと非
接触状態になるように、前記経路及びコンタクトピン装
置が構成されている。
め形成されたサブアセンブリに組み付けられ、ハウジン
グのコレクタ電極（例えばアノード電極となるコレクタ
電極）及びエミッタ電極との接続のためのコンタクト領
域が得られるように配列された複数の半導体チップと、
前記サブアセンブリにおける電気的に絶縁された経路か
ら突出し、導電性を有し、前記経路に挿入されたとき
に、一方の端部が前記半導体チップの表面の一部と電気
的に接続するコンタクトピン装置と、を前記ハウジング
内に有し、前記サブアセンブリが前記コンタクトピン装
置の他方の端部と影響し合う面上に支持されていないと
きに、前記コンタクトピン装置が前記半導体チップと非
接触状態になるように、前記経路及びコンタクトピン装
置が構成されている。
【００２６】本発明は、パワーデバイス、パワーモジュ
ールとすることができ、特に、ＩＧＢＴが使用される場
合には、ＩＧＢＴモジュールとすることができる。
ールとすることができ、特に、ＩＧＢＴが使用される場
合には、ＩＧＢＴモジュールとすることができる。
【００２７】
【発明の実施の形態】以下、本発明をその実施形態によ
り添付図面を参照しつつ詳細に説明する。
り添付図面を参照しつつ詳細に説明する。
【００２８】図１及び図４乃至６には、エミッタ及びコ
レクタ（アノード及びカソード）の一方、例えばエミッ
タコンタクト及び冷却部材などとして使用することがで
きる銅などの導電材料で形成された円板状（形状はこれ
に限定されない）の主電極（エミッタ電極）１が示され
ている。主電極１には全体又は一部が平坦な面１ａと、
他の部材に対向する対向面２とが形成されている。対向
面２には、一定のレベルの底面３ａの深さまで切り込ま
れてスロット（凹部）３が形成され、１つ又は複数（例
えば７本）の直立状の柱４が形成されている。柱４は正
方形の水平横断面を有してもよい。図３に示すように、
その中の１つ又は複数（例えば５本）の柱４のそれぞれ
は、少なくとも一角から小さい正方形の部分（形状はこ
れに限定されない）が切除されて、例えばＬ字形の断面
が残るよう切欠部５が形成されている。切欠部５の正確
な形状は、後で組み立てられるチップのコンタクトの要
求によって決まり、それらの要求及び後で説明するこれ
と共に組み込まれる他の構成部品の形状に応じて種々変
わり得る。
レクタ（アノード及びカソード）の一方、例えばエミッ
タコンタクト及び冷却部材などとして使用することがで
きる銅などの導電材料で形成された円板状（形状はこれ
に限定されない）の主電極（エミッタ電極）１が示され
ている。主電極１には全体又は一部が平坦な面１ａと、
他の部材に対向する対向面２とが形成されている。対向
面２には、一定のレベルの底面３ａの深さまで切り込ま
れてスロット（凹部）３が形成され、１つ又は複数（例
えば７本）の直立状の柱４が形成されている。柱４は正
方形の水平横断面を有してもよい。図３に示すように、
その中の１つ又は複数（例えば５本）の柱４のそれぞれ
は、少なくとも一角から小さい正方形の部分（形状はこ
れに限定されない）が切除されて、例えばＬ字形の断面
が残るよう切欠部５が形成されている。切欠部５の正確
な形状は、後で組み立てられるチップのコンタクトの要
求によって決まり、それらの要求及び後で説明するこれ
と共に組み込まれる他の構成部品の形状に応じて種々変
わり得る。
【００２９】スロット３の底には、ゲート信号を分配す
るための手段として作用させるための薄銅板（導電シー
ト）７が配置され、主電極１に対して電気的に絶縁する
ために、好ましくは最小厚さの絶縁インサート６が設け
られている。
るための手段として作用させるための薄銅板（導電シー
ト）７が配置され、主電極１に対して電気的に絶縁する
ために、好ましくは最小厚さの絶縁インサート６が設け
られている。
【００３０】なお、絶縁インサート６及び薄銅板７は、
積層板として一体化するか、あるいは金属被覆された絶
縁体で置換しても同じ機能を得ることができる。
積層板として一体化するか、あるいは金属被覆された絶
縁体で置換しても同じ機能を得ることができる。
【００３１】絶縁性のプリフォーム（サブアセンブリ）
８は、直立状の柱４の上方及び周囲を取り囲むように取
り付けられ、嵌合してもよく、切欠部５によって形成さ
れた空間を埋める形状を有する。プリフォーム８は絶縁
インサート６の上方に載って、薄銅板７を正しい位置に
保持するよう作用する。絶縁プリフォーム８における切
欠部５の空間を占有する部分には、それぞれの柱４の高
さ方向と平行に延びる経路（ホール又は溝）８ａ（図
２、３参照）が形成されている。
８は、直立状の柱４の上方及び周囲を取り囲むように取
り付けられ、嵌合してもよく、切欠部５によって形成さ
れた空間を埋める形状を有する。プリフォーム８は絶縁
インサート６の上方に載って、薄銅板７を正しい位置に
保持するよう作用する。絶縁プリフォーム８における切
欠部５の空間を占有する部分には、それぞれの柱４の高
さ方向と平行に延びる経路（ホール又は溝）８ａ（図
２、３参照）が形成されている。
【００３２】各経路８ａには、それぞれスプリング式な
どの弾性力を与えられるコンタクトピン装置９が挿入さ
れ、コンタクトピン装置９のヘッド９ａは、経路８ａか
ら抜け落ちることがないよう十分な大きさの径を有する
（図７参照）。各コンタクトピン装置９は、ばね９ｄの
力に抗してスリーブ９ｃ中を摺動可能なコンタクトピン
９ｂ及びヘッドコンタクト９ｅを具備する。また、この
実施の形態においては、各コンタクトピン装置９は、半
導体チップへの信号電流の分配を均等化するのに役立つ
ように、抵抗器９ｆによって直列抵抗を与えるように設
計される。
どの弾性力を与えられるコンタクトピン装置９が挿入さ
れ、コンタクトピン装置９のヘッド９ａは、経路８ａか
ら抜け落ちることがないよう十分な大きさの径を有する
（図７参照）。各コンタクトピン装置９は、ばね９ｄの
力に抗してスリーブ９ｃ中を摺動可能なコンタクトピン
９ｂ及びヘッドコンタクト９ｅを具備する。また、この
実施の形態においては、各コンタクトピン装置９は、半
導体チップへの信号電流の分配を均等化するのに役立つ
ように、抵抗器９ｆによって直列抵抗を与えるように設
計される。
【００３３】プリフォーム８の外側部分の最上部は、柱
４の最上部より高い位置にある。プリフォーム８の中央
部８ｂは、柱４、スロット３及び切欠部５によって占め
られる領域を囲んでおり、柱４の上端面４ａと実質的に
同じ高さ、又はそれより高くならないように窪んでい
る。凹部となったプリフォーム８の中央部８ｂには、ニ
ッケルメッキ銅製などの導電性の保持シム１０が、柱４
の上面に平らに載置されるように独自の形で配置されて
いる。保持シム１０には、コンタクトピン装置９のヘッ
ド９ａを収容するために、切欠部５の位置に対応した開
口１０ａが設けられいる。窓（例えば一部に切り欠きが
形成された窓）１１ａを有する絶縁フレーム１１が、保
持シム１０の上に載置され、これを取り囲むプリフォー
ム８の外側部分に対応して位置している。各窓１１ａ
は、半導体チップの種類に応じて、モリブデンなどで形
成された緩衝シム１２又は１２ａが各柱４の上端面４ａ
の中心に置かれるように、柱４の正方形の水平方向の境
界線（端面）に対応して形成されている。各緩衝シム１
２は切欠部５が形成された柱４の横断面に対応する形状
を有し、組み立て時にはそれぞれの位置に応じた方向を
向けられる。一方、各緩衝シム１２ａは正方形である。
４の最上部より高い位置にある。プリフォーム８の中央
部８ｂは、柱４、スロット３及び切欠部５によって占め
られる領域を囲んでおり、柱４の上端面４ａと実質的に
同じ高さ、又はそれより高くならないように窪んでい
る。凹部となったプリフォーム８の中央部８ｂには、ニ
ッケルメッキ銅製などの導電性の保持シム１０が、柱４
の上面に平らに載置されるように独自の形で配置されて
いる。保持シム１０には、コンタクトピン装置９のヘッ
ド９ａを収容するために、切欠部５の位置に対応した開
口１０ａが設けられいる。窓（例えば一部に切り欠きが
形成された窓）１１ａを有する絶縁フレーム１１が、保
持シム１０の上に載置され、これを取り囲むプリフォー
ム８の外側部分に対応して位置している。各窓１１ａ
は、半導体チップの種類に応じて、モリブデンなどで形
成された緩衝シム１２又は１２ａが各柱４の上端面４ａ
の中心に置かれるように、柱４の正方形の水平方向の境
界線（端面）に対応して形成されている。各緩衝シム１
２は切欠部５が形成された柱４の横断面に対応する形状
を有し、組み立て時にはそれぞれの位置に応じた方向を
向けられる。一方、各緩衝シム１２ａは正方形である。
【００３４】半導体チップ１３又は１３ａは、モリブデ
ンなどで形成された緩衝シム１２又は１２ａよりわずか
に大きく、各窓１１ａの周りの切り欠き１１ｂの寸法に
よってその位置が設定される。少なくとも一つ又は複数
のＩＧＢＴチップ１３は、ゲート接続が必要で、エミッ
タ又はコレクタのうちの一方、例えばエミッタフェース
（エミッタ電極）を下向きにして柱４の上方に置かれ、
介在用の緩衝シム１２を用いて、ゲートコンタクト領域
（ゲート電極）がコンタクトピン装置９の真上に来るよ
うに配向される。一方、少なくとも一つ又は複数の半導
体チップ１３ａは、ダイオードチップであり、介在用の
緩衝シム１２ａを用いて切欠部５のない柱４上に一方の
電極、例えばアノード（アノード電極）を下にして載置
される。各緩衝シム１２、１２ａとその対応する半導体
チップ１３、１３ａの厚さの和は、全ての半導体チップ
１３、１３ａの上面が実質的に同一平面上にあり、かつ
絶縁フレーム１１の高さより上に来て、できるだけ等し
くなるように整えられる。
ンなどで形成された緩衝シム１２又は１２ａよりわずか
に大きく、各窓１１ａの周りの切り欠き１１ｂの寸法に
よってその位置が設定される。少なくとも一つ又は複数
のＩＧＢＴチップ１３は、ゲート接続が必要で、エミッ
タ又はコレクタのうちの一方、例えばエミッタフェース
（エミッタ電極）を下向きにして柱４の上方に置かれ、
介在用の緩衝シム１２を用いて、ゲートコンタクト領域
（ゲート電極）がコンタクトピン装置９の真上に来るよ
うに配向される。一方、少なくとも一つ又は複数の半導
体チップ１３ａは、ダイオードチップであり、介在用の
緩衝シム１２ａを用いて切欠部５のない柱４上に一方の
電極、例えばアノード（アノード電極）を下にして載置
される。各緩衝シム１２、１２ａとその対応する半導体
チップ１３、１３ａの厚さの和は、全ての半導体チップ
１３、１３ａの上面が実質的に同一平面上にあり、かつ
絶縁フレーム１１の高さより上に来て、できるだけ等し
くなるように整えられる。
【００３５】組み付け後の半導体チップ１３、１３ａ上
には、モリブデンなどで形成された緩衝プレート１４が
載置され、プリフォーム８の外側リム（外周端部）によ
って中心が取られると共に、プリフォーム８に固着可能
なカラークリップ１５によって正しい位置に保持され
る。
には、モリブデンなどで形成された緩衝プレート１４が
載置され、プリフォーム８の外側リム（外周端部）によ
って中心が取られると共に、プリフォーム８に固着可能
なカラークリップ１５によって正しい位置に保持され
る。
【００３６】封入は、最後の段階として、エミッタ及び
コレクタ（アノード及びカソード）の他方、例えばアノ
ードコンタクト及び冷却部材として作用する円板状など
の電極例えば銅電極（アノード電極）１６によって行わ
れ、銅電極１６にはフランジ１６ａが取り付けられてい
る。フランジ１６ａは、例えば管状をなす絶縁カラー例
えばセラミックカラー１７により支持されたフランジ１
７ａに溶接することができ、セラミックカラー１７の他
端部は、ダイヤフラム（フランジ）１７ｂによってエミ
ッタ電極（主電極）１の周壁に固着することができる。
セラミックハウジング（密封カプセル）の壁中に固定す
ることができるリード引き込みシール（導電シート）１
８は、内部で薄銅板７に接続され、外部はゲート電極と
して機能する。ゲート端子（ゲート電極）から各個のＩ
ＧＢＴチップへの電気経路には、コンタクトピン装置９
に組み込まれた抵抗器９ｆによってそれぞれ独自のバラ
スト抵抗器（安定化するための抵抗器）が設けられる。
組立工程で、それぞれの抵抗器を各ピン９ｂが接触する
薄銅板７の表面上の位置に取り付けたり、あるいはＩＧ
ＢＴチップ自体の構造中に組み込むことも可能である。
スロット３のベース３ａにおける薄銅板７とエミッタ電
極（主電極１）の材料との間、また柱４と各コンタクト
ピン９ｂとの間の距離が小さいことによって、ゲート電
極とエミッタ電極との間に印加される信号の経路のルー
プインダクタンスが確実に低く保たれ、その結果、電流
の分配は基本的にバラスト抵抗器によって決定されるこ
とになる。
コレクタ（アノード及びカソード）の他方、例えばアノ
ードコンタクト及び冷却部材として作用する円板状など
の電極例えば銅電極（アノード電極）１６によって行わ
れ、銅電極１６にはフランジ１６ａが取り付けられてい
る。フランジ１６ａは、例えば管状をなす絶縁カラー例
えばセラミックカラー１７により支持されたフランジ１
７ａに溶接することができ、セラミックカラー１７の他
端部は、ダイヤフラム（フランジ）１７ｂによってエミ
ッタ電極（主電極）１の周壁に固着することができる。
セラミックハウジング（密封カプセル）の壁中に固定す
ることができるリード引き込みシール（導電シート）１
８は、内部で薄銅板７に接続され、外部はゲート電極と
して機能する。ゲート端子（ゲート電極）から各個のＩ
ＧＢＴチップへの電気経路には、コンタクトピン装置９
に組み込まれた抵抗器９ｆによってそれぞれ独自のバラ
スト抵抗器（安定化するための抵抗器）が設けられる。
組立工程で、それぞれの抵抗器を各ピン９ｂが接触する
薄銅板７の表面上の位置に取り付けたり、あるいはＩＧ
ＢＴチップ自体の構造中に組み込むことも可能である。
スロット３のベース３ａにおける薄銅板７とエミッタ電
極（主電極１）の材料との間、また柱４と各コンタクト
ピン９ｂとの間の距離が小さいことによって、ゲート電
極とエミッタ電極との間に印加される信号の経路のルー
プインダクタンスが確実に低く保たれ、その結果、電流
の分配は基本的にバラスト抵抗器によって決定されるこ
とになる。
【００３７】本実施の形態における前記の構成の主要な
長所は、組み立てを容易にするために、コンタクトピン
装置９がＩＧＢＴチップを上向きに押し上げてチップを
平らに載置する妨げにならないようにコンタクトピン装
置９の下端部が無支持の状態のまま、プリフォーム８及
びその上に載置される種々の構成部品を独立にサブアセ
ンブリとしてあらかじめ組み立てることができることで
ある。カラークリップ１５を正しい位置に固定した後、
各構成部品を組み付けたプリフォーム８を柱４の上方か
ら容易に下降させて、絶縁インサート８上にもたせるこ
とができる。また、スプリング式のコンタクトピン装置
９の下端部（コンタクトピン９ｂ）を、薄銅板７に接触
させ、他端部（ヘッドコンタクト９ｅ）をＩＧＢＴチッ
プ１３に接触させることができる。
長所は、組み立てを容易にするために、コンタクトピン
装置９がＩＧＢＴチップを上向きに押し上げてチップを
平らに載置する妨げにならないようにコンタクトピン装
置９の下端部が無支持の状態のまま、プリフォーム８及
びその上に載置される種々の構成部品を独立にサブアセ
ンブリとしてあらかじめ組み立てることができることで
ある。カラークリップ１５を正しい位置に固定した後、
各構成部品を組み付けたプリフォーム８を柱４の上方か
ら容易に下降させて、絶縁インサート８上にもたせるこ
とができる。また、スプリング式のコンタクトピン装置
９の下端部（コンタクトピン９ｂ）を、薄銅板７に接触
させ、他端部（ヘッドコンタクト９ｅ）をＩＧＢＴチッ
プ１３に接触させることができる。
【００３８】本実施の形態における前記の構成のもう一
つの長所は、各コンタクトピン９ｂの下端部への接続は
共通接続ではなく別々に接続できるが、組み付け部品か
らなるあらかじめ形成されたサブアセンブリをエミッタ
電極、アノード電極及びゲート電極によって得られる標
準的な接続をエミュレートする（模倣する）特殊なジグ
に挿入することも可能であることである。このようにす
ることによって、各チップをゲート応答について個別に
試験し、欠陥のあるチップを検出して、交換することが
可能になる。
つの長所は、各コンタクトピン９ｂの下端部への接続は
共通接続ではなく別々に接続できるが、組み付け部品か
らなるあらかじめ形成されたサブアセンブリをエミッタ
電極、アノード電極及びゲート電極によって得られる標
準的な接続をエミュレートする（模倣する）特殊なジグ
に挿入することも可能であることである。このようにす
ることによって、各チップをゲート応答について個別に
試験し、欠陥のあるチップを検出して、交換することが
可能になる。
【００３９】前記の実施の形態は、薄銅板７の弾性によ
ってチップと接触させるようにした非圧縮型のコンタク
トピン装置９を使うように変形することができ、これに
は、例えば適切な位置にスプリングコンタクトを形成す
るベリリウム銅あるいは燐青銅材料を用いるか、あるい
は経路８ａに摩擦嵌めされるばね付きピンよりなるコン
タクトピン装置で、構成部品の組み立てによって圧縮さ
れたばね付きピン中に生じる推力より、臨界（最大）摩
擦力が小さいものをもちいることができる。こうするこ
とで、ピンが非接触位置で固着しないようになる。
ってチップと接触させるようにした非圧縮型のコンタク
トピン装置９を使うように変形することができ、これに
は、例えば適切な位置にスプリングコンタクトを形成す
るベリリウム銅あるいは燐青銅材料を用いるか、あるい
は経路８ａに摩擦嵌めされるばね付きピンよりなるコン
タクトピン装置で、構成部品の組み立てによって圧縮さ
れたばね付きピン中に生じる推力より、臨界（最大）摩
擦力が小さいものをもちいることができる。こうするこ
とで、ピンが非接触位置で固着しないようになる。
【００４０】図８は、プリフォーム８（図１乃至６）と
カラークリップ１５（図１、４、５）の機能を一つにま
とめた変形例のプリフォーム２８と共に緩衝プレート１
４を示し、図示の矢印はこれらの２つの部分の最終段階
の組み立て方を示している。この変形例のプリフォーム
２８は、所定の位置に押し込まれた時緩衝プレート１４
を把持する保持弾性保持タブ２８ｃを具備しており、こ
れによってカラークリップは不要になる。保持タブの変
形例の形状が部材２３ｄとして図示されている（図９参
照）。この場合、保持タブの内側面には、緩衝プレート
１４の外周面に形成された１つ又は複数の溝（図示省
略）と係合して保持をより確実にすることが可能な凸部
が設けられている。
カラークリップ１５（図１、４、５）の機能を一つにま
とめた変形例のプリフォーム２８と共に緩衝プレート１
４を示し、図示の矢印はこれらの２つの部分の最終段階
の組み立て方を示している。この変形例のプリフォーム
２８は、所定の位置に押し込まれた時緩衝プレート１４
を把持する保持弾性保持タブ２８ｃを具備しており、こ
れによってカラークリップは不要になる。保持タブの変
形例の形状が部材２３ｄとして図示されている（図９参
照）。この場合、保持タブの内側面には、緩衝プレート
１４の外周面に形成された１つ又は複数の溝（図示省
略）と係合して保持をより確実にすることが可能な凸部
が設けられている。
【００４１】本発明では、「アノード電極」が構成要件
となっているが、「アノード電極」を「コレクタ電極」
に置き換えれば、コレクタ電極がアノード電極である場
合のみならず、コレクタ電極がカソード電極である場合
も含むことになる。
となっているが、「アノード電極」を「コレクタ電極」
に置き換えれば、コレクタ電極がアノード電極である場
合のみならず、コレクタ電極がカソード電極である場合
も含むことになる。
【図１】５つのＩＧＢＴ半導体チップの他２つのダイオ
ードチップを封入する本発明の一実施形態の半導体装置
アセンブリにおける一連の構成部品を示す分解図であ
る。
ードチップを封入する本発明の一実施形態の半導体装置
アセンブリにおける一連の構成部品を示す分解図であ
る。
【図２】前記アセンブリの絶縁プリフォームの斜視図で
ある。
ある。
【図３】前記アセンブリの構成部品の一部を示す平面図
である。
である。
【図４】図３の線Ｘ−Ｘ′で切断した前記アセンブリの
断面図である。
断面図である。
【図５】図３の線Ｙ−Ｙ′で切断した前記アセンブリの
断面図である。
断面図である。
【図６】図３の線Ａ−Ａ′で切断した前記アセンブリの
断面図である。
断面図である。
【図７】前記アセンブリの１本のコンタクトピン装置の
構造を示す図である。
構造を示す図である。
【図８】絶縁プリフォームのもう一つの実施形態を示す
図である。
図である。
【図９】図８のプリフォームにおける一部の代替構造を
示す図である。
示す図である。
１ エミッタ電極 ４ 柱 ６ 絶縁インサート ７ 導電シート ８ サブアセンブリ ８ａ 経路 ９ コンタクトピン装置 １０ 保持シム １１ 絶縁フレーム １２，１２ａ 緩衝シム １３、１３ａ 半導体チップ １４ 緩衝プレート １５ カラークリップ １６ アノード電極 １７ 絶縁カラー １８ 導電シート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン ロバート ビレツト イギリス国，ウイルトシヤー エスエヌ14 ０エフビー，チツペンハム，セペン パ ーク サウス，エプソン クロース ２ (72)発明者 マイケル ジヨン エバンス イギリス国，ウイルトシヤー エスエヌ15 １エルエス，チツペンハム，スプリング フイールド ビルデイングス ２
Claims (16)
- 【請求項１】 予め形成されたサブアセンブリに組み付
けられ、ハウジングのアノード電極及びエミッタ電極と
の接続のためのコンタクト領域が得られるように配列さ
れた複数の半導体チップと、 前記サブアセンブリにおける電気的に絶縁された経路か
ら突出し、導電性を有し、前記経路に挿入されたとき
に、一方の端部が前記半導体チップの表面の一部と電気
的に接続するコンタクトピン装置と、 前記エミッタ電極の内面の凹部に配置され、絶縁インサ
ートによって前記凹部から電気的に絶縁され、前記コン
タクトピン装置の他方の端部と接触して電気信号を分配
する導電シートと、 を前記ハウジング内に含む半導体装置。 - 【請求項２】 前記サブアセンブリが、前記コンタクト
ピン装置の前記他方の端部と接触する面によって支持さ
れていないときに、前記コンタクトピン装置が前記半導
体チップと非接触状態になるように、前記経路及びコン
タクトピン装置が構成されている請求項１記載の半導体
装置。 - 【請求項３】 前記エミッタ電極は平坦な外側面と反対
側の内側面とを有し、前記エミッタ電極の内側面には凹
部によって柱の輪郭が形成され、前記柱の壁面は前記エ
ミッタ電極の前記外側面とほぼ直角をなし、前記柱の上
端面は平坦であって前記外側面とほぼ平行である請求項
１又は２に記載の半導体装置。 - 【請求項４】 前記エミッタ電極の前記内側面に形成さ
れた前記凹部は、複数でそれぞれが同じ深さまで形成さ
れ、エミッタ電極の前記内側面に同一レベルの底面が形
成される請求項３記載の半導体装置。 - 【請求項５】 前記サブアセンブリは、絶縁性のプリフ
ォームであり、前記柱の上方から下降させて前記柱を収
容する開口が形成され、 前記プリフォームは、最終的に組み上がった状態で前記
柱の上面より高くなる部分と、前記柱の上端面と実質的
に同じ高さであって浅く窪んだ中央部分と、を有する請
求項３又は４に記載の半導体装置。 - 【請求項６】 前記経路は、前記柱の壁面に平行でかつ
接近して延びて前記絶縁性のプリフォームに形成されて
いる請求項５記載の半導体装置。 - 【請求項７】 前記プリフォームにおける前記窪んだ中
央部分に、導電性の保持シムが設けられ、前記保持シム
は、前記経路の端部の開口の閉塞を避けて形成される請
求項５又は６に記載の半導体装置。 - 【請求項８】 一部に切り欠きが形成された窓を有する
絶縁フレームが設けられ、前記窓の開口は、前記柱の水
平方向の境界線に対応するとともに前記経路の垂直投影
輪郭を含む領域に拡がり、 前記窓の開口内及び前記窓の切り欠き内に、導電性の緩
衝シムと前記半導体チップのうちの１つが直列に配置さ
れて、各柱の上端面の上方の保持シム上に載置され、 前記半導体チップの表面の前記一部は、それぞれの経路
を占有する導電の前記コンタクトピン装置の端部に向け
られる請求項７記載の半導体装置。 - 【請求項９】 熱及び電気を伝える緩衝プレートが、全
ての前記半導体チップの上面に重ねられて接触する請求
項１乃至８のいずれかに記載の半導体装置。 - 【請求項１０】 カラークリップによって、前記保持シ
ム、緩衝シム、半導体チップ及び緩衝プレートが前記プ
リフォームが組み付けられた請求項９に記載の半導体装
置。 - 【請求項１１】 前記エミッタ電極及びアノード電極の
それぞれには金属フランジが形成され、 一方の前記金属フランジには絶縁カラーが取り付けら
れ、前記絶縁カラーは、他方の前記金属フランジに接合
される別のフランジを有し、 組み上がった全ての構成部品が、前記ハウジングを構成
する密封カプセルに封入された請求項１乃至１０のいず
れかに記載の半導体装置。 - 【請求項１２】 前記絶縁カラーの壁面に固定されて電
気的に前記導電シートに接続された引き込み導体の内端
部が、共通の電気信号ポイント又はゲートポイントとな
り、前記引き込み導体の外端部は信号電極又はゲート電
極用に使用される請求項１１記載の半導体装置。 - 【請求項１３】 前記エミッタ電極は、前記絶縁カラー
を支持する第１の部分と、柱を支持する第２の部分と、
の２つの部分を含む請求項１１又は１２に記載の半導体
装置。 - 【請求項１４】 前記コンタクトピン装置が、ばね手段
を含んで前記導電シート及び対応する前記半導体チップ
の両方との弾性接触を行う第１の手段と、 導電シートが弾性手段を含んでおり、前記コンタクトピ
ン装置を、対応する前記半導体チップに接触させる第２
の手段と、 のいずれか一方を含む請求項１乃至１３のいずれかに記
載の半導体装置。 - 【請求項１５】 前記導電シートが、構造中に又は構造
に固着して、各コンタクトピン装置に至るそれぞれの経
路に入る抵抗を有する第１の手段と、 各コンタクトピン装置の構造中に抵抗が組み込まれる第
２の手段と、 抵抗が、各コンタクトピン装置と接触する前記半導体チ
ップの構造中に又は構造に固着して設けられる第３の手
段と、 のうちいずれか一つを含む請求項１乃至１４のいずれか
に記載の半導体装置。 - 【請求項１６】 予め形成されたサブアセンブリに組み
付けられ、ハウジングのアノード電極及びエミッタ電極
との接続のためのコンタクト領域が得られるように配列
された複数の半導体チップと、 前記サブアセンブリにおける電気的に絶縁された経路か
ら突出し、導電性を有し、前記経路に挿入されたとき
に、一方の端部が前記半導体チップの表面の一部と電気
的に接続するコンタクトピン装置と、 を前記ハウジング内に有し、 前記サブアセンブリが前記コンタクトピン装置の他方の
端部と影響し合う面上に支持されていないときに、前記
コンタクトピン装置が前記半導体チップと非接触状態に
なるように、前記経路及びコンタクトピン装置が構成さ
れている半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9725960.0 | 1997-12-08 | ||
| GBGB9725960.0A GB9725960D0 (en) | 1997-12-08 | 1997-12-08 | Encapsulating semiconductor chips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238826A true JPH11238826A (ja) | 1999-08-31 |
| JP4384279B2 JP4384279B2 (ja) | 2009-12-16 |
Family
ID=10823296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34405998A Expired - Lifetime JP4384279B2 (ja) | 1997-12-08 | 1998-12-03 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6303974B1 (ja) |
| EP (1) | EP0923127A3 (ja) |
| JP (1) | JP4384279B2 (ja) |
| GB (2) | GB9725960D0 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330283A (ja) * | 1998-05-15 | 1999-11-30 | Toshiba Corp | 半導体モジュール及び大型半導体モジュール |
| JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
| WO2001024252A1 (en) * | 1999-09-28 | 2001-04-05 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method of manufacture thereof |
| JP3676240B2 (ja) * | 2000-02-07 | 2005-07-27 | 株式会社東芝 | 圧接型半導体装置 |
| US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
| EP2244289B1 (en) * | 2000-04-19 | 2014-03-26 | Denso Corporation | Coolant cooled type semiconductor device |
| DE10022341B4 (de) * | 2000-05-08 | 2005-03-31 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Elektronisches Leistungsmodul |
| EP1168446A3 (en) | 2000-06-23 | 2008-01-23 | Westcode Semiconductors Limited | Housing semiconductor chips |
| JP3954314B2 (ja) * | 2001-01-23 | 2007-08-08 | 株式会社東芝 | 圧接型半導体装置 |
| US6784540B2 (en) | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
| EP1318545A1 (de) * | 2001-12-06 | 2003-06-11 | Abb Research Ltd. | Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul |
| EP1318547B1 (de) | 2001-12-06 | 2013-04-17 | ABB Research Ltd. | Leistungshalbleiter-Modul |
| JP4022066B2 (ja) * | 2001-12-28 | 2007-12-12 | 株式会社エンプラス | 部材取付構造 |
| JP4127763B2 (ja) | 2002-01-22 | 2008-07-30 | 株式会社東芝 | 半導体装置 |
| US7579697B2 (en) | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
| US7397137B2 (en) * | 2002-07-15 | 2008-07-08 | International Rectifier Corporation | Direct FET device for high frequency application |
| US6678163B1 (en) | 2002-12-19 | 2004-01-13 | Westcode Semiconductors Limited | Housing for semiconductor chips |
| US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
| US7524701B2 (en) * | 2005-04-20 | 2009-04-28 | International Rectifier Corporation | Chip-scale package |
| US7230333B2 (en) * | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
| US8466546B2 (en) | 2005-04-22 | 2013-06-18 | International Rectifier Corporation | Chip-scale package |
| JP4242401B2 (ja) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | 半導体装置 |
| US7961470B2 (en) * | 2006-07-19 | 2011-06-14 | Infineon Technologies Ag | Power amplifier |
| JP4795883B2 (ja) * | 2006-07-21 | 2011-10-19 | 株式会社日立ハイテクノロジーズ | パターン検査・計測装置 |
| WO2013057172A1 (en) | 2011-10-21 | 2013-04-25 | Abb Technology Ag | Power semiconducter module and power semiconductor module assembly with multiple power semiconducter modules |
| CN103390642B (zh) | 2013-08-01 | 2016-06-22 | 株洲南车时代电气股份有限公司 | 一种igbt器件及整晶圆igbt芯片的封装方法 |
| US9177943B2 (en) | 2013-10-15 | 2015-11-03 | Ixys Corporation | Power device cassette with auxiliary emitter contact |
| US9099316B2 (en) | 2013-10-15 | 2015-08-04 | Ixys Corporation | Sintered backside shim in a press pack cassette |
| CN104362141B (zh) * | 2014-11-26 | 2017-06-23 | 国家电网公司 | 一种大功率压接型igbt模块 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4667219A (en) * | 1984-04-27 | 1987-05-19 | Trilogy Computer Development Partners, Ltd. | Semiconductor chip interface |
| JP3258200B2 (ja) * | 1995-05-31 | 2002-02-18 | 株式会社東芝 | 圧接型半導体装置 |
| DE59107655D1 (de) * | 1991-02-22 | 1996-05-09 | Asea Brown Boveri | Abschaltbares Hochleistungs-Halbleiterbauelement |
| US5297001A (en) * | 1992-10-08 | 1994-03-22 | Sundstrand Corporation | High power semiconductor assembly |
| JP3471880B2 (ja) * | 1994-02-23 | 2003-12-02 | 三菱電機株式会社 | 圧接型半導体装置 |
| JP3256636B2 (ja) * | 1994-09-15 | 2002-02-12 | 株式会社東芝 | 圧接型半導体装置 |
| JP3588503B2 (ja) * | 1995-06-20 | 2004-11-10 | 株式会社東芝 | 圧接型半導体装置 |
| DE19530264A1 (de) * | 1995-08-17 | 1997-02-20 | Abb Management Ag | Leistungshalbleitermodul |
| JPH09135023A (ja) * | 1995-11-08 | 1997-05-20 | Toshiba Corp | 圧接型半導体装置 |
| EP1014451A4 (en) * | 1997-03-26 | 2000-11-15 | Hitachi Ltd | FLAT SEMICONDUCTOR DEVICE AND CURRENT CONVERTER USING THE SAME |
-
1997
- 1997-12-08 GB GBGB9725960.0A patent/GB9725960D0/en not_active Ceased
-
1998
- 1998-11-27 EP EP98309738A patent/EP0923127A3/en not_active Withdrawn
- 1998-11-27 GB GB9826138A patent/GB2332092B/en not_active Expired - Lifetime
- 1998-12-03 JP JP34405998A patent/JP4384279B2/ja not_active Expired - Lifetime
- 1998-12-07 US US09/206,673 patent/US6303974B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2332092A (en) | 1999-06-09 |
| GB9826138D0 (en) | 1999-01-20 |
| JP4384279B2 (ja) | 2009-12-16 |
| GB9725960D0 (en) | 1998-02-04 |
| EP0923127A2 (en) | 1999-06-16 |
| EP0923127A3 (en) | 1999-10-06 |
| US6303974B1 (en) | 2001-10-16 |
| GB2332092B (en) | 2002-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11238826A (ja) | 半導体装置 | |
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| JP2801534B2 (ja) | パワー半導体モジュールおよびそれに使用する絶縁金属基板 | |
| CN105122446B (zh) | 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块 | |
| US20040095782A1 (en) | Light emitting device | |
| JPH09107068A (ja) | パワー半導体モジュール及びその製造方法 | |
| JPH05121605A (ja) | 回路配置 | |
| JPS60163447A (ja) | 半導体素子 | |
| US6285076B1 (en) | Press-connection semiconductor device and press-connection semiconductor assembly | |
| US6452261B1 (en) | Flat semiconductor device and power converter employing the same | |
| KR20060091239A (ko) | Ｌｅｄ 위치 템플레이트를 갖는 ｌｅｄ 조립체와 ｌｅｄ위치 템플레이트를 이용한 ｌｅｄ 조립체 제조방법 | |
| JP3954314B2 (ja) | 圧接型半導体装置 | |
| KR20220036891A (ko) | 반도체 패키지, 반도체 모듈, 및 반도체 패키지 및 반도체 모듈 제조 방법 | |
| US5043795A (en) | Semiconductor device | |
| TWI235531B (en) | EMI-shielded interposer assembly | |
| JPH04233254A (ja) | 浮動ソースを有する気密シールドダイパッケージ | |
| US3450962A (en) | Pressure electrical contact assembly for a semiconductor device | |
| US3293510A (en) | Semiconductor controlled rectifier with spring biased electrode contacts | |
| US8215008B2 (en) | Method for producing a housing part for a semiconductor module | |
| JPH05211259A (ja) | 半導体装置 | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| US20020145188A1 (en) | Flat semiconductor device and power converter employing the same | |
| JP3162632B2 (ja) | 複数個の半導体素子を内蔵した圧接型電力用半導体装置 | |
| JPH1050897A (ja) | 半導体装置 | |
| JPH0922981A (ja) | 電子パワー・モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |