JPH04352457A - 圧接型半導体装置及びその製造方法 - Google Patents

圧接型半導体装置及びその製造方法

Info

Publication number
JPH04352457A
JPH04352457A JP3127370A JP12737091A JPH04352457A JP H04352457 A JPH04352457 A JP H04352457A JP 3127370 A JP3127370 A JP 3127370A JP 12737091 A JP12737091 A JP 12737091A JP H04352457 A JPH04352457 A JP H04352457A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
buffer plate
strain buffer
casing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3127370A
Other languages
English (en)
Inventor
Kazuhiko Niwayama
和彦 庭山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3127370A priority Critical patent/JPH04352457A/ja
Priority to US07/888,656 priority patent/US5278434A/en
Priority to EP19920304844 priority patent/EP0516416B1/en
Priority to DE69209369T priority patent/DE69209369T2/de
Publication of JPH04352457A publication Critical patent/JPH04352457A/ja
Priority to US08/125,836 priority patent/US5346859A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、全圧接型の半導体装
置およびその製造方法に関するもので、特に、全圧接型
の半導体装置における圧接構造の改良に関する。
【０００２】
【従来の技術】いわゆるフラットパックタイプの電力用
半導体装置は、半導体基体を外部電極により上下両側か
ら挟み込んだ構造を有している。そしてこのような半導
体装置では半導体基体に大電流を流すためにその発熱量
も多い。したがって、外部電極を半導体基体に直接に接
触させると、両者間の熱膨張係数の相違により両者間で
熱応力が発生し、半導体基体が破損してしまう場合があ
る。
【０００３】そこで通常は、外部電極と半導体基体との
間に歪緩衝板を介在させてその歪緩衝板により上記熱応
力を吸収するようようにしている。また、歪緩衝板と半
導体基体とをハンダ等で固着すると熱応力が大きくなる
ため、幾何学的接触のみによってこれらの電気的接続を
保つ全圧接型半導体装置が利用されている。
【０００４】図４は特開昭６２−１０９２７号公報に開
示された従来の全圧接型半導体装置（ダイオードモジュ
ール）を示す分解断面図である。同図に示すように、こ
のダイオードモジュール１は、半導体基体２、第１およ
び第２の歪緩衝板５，６、外部アノード電極１０Ａおよ
び外部カソード電極１０Ｋ等を有している。そして、こ
のダイオードモジュール１は、半導体基体２を第１およ
び第２の歪緩衝板５，６を介して外部カソード電極１０
Ｋおよび外部アノード電極１０Ａにより加圧挟持する構
造を有している。
【０００５】まず、半導体基体２は少なくとも１つのｐ
ｎ接合が形成された円盤状のシリコン基板等の半導体基
板により構成されている。半導体基体２の上面には金属
が蒸着されたカソード電極（図示省略）が形成されると
ともに、下面には金属が蒸着されたアノード電極（図示
省略）が形成される。また、半導体基体２の外周端縁に
は半導体基体２の同心円状に表面保護材４が塗布される
。
【０００６】一方、それぞれ導電性の外部アノード電極
１０Ａおよび外部カソード電極１０Ｋは、基部１１Ａ，
１１Ｋと、各基部１１Ａ，１１Ｋにそれぞれ一体的に形
成された凸部１２Ａ，１２Ｋとをそれぞれ有している。 さらに、各基部１１Ａ，１１Ｋの外周にはそれぞれフラ
ンジ１３Ａ，１３Ｋが固定される。
【０００７】そして、外部アノード電極１０Ａの凸部１
１Ａの上に導電性の第２の歪緩衝板６を介して半導体基
体２が配置される。また、凸部１１Ａの外周には位置決
めリング８が嵌め込まれるとともに、その位置決めリン
グ８の外周が上記表面保護材４の内周に嵌め込まれる。 これにより、外部アノード電極１０Ａに対し、半導体基
体２の径方向（横方向）の位置決めが図られる。
【０００８】また、ケーシング７はセラミックからなり
、筒状に形成される。このケーシング７の上端面にはフ
ランジ７ａが固定されるとともに、下端面にはフランジ
７ｂが固定される。そして、ケーシング７内に上記半導
体基体２等が収容されるようにして、フランジ７ｂが外
部アノード電極１０Ａのフランジ１３Ａにろう付けによ
り固定される。
【０００９】さらに、ケーシング７の内部において、半
導体基体２の上面には導電性の第１の歪緩衝板５が重ね
合わされるとともに、その第１の歪緩衝板５に外部カソ
ード電極１０Ｋの凸部１２Ｋが重ね合わされる。そして
その状態で、外部カソード電極１０Ｋのフランジ１３Ｋ
がケーシング７のフランジ７ａにろう付けにより固定さ
れる。
【００１０】このような構成のダイオードモジュール１
を所定の機器内で使用するときには、ダイオードモジュ
ール１を上記所定の機器のアノード部材１５Ａとカソー
ド部材１５Ｋとの間に挿入する。これらのアノード部材
１５Ａとカソード部材１５Ｋとは図示しない外部スプリ
ングによってそれぞれ（−Ｚ）方向と（＋Ｚ）方向とに
付勢されており、カソード部材１５Ｋの下面が外部カソ
ード電極１０Ｋの上面に加圧接触するとともに、アノー
ド部材１５Ａの上面が外部アノード電極１０Ａの下面に
加圧接触した状態となる。また、これらの加圧力によっ
て、第１の歪緩衝板５を介した外部カソード電極１０Ｋ
と半導体基体２との電気的接触や、第２の歪緩衝板６を
介した外部アノード電極１０Ａと半導体基体２との電気
的接触が維持される。この状態で両部材１５Ａ，１５Ｋ
との間に電圧を印加すると、電流が、アノード部材１５
Ａから、外部アノード電極１０Ａ、第２の歪緩衝板６、
半導体基体２、第１の歪緩衝板５および外部カソード電
極１０Ｋを通って、カソード部材１５Ｋに流れる。
【００１１】このとき、半導体基体２等から発生する熱
は、両歪緩衝板５，６および外部電極１０Ｋ，１０Ａを
通って、両部材１５Ｋ，１５Ａ側に放出される。
【００１２】また、外部電極１０Ａ，１０Ｋと半導体基
体２との間で生じる熱応力は、歪緩衝板５，６により吸
収される。
【００１３】
【発明が解決しようとする課題】ところで、全圧接型半
導体装置において解決しなければならない問題のひとつ
として半導体基体の位置固定の問題がある。すなわち、
全圧接型半導体装置では半導体基体がケーシングに対し
て固定されていないため、半導体基体に位置ずれが生じ
易く、そのようなずれをするための対策が必要になる。
【００１４】既述したように図４の従来の全圧接型半導
体装置１では、位置決めリング８と表面保護材４との嵌
合によって半導体基体２の横方向の位置決めを図ろうと
している。ところが、この装置１では半導体基体２の縦
方向の位置決め対策はなされていない。すなわち、半導
体基体２の挟持力は外部電極１０Ａ，１０Ｋから伝達さ
れるが、これらの外部電極１０Ａ，１０Ｋはフランジ１
３Ａ，１３Ｋを介してケーシング７に固定されているの
みであって、その固定力は比較的弱い。
【００１５】このため、半導体装置１の輸送中の振動に
より、外部電極１０Ｋ，１０Ａがケーシング７から浮き
上がることがある。外部電極１０Ｋ，１０Ａが浮き上が
ると、外部電極１０Ｋ，１０Ａの半導体基体２への挟持
力が低下し、ひいては外部電極１０Ｋ，１０Ａ、歪緩衝
板５，６および半導体基体２の間に隙間が形成される。 この状態でさらに振動が加え続けられると、半導体基体
２および歪緩衝板５，６が外部電極１０Ｋ，１０Ａの間
でそれぞれ独立して振動し、半導体基体２が歪緩衝板５
，６に繰り返し衝突して半導体基体２が破損してしまう
。
【００１６】また、半導体基体２の上方に隙間が形成さ
れた状態で、上記輸送中の振動により半導体基体２が上
方に押し上げられると、半導体基体２の外周端縁に塗布
された表面保護材４が位置決めリング８の上端から抜け
出して、半導体基体２が横方向においても位置ずれして
装置特性が劣化してしまう。
【００１７】そしてこのような問題は図４の半導体装置
のみならず、半導体基体とその上下に配設されている部
材とが相互に固定されていない全圧接型半導体装置に共
通の問題となっている。
【００１８】この発明の第１の目的は、上記従来技術の
問題を解消し、半導体基体の縦方向と横方向の双方の位
置固定を図ることができ、例えば振動等により外部電極
がケーシングから浮き上がったとしも、半導体基体の破
損を防止できる全圧接型半導体装置を提供することであ
る。
【００１９】この発明の第２の目的は、上記第１の目的
を達成する半導体装置の製造方法を提供することである
。
【００２０】
【課題を解決するための手段】この発明の第１の構成の
全圧接型半導体装置は、（ａ）　半導体基板の第１の主
面の中央領域に第１の電極が設けられるとともに、前記
半導体基板の第２の主面に第２の電極が設けられた半導
体基体と、（ｂ）　第１および第２の開口を有する筒状
の内部空間を規定するとともに、前記第１と第２の主面
が前記第１と第２の開口にそれぞれ対向する方位関係で
前記半導体基体が前記内部空間に収容される絶縁性ケー
シングと、（ｃ）　前記ケーシングの前記内部空間に収
容され、一面側が前記半導体基体の前記第１の主面の前
記中央領域に重ね合わされた導電性の第１の歪緩衝板と
、（ｄ）　基部と、その基部に一体的に形成された凸部
と、前記基部のうち前記凸部を取囲む領域に形成された
リング状凹部と、前記凸部の先端面によって規定される
接触面とを有し、前記凸部が前記第１の開口側から前記
ケーシングの前記内部空間に収容されるとともに、前記
接触面が前記第１の歪緩衝板の他面側に重ね合わされた
状態で、前記基部が前記ケーシングの前記第１の開口側
に固定された導電性の第１の外部電極と、（ｅ）　前記
ケーシングの前記内部空間に収容され、一面側が前記第
２の主面に重ね合わされた導電性の第２の歪緩衝板と、
（ｆ）前記ケーシングの前記内部空間に収容されるとと
もに、前記第２の歪緩衝板の他面側に重ね合わされた状
態で前記ケーシングに固定された導電性の第２の外部電
極と、（ｇ）　前記第１の外部電極の前記リング状凹部
に収容されたリング体と、（ｈ）　前記凹部の底面と前
記リング体との間に介在された弾性機構とを備える。
【００２１】そして、前記弾性機構により前記リング体
を前記半導体基体の前記第１の主面における外周領域に
押圧付勢している。
【００２２】また、この発明の第２の構成の全圧接型半
導体装置では、上記第１の構成における前記弾性機構が
前記第２の歪緩衝板と同心に配置されたリング状弾性部
材を含むとともに、前記第２の歪緩衝板の直径が前記リ
ング状弾性部材の力学的有効直径以上とされている。
【００２３】また、この発明の半導体装置の製造方法で
は、準備段階として、（ａ）　半導体基板の第１の主面
の中央領域に第１の電極が設けられるとともに、前記半
導体基板の第２の主面に第２の電極が設けられた半導体
基体を準備する工程と、（ｂ）　基部と、その基部に一
体的に形成された凸部と、前記基部のうち前記凸部を取
り囲む領域に形成されたリング状凹部と、前記凸部の先
端面によって規定される第１の接触面とを有する第１の
外部電極を準備する工程と、（ｃ）　導電性の第２の外
部電極を準備する工程と、（ｄ）　第１および第２の開
口を有する筒状の内部空間を規定する絶縁性ケーシング
を準備する工程とを備える。
【００２４】そして、組立工程として、前記方法はさら
に、（ｅ）　前記基部と前記凸部とがそれぞれ前記第１
と第２の開口に対向するような方位関係で前記第１の外
部電極を前記ケーシングの前記内部空間に収容し、前記
基部を前記ケーシングの前記第１の開口側に固定する工
程と、（ｆ）　弾性機構を前記第２の開口側から前記ケ
ーシングの前記内部空間に導入し、前記弾性機構を前記
リング状凹部内に収容する工程と、（ｇ）　リング体を
前記第２の開口側から前記ケーシングの前記内部空間に
収容し、そのリング体を前記リング状凹部内の前記弾性
機構の上に配置する工程と、（ｈ）　導電性の第１の歪
緩衝板を前記第２の開口側から前記ケーシングの前記内
部空間に導入して、前記第１の歪緩衝板を前記第１の外
部電極の前記接触面に重ね合わせる工程と、（ｉ）　前
記半導体基体、導電性の第２の歪緩衝板および前記第２
の外部電極を前記第２の開口側から前記ケーシングの前
記内部空間に導入して、前記半導体基体の前記第１の主
面の外周領域が前記リング体に重ね合わせられ、前記第
２の歪緩衝板の一面側が前記半導体基体の前記第２の主
面に重ね合わせられ、かつ前記第２の外部電極が前記第
２の歪緩衝板の他面側に重ね合わせられた状態とする工
程と、（ｊ）　前記第２の外部電極を前記第１の外部電
極に側に向って押圧した状態で前記第２の外部電極を前
記ケーシングの前記第２の開口側に固定する工程とを備
える。
【００２５】
【作用】上記第１および第２の構成の半導体装置におい
ては、弾性機構の付勢力によりリング体が半導体基体の
第１の主面の外周領域に押し付けられる。このため、半
導体基体を第１および第２の歪緩衝板に固定せずに、半
導体基体の第２の歪緩衝板側への押し付け状態を維持で
きる。
【００２６】特に、第２の構成の半導体装置では、半導
体基体のうち弾性機構の付勢力が加わる部分の裏側も第
２の歪緩衝板の一部が存在することになるため、第２の
歪緩衝板の支持力が半導体基板の裏側に作用する。この
ため、弾性機構の付勢力によって半導体基体が変形する
などの事態を防止可能である。
【００２７】また、この発明の半導体装置の製造方法で
は、上記第１の構成の半導体装置を製造可能である。
【００２８】
【実施例】
＜Ａ．実施例装置の構成＞図１はこの発明の実施例の全
圧接型ゲートターンオフサイリスタ（ＧＴＯ）モジュー
ル２０を示す断面図、図２はそのサイリスタモジュール
２０の要部分解断面図である。
【００２９】両図に示すように、このサイリスタモジュ
ール２０は半導体基体３０を備えており、その半導体基
体３０は、円板状で直径が７２ｍｍのシリコン基板等の
半導体基板の中に図示しないｐｎｐｎの４層構造を形成
して構成されている。図２に示すように、半導体基体３
０の上部主面（第１の主面）の中央領域にはアルミニウ
ム等の金属が蒸着されたカソード電極３０Ｋが形成され
るとともに、上部主面の外周領域にはアルミニウム等の
金属が蒸着されたゲート電極３０Ｇが形成される。さら
に、半導体基体３０の下部主面（第２の主面）にはアル
ミニウム等の金属が蒸着されたアノード電極３０Ａが形
成される。また、ｐｎ接合部（図示省略）が露出する半
導体基体３０の外周端面には、ベベル加工が施されてベ
ベル構造３１となっている。このベベル構造３１は上記
ｐｎ接合部が露出する外周端面での電界を低下させてい
る。
【００３０】また、ベベル構造３１を外部から被覆する
ようにして、半導体基体３０の外周端縁にはシリコンゴ
ム等からなる表面保護材４０（図１参照）が塗布される
。この表面保護材４０は半導体基体３０の外周端縁に沿
ってリング状に配置されており、これにより表面保護材
４０が半導体基体３０と同心円状に配置される。
【００３１】半導体基体３０の上部主面の中央領域すな
わちカソード電極３０Ｋ上には、実質的にモリブデンか
らなるカソード歪緩衝板（第１の歪緩衝板）５０Ｋの下
面側が重ね合わされる。このカソード歪緩衝板５０Ｋは
直径が６０．５ｍｍの円板状に形成されており、その中
心線が半導体基体３０の中心線に一致している。
【００３２】カソード歪緩衝板５０Ｋの上方には、銅等
の金属からなる外部カソード電極（第１の外部電極）６
０Ｋが配置される。外部カソード電極６０Ｋは、略円板
状の基部６１と、基部６１の下面側中央に基部６１と一
体的に形成された凸部６２とを有している。凸部６２は
上記カソード電極３０Ｋに対向する位置に形成されると
ともに、水平断面が円形に形成されている。さらに、基
部６１のうち凸部６２を取り囲んで凸部６２と隣接する
領域にはリング状の溝部（凹部）６３が形成される。そ
して、凸部６２の先端面によって規定される接触面６４
がカソード歪緩衝板５０Ｋの上面側に重ね合わされてい
る。このとき溝部６３はゲート電極３０Ｇに対向してい
る。
【００３３】一方、アルミナ等のセラミックよりなるケ
ーシング１００は、第１および第２の開口１０１，１０
２有する筒状となっており、このケーシング１００によ
って内部空間１０３が規定される。また、ケーシング１
００のの外表面にはコルゲーション１００ａが形成され
ている。さらに、ケーシング１００の第１の開口１０１
にはフランジ１１０の外周がろう付けにより固定される
とともに、第２の開口１０２にはフランジ１２０がろう
付けにより固定される。そして、フランジ１１０の内周
端縁が基部６１の外周下面に固定される。この場合、ケ
ーシング１００の内部空間１０３には、半導体基体３０
、カソード歪緩衝板５０Ｋ、および外部カソード電極６
０Ｋの凸部６１および凹部６２等が収容される。
【００３４】ケーシング１００の内部空間１０３におい
て、半導体基体３０の下部主面上、換言すればアノード
電極３０Ａ上には、実質的にモリブデンからなるアノー
ド歪緩衝板（第２の歪緩衝板）５０Ａの上面側が重ね合
わされる。このアノード歪緩衝板５０Ａは厚さ４ｍｍの
円板体によって構成されており、その中心線が半導体基
体３０の中心線に一致している。さらに、アノード歪緩
衝板５０Ａはその直径が６６．０ｍｍに設定されて、そ
の外周縁部５１がゲート電極３０Ｇに対応する位置まで
形成される。
【００３５】アノード歪緩衝板５０Ａの下方には、銅等
の金属からなる外部アノード電極（第２の外部電極）６
０Ａが配置される。外部アノード電極６０Ａは、略円板
状の基部１６１と、基部１６１の上面側中央に基部１６
１と一体的に形成された凸部１６２とを有している。凸
部１６２は上記アノード電極３０Ａに対向する位置で、
水平断面が円形に形成される。
【００３６】また、位置決めリング７０は、実質的にテ
フロンまたはシリコンゴムからなり、この位置決めリン
グ７０の内壁は多段の係止孔７１を規定している。この
係止孔７１の内周面のうち上半部領域（第１の領域）７
２のサイズおよび形状は上記表面保護材４０の外周形状
に倣っており、下半部領域（第２の領域）７３のサイズ
および形状は外部アノード電極６０Ａの凸部１６２の外
周形状に倣っている。そして、係止孔７１の第１の領域
７２が表面保護材４０の外周に嵌め込まれるとともに、
第２の領域７３が凸部１６２の外周に嵌め込まれる。こ
れにより、外部アノード電極６０Ａに対し半導体基体３
０の径方向（主面に平行な横方向）の位置決めが図られ
る。
【００３７】基部１６１の外周上面にはフランジ１６５
の内周が固定される。そして、このフランジ１６５の外
周上面が上記ケーシング１００のフランジ１２０の下面
側にろう付けにより固定される。
【００３８】一方、半導体基体３０のゲート電極３０Ｇ
の上には、リング状のゲート取出電極８０Ｇが配置され
る。ゲート取出電極８０Ｇは、その熱膨脹率が半導体基
体３０の熱膨脹率に近い材料によって形成される。この
実施例ではゲート取出電極８０Ｇは実質的にモリブデン
等の金属からなり、内径寸法が６１．７ｍｍで、外径寸
法が６７．０ｍｍに形成されている。ゲート取出電極８
０Ｇはゲート信号の供給経路としての機能と、後述する
弾性機構の弾性力を伝達するリング体としての機能を兼
ね備えている。また、ゲート取出電極８０Ｇと外部カソ
ード電極６０Ｋとの間には絶縁シート８１が介挿される
。
【００３９】ゲート取出電極８０Ｇの上面における外部
カソード電極６０Ｋの溝部６３内には弾性機構８８が収
容される。弾性機構８８は、交互に重ねられたリング状
の平座金８３，８５，８７および皿ばね８４，８６を有
している。第１の平座金８３はゲート取出電極８０Ｇの
上面に配置される絶縁リング８２上に配置される。最上
部の平座金８７は溝部６３の天井面（底面）に接触して
いる。そして、皿ばね８４，８６の付勢力によってゲー
ト取出電極８０Ｇが半導体基体３０のゲート電極３０Ｇ
に押し付けられる。
【００４０】既述したようにアノード歪緩衝板５０Ａの
直径は６６．０ｍｍであって、この直径はゲート取出電
極８０Ｇの内径寸法６１．７ｍｍより大きい。このため
、アノード歪緩衝板５０Ａの外周縁部５１は半導体基体
３０を挟んでゲート取出電極８０Ｇに対向している。し
たがって、この外周縁部５１は弾性機構８８による半導
体基体３０への付勢力を半導体基体３０の裏側で支持す
る付勢力支持部として機能する。この実施例の場合、皿
ばね８４，８６の付勢力により、ゲート取出電極８０Ｇ
は付勢力支持部５１で支持された半導体基体３０をおよ
そ６０ｋｇの力で押圧している。
【００４１】なお、上記絶縁シート８１および絶縁リン
グ８２とで構成される絶縁部材８９により、ゲート取出
電極８０Ｇが外部カソード電極６０Ｋおよびカソード歪
緩衝板５０Ｋから電気的に絶縁されている。
【００４２】一方、ゲート取出電極８０Ｇには金属から
なるゲートリード線９１の一端がろう付けにより固定さ
れる。ゲートリード線９１の一方側半部は絶縁スリーブ
９２の内部に挿入される。また、ゲートリード線９１の
他方側半部は金属からなる筒体９３内に挿入されるとと
もに、ゲートリード線９１の他端が筒体９３の先端部９
３ａに溶接されることによって固定される。そして、筒
体９３がケーシング１００の側壁に形成された透孔１０
４を介してケーシング１００の外部に引き出され、これ
により外部ゲート電極６０Ｇが形成される。
【００４３】＜Ｂ．実施例装置の動作と特徴＞以上のよ
うな構成を有するゲートターンオフサイリスタモジュー
ル２０を所定の機器内で使用するときには、そのモジュ
ール２０を上記所定の機器のアノード部材２００Ａとカ
ソード部材２００Ｋとの間に挿入する。これらのアノー
ド部材２００Ａとカソード部材２００Ｋとは図示しない
外部スプリングによってそれぞれ（−Ｚ）方向と（＋Ｚ
）方向とに付勢されており、カソード部材２００Ｋの下
面が外部カソード電極６０Ｋの上面に加圧接触するとと
もに、アノード部材２００Ａの上面が外部アノード電極
６０Ａの下面に加圧接触した状態となる。また、これら
の加圧力により、カソード歪緩衝板５０Ｋを介した外部
カソード電極６０Ｋとカソード電極３０Ｋとの電気的接
触や、アノード歪緩衝板５０Ａを介した外部アノード電
極６０Ａとアノード電極３０Ａと電気的接触が維持され
る。そして、この状態において、カソード部材２００Ｋ
とアノード部材２００Ａとの間に電圧を印加し、外部ゲ
ート電極６０Ｇにゲート信号を与えることによって、サ
イリスタモジュール２０はターンオン、ターンオフする
。
【００４４】一方、サイリスタモジュール２０の動作中
には、多量の熱が発生しその熱に起因して、外部アノー
ド電極６０Ａおよび外部カソード電極６０Ｋと、半導体
基体３０との間に熱応力が発生する。この熱応力は両歪
緩衝板５０Ａ，５０Ｋによりそれぞれ緩衝される。
【００４５】この全圧接型サイリスタモジュール２０で
は、皿ばね８４，８６の付勢力によって半導体基体３０
をアノード歪緩衝板５０Ａに押し付けるようにしている
。このため、装置輸送中等にサイリスタモジュール２０
に振動が加わって、外部アノード電極６０Ａおよび外部
カソード電極６０Ｋがケーシング１００から浮き上がっ
たとしても、その浮き上がり量が皿ばね８４，８６のス
トローク以内であれば、半導体基体３０のアノード歪緩
衝板５０Ａへの押し付け状態が維持される。したがって
、輸送中の振動に対しても半導体基体３０が単独で振動
するようなことはなく、半導体基体３０の両歪緩衝板５
０Ａ，５０Ｋへの衝突が防止されて半導体基体３０の破
損が防止される。さらに、皿ばね８４，８６の付勢力に
より半導体基体３０はアノード歪緩衝板５０Ａに押し付
けられているので、半導体基体３０が位置決めリング７
０から抜け出すようなことはない。このため、半導体基
体３０の縦方向のみならず、その主面に平行な横方向へ
の位置ずれも防止されて優れた装置特性を維持できる。
【００４６】また、皿ばね８４，８６によるゲート取出
電極８１の半導体基体３０への押付け力を、アノード歪
緩衝板５０Ａの外周縁部に相当する付勢力支持部５１に
よって支持するようにしているため、皿ばね８４，８６
の付勢力によって半導体基体３０が変形や破損が防止さ
れる。
【００４７】ゲート取出電極８１の内径寸法をＤｉ　、
外径寸法をＤｏ　、アノード歪緩衝板５０Ａの直径をＤ
Ａ　と書くと、この実施例の場合には、 Ｄｉ　＝６１．７ｍｍ Ｄｏ　＝６７．０ｍｍ ＤＡ　＝６６．０ｍｍ である。そして、皿ばね８４，８５の押圧径Ｄｐ　すな
わち弾性機構８８の力学的有効直径は、 Ｄｐ　＝６３．５ｍｍ となっている。ただし、一般に、リング状弾性機構の力
学的有効直径とはその弾性機構が発生する弾性力の分布
を等価的に表現する円の直径を指しており、比較的細い
リング状弾性部材の場合にはその幾何学的直径にほぼ等
しい。
【００４８】そして、上記のい各式からわかるように、
この実施例では、 Ｄｉ　＜Ｄｐ　＜ＤＡ　＜Ｄｏ　 が成立している。また、少なくとも、 Ｄｐ　≦ＤＡ　 が成立すれば、アノード歪緩衝板５０Ａの外周縁部５１
が付勢力支持部として有効に機能する。
【００４９】皿ばね８４，８６から半導体基体３０に印
加される６０ｋｇの付勢力を十分に支持するために、ア
ノード歪緩衝板５０Ａの厚さ寸法を１ｍｍ以上に設定す
ることが望ましい。この実施例ではアノード歪緩衝板５
０Ａの厚さ寸法を４ｍｍに設定している。
【００５０】また、この実施例では、皿ばね８４，８６
からなる弾性部材を用いて、半導体基体３０をアノード
歪緩衝板５０Ａ側に押し付けるようにしているため、以
下に説明するように装置全体をコンパクトに形成するこ
とができる。
【００５１】すなわち、弾性部材を用いずに、絶縁性の
ボルトおよびナット（たとえばテフロンボルトおよびテ
フロンナット）を用いて、外部アノード電極６０Ａおよ
び外部カソード電極６０Ｋにより半導体基体３０を加圧
挟持すると、十分な加圧力を得るためにボルトおよびナ
ットの寸法がどうしても大きくなってしまう。このため
、ボルトおよびナットの外部アノード電極６０Ａおよび
外部カソード電極６０Ｋへの取り付けスペースが大きく
なり、その分装置の大型化を来すことになる。
【００５２】また、テフロンなどの樹脂は比較的、熱膨
張係数が大きい。このため、装置の温度が上昇した際に
絶縁性ボルトが膨張して上記加圧力が低下して装置特性
が劣化してしまう。
【００５３】これに対し、この実施例ではボルトおよび
ナットに対し小さな寸法で十分な押し付け力が得られる
皿ばね８４，８６を用いて、半導体基体３０をアノード
歪緩衝板５０Ａに押し付けている。しかも皿ばね８４，
８６の取り付けスペースを溝部６３を形成するこよによ
り吸収しているため、装置の大型化を来すことがなくコ
ンパクトに形成することができる。さらに、皿ばね８４
，８６が熱膨張しても、その膨張分は皿ばね８４，８６
のストロークにより吸収されるので、半導体基体３０の
外部アノード電極６０Ａ側への押付け力が低下するよう
なことはない。
【００５４】また、半導体基体３０の外周縁部をアノー
ド歪緩衝板５０Ｋ側に押付けるようにしているため、そ
の押付け力が半導体基体３０の中央領域等に局部的に集
中せず、半導体基体３０の第２の主面全域がアノード歪
緩衝板５０Ｋの上面全域に均一に押し付けられる。この
ため、半導体基体３０のアノード歪緩衝板５０Ｋへの押
付け面積および押付け力をそれぞれ十分に確保できて、
優れた装置特性を得ることができる。
【００５５】さらに、上記実施例のように、この発明を
ゲート電極３０Ｇ等の制御電極が形成されたサイリスタ
モジュール２０等の半導体装置に利用した場合には、制
御電極を電気的に外部に取り出すためのゲート取出電極
８０Ｇを、半導体基体３０を外部アノード電極６０Ａ側
に押し付けるためのリング体に兼用することができるの
で、部品点数を削減できるという効果もある。
【００５６】ところで、上記サイリスタモジュールでは
、装置動作中に発生する熱応力を、歪緩衝板５０Ａ，５
０Ｋにより吸収するようにしているため、歪緩衝板５０
Ａ，５０Ｋは、半導体基体３０を形成しているシリコン
（熱膨張係数＝３．５×１０−６／℃）に対し、熱膨張
係数が近似した材料で構成することが望ましい。この実
施例でにおいて歪緩衝板５０Ａ，５０Ｋの材料となって
いるモリブデンは、その熱膨張係数が４．５×１０−６
／℃である。
【００５７】モリブデン以外の材料であっても、シリコ
ンの熱膨張係数の２倍以内に熱膨張係数を有する材料で
あれば、歪緩衝板５０Ａ，５０Ｋの材料として好適であ
る。例えば、そのような材料として、タングステン（熱
膨張係数＝４．９〜５．８×１０−６／℃）がある。
【００５８】＜Ｃ．実施例装置の製造方法＞次に、上記
サイリスタモジュール２０の製造方法について説明する
。なお、以下に説明する製造方法においては、図１に示
される使用状態に対し上下関係を反対にした状態で、サ
イリスタモジュール２０が製造されることになる。
【００５９】まず図３に示すように、フランジ１１０を
介して、ケーシング１００の第１の開口１０１側の端部
に外部カソード電極６０Ｋををろう付けにより固定する
。ケーシング１００の透孔１０４には筒体９３が取り付
けられている。
【００６０】次に、平座金８７、皿ばね８６、平座金８
５、皿ばね８４、平座金８３および絶縁リング８２を第
２の開口１０２からケーシング１００の内部空間１０３
に導入し、この順で外部カソード電極６０Ｋの溝部６２
内に収容する。
【００６１】次に、ゲート取出電極８０Ｇを第２の開口
１０２からケーシング１００の内部空間１０３に導入し
、そのゲート取出電極８０Ｇを絶縁リング８２上に配置
する。つづいて、絶縁シート８１を凸部６２とゲート取
出電極８０Ｇとの間に介挿する。また、あらかじめゲー
ト取出電極８０Ｇに取り付けられたゲートリード線９１
を筒体９３内に挿入する。なお、平座金８３，８５，８
７および皿ばね８４，８６を溝部６２内に収容する前に
、絶縁シート８１を凸部６２の周囲に配置してもよい。
【００６２】その後、カソード歪緩衝板５０Ｋを第２の
開口１０２からケーシング１００の内部空間１０３に収
容して、そのカソード歪緩衝板５０Ｋを外部カソード電
極６０Ｋの接触面６４上に配置する。なお、このカソー
ド歪緩衝板５０Ｋは、弾性機構８８やゲート取出電極８
０Ｇを組付ける前に外部カソード電極６０Ｋの上に配置
しておいてもよい。
【００６３】それ以後のプロセスは、以下の第１と第２
の態様のいずれによって達成可能である。すなわち第１
の態様では、半導体基体３０、アノード歪緩衝板５０Ａ
、位置決めリング７０および外部アノード電極６０Ａを
この順序で内部空間１０３に導入し、内部空間１０３の
中でこれらの組立を行なう。また、第２の態様では、こ
れらの部材をあらかじめ相互に組立ておき、その中間組
立体を内部空間１０３に導入する。
【００６４】第１の態様を採用した場合の詳細は次の通
りである。
【００６５】まず、表面保護材４０が取り付けられた半
導体基体３０を第２の開口１０２からケーシング１００
の内部空間１０３に導入し、その半導体基体３０をカソ
ード歪緩衝板５０Ｋとゲート取出電極８０Ｇとの上に配
置する。つづいて、アノード歪緩衝板５０Ａを第２の開
口１０２からケーシング１００の内部空間１０３に導入
して、そのアノード歪緩衝板５０Ａを半導体基体３０の
第２の主面上に配置する。
【００６６】つづいて、位置決めリング７０を第２の開
口１０２からケーシング１００の内部空間１０３に収容
し、その位置決めリング７０の係孔孔７１の第１の領域
７２を表面保護材４０の外周に嵌め込む。
【００６７】次に、フランジ１６５が取り付けられた外
部アノード電極６０Ａの凸部１６２を第２の開口１０２
からケーシング１００の内部空間１０３に導入し、その
凸部１６２を位置決めリング７０の係孔孔７１の第２の
領域７３内に嵌め込む。
【００６８】次に、外部アノード電極６０Ａを皿ばね８
４，８６の付勢力に抗して外部カソード電極６０Ｋ側に
押し込む。これにより、皿ばね８４，８６に蓄勢させ、
さらに外部アノード電極６０Ａの凸部１６２、アノード
歪緩衝板５０Ａ、半導体基体３０、カソード歪緩衝板５
０Ｋおよび外部カソード電極６０Ｋの凸部６２をそれぞ
れ相互に加圧接触させる。そしてその状態でフランジ１
６５をケーシング１００に取り付けられたフランジ１２
０にろう付けにより固定する。
【００６９】そして最後に、ゲートリード線９１の先端
部を筒体９３の先端部９３ａに溶接する。
【００７０】一方、第２の態様では内部空間３０の外に
おいて、半導体基体３０、アノード歪緩衝板５０Ａ、位
置決めリング７０および外部アノード電極６０Ａをこの
順序で重ね合せた中間組立体を得る。そして半導体基体
３０がカソード歪緩衝板５０Ｋに対向するような方位関
係でこの中間組立体を第２の開口１０２から内部空間に
導入する。フランジ１６５，１２０のろう付けと、ゲー
トリード線９１の溶接とは第１の態様と同様である。
【００７１】こうして、図１に示されるサイリスタモジ
ュール２０が製造される。
【００７２】＜Ｄ．変形例＞上記実施例では、ゲート取
出電極８０Ｇをモリブデンにより構成しているが、それ
だけに限られず、ゲート取出電極８０Ｇを実質的にタン
グステンにより構成してもよい。
【００７３】上記実施例では、ｐｎｐｎの４層構造を有
する半導体基体３０を用いているが、少なくとも１つの
ｐｎ接合が形成された半導体基体であればこの発明が適
用できる。例えば、この発明をダイオードモジュール等
の半導体装置にも利用することができる。この場合には
ゲート電極が形成されないので、ゲート電極をケーシン
グ１００の外部に取り出すためのゲートリード線９１等
の部材は省略され、ゲート取出電極８０Ｇは押圧のため
にのみ機能するリング体となる。また、そのようなダイ
オードモジュールを製造する場合には、上記ゲートリー
ド線等の部材を取り付けるための工程は不必要である。
【００７４】
【発明の効果】以上のように、この発明の第１の構成の
半導体装置によれば、第１の外部電極のリング状凹部に
リング体を収容するとともに、リング状凹部の底面とリ
ング体との間に弾性機構を介在させて、弾性機構の付勢
力によりリング体を半導体基体の外周領域に押圧付勢さ
せているため、半導体基体を第１および第２の歪緩衝板
に固着しない全圧接型半導体装置において、半導体基体
の第２の歪緩衝板への押し付け状態を維持できる。この
ため、半導体基体の主面に平行な方向とそれに直交する
方向との位置固定を図ることができる。例えば装置輸送
中の振動等により第１および第２の外部電極がケーシン
グから浮き上がったとしても、弾性機構の付勢力により
半導体基体の第２の歪緩衝板へ押し付け状態が維持され
て半導体基体の破損を防止できる。
【００７５】特に、この発明の第２の構成の半導体装置
によれば、弾性機構から半導体基体に伝達される付勢力
を第２の歪緩衝板が支持しているため、半導体基体の変
形や破損がさらに有効に防止される。
【００７６】この発明半導体装置の製造方法によれば、
上記のような特徴を有する第１の構成の半導体装置を製
造できる。
【図面の簡単な説明】
【図１】この発明の実施例の半導体装置を示す断面図で
ある。
【図２】上記実施例の半導体装置を示す要部分解断面図
である。
【図３】上記実施例の半導体装置の製造方法を説明する
ための断面図である。
【図４】従来の半導体装置を示す分解断面図である。
【符号の説明】
２０　　　　サイリスタ ３０　　　　半導体基体 ３０Ａ，３０Ｋ　　電極 ５０Ａ，５０Ｋ　　歪緩衝板 ６０Ａ，６０Ｋ　　外部電極 ６１，１６１　　基部 ６２，１６２　　凸部 ６４，１６４　　接触面 ８０Ｇ　　ゲート取出電極 ８８　　　　弾性機構 １００　　ケーシング １０１　　第１の開口 １０２　　第２の開口 １０３　　内部空間

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　全圧接型の半導体装置であって、（ａ
    ）　半導体基板の第１の主面の中央領域に第１の電極が
    設けられるとともに、前記半導体基板の第２の主面に第
    ２の電極が設けられた半導体基体と、（ｂ）　第１およ
    び第２の開口を有する筒状の内部空間を規定するととも
    に、前記第１と第２の主面が前記第１と第２の開口にそ
    れぞれ対向する方位関係で前記半導体基体が前記内部空
    間に収容される絶縁性ケーシングと、（ｃ）　前記ケー
    シングの前記内部空間に収容され、一面側が前記半導体
    基体の前記第１の主面の前記中央領域に重ね合わされた
    導電性の第１の歪緩衝板と、（ｄ）　基部と、その基部
    に一体的に形成された凸部と、前記基部のうち前記凸部
    を取囲む領域に形成されたリング状凹部と、前記凸部の
    先端面によって規定される接触面とを有し、前記凸部が
    前記第１の開口側から前記ケーシングの前記内部空間に
    収容されるとともに、前記接触面が前記第１の歪緩衝板
    の他面側に重ね合わされた状態で、前記基部が前記ケー
    シングの前記第１の開口側に固定された導電性の第１の
    外部電極と、（ｅ）　前記ケーシングの前記内部空間に
    収容され、一面側が前記第２の主面に重ね合わされた導
    電性の第２の歪緩衝板と、（ｆ）　前記ケーシングの前
    記内部空間に収容されるとともに、前記第２の歪緩衝板
    の他面側に重ね合わされた状態で前記ケーシングに固定
    された導電性の第２の外部電極と、（ｇ）　前記第１の
    外部電極の前記リング状凹部に収容されたリング体と、
    （ｈ）　前記凹部の底面と前記リング体との間に介在さ
    れた弾性機構とを備え、前記弾性機構により前記リング
    体を前記半導体基体の前記第１の主面における外周領域
    に押圧付勢させてなる半導体装置。
  2. 【請求項２】　　請求項１の半導体装置であって、前記
    弾性機構は前記第２の歪緩衝板と同心に配置されたリン
    グ状弾性部材を含み、前記第２の歪緩衝板の直径が前記
    リング状弾性部材の力学的有効直径以上とされた半導体
    装置。
JP3127370A 1991-05-30 1991-05-30 圧接型半導体装置及びその製造方法 Pending JPH04352457A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3127370A JPH04352457A (ja) 1991-05-30 1991-05-30 圧接型半導体装置及びその製造方法
US07/888,656 US5278434A (en) 1991-05-30 1992-05-27 Pressure engagement structure for a full press-pack type semiconductor device
EP19920304844 EP0516416B1 (en) 1991-05-30 1992-05-28 Semiconductor device and method of fabricating the same
DE69209369T DE69209369T2 (de) 1991-05-30 1992-05-28 Halbleitereinheit und Methode zu ihrer Herstellung
US08/125,836 US5346859A (en) 1991-05-30 1993-09-24 Method for fabricating a full press-pack type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3127370A JPH04352457A (ja) 1991-05-30 1991-05-30 圧接型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04352457A true JPH04352457A (ja) 1992-12-07

Family

ID=14958296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3127370A Pending JPH04352457A (ja) 1991-05-30 1991-05-30 圧接型半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US5278434A (ja)
EP (1) EP0516416B1 (ja)
JP (1) JPH04352457A (ja)
DE (1) DE69209369T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016394A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur a contact par pression
US7943956B2 (en) * 2005-11-14 2011-05-17 De Doncker Rik W Semiconductor device comprising a housing containing a triggering unit
JP2017130531A (ja) * 2016-01-19 2017-07-27 株式会社東芝 半導体装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543662A (en) * 1994-09-20 1996-08-06 Sun Microsystems, Inc. Low heat loss and secure chip carrier for cryogenic cooling
JP3291977B2 (ja) * 1995-05-31 2002-06-17 三菱電機株式会社 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
JP3550243B2 (ja) * 1996-01-30 2004-08-04 株式会社東芝 内部圧接型半導体装置
DE19711965C2 (de) * 1997-03-21 1999-01-14 Siemens Ag Vorrichtung zur niederinduktiven Anbindung eines abschaltbaren Thyristors an seine Ansteuereinrichtung
DE19739083C2 (de) * 1997-09-06 2001-09-27 Bosch Gmbh Robert Gehäuse mit einem planaren Leistungstransistor
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
JP4129082B2 (ja) * 1998-07-30 2008-07-30 三菱電機株式会社 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置
EP1049175B1 (en) * 1998-11-11 2009-09-02 Mitsubishi Denki Kabushiki Kaisha Reverse conducting thyristor, mechanical contact semiconductor device, and semiconductor substrate
DE69934220T2 (de) * 1999-01-18 2007-10-04 Mitsubishi Denki K.K. Unter druck kontaktiertes halbleiterbauelement
US6081427A (en) * 1999-09-30 2000-06-27 Rockwell Technologies, Llc Retainer for press-pack semi-conductor device
US6445013B1 (en) * 2000-04-13 2002-09-03 Mitsubishi Denki Kabushiki Kaisha Gate commutated turn-off semiconductor device
US6532154B2 (en) 2001-01-09 2003-03-11 Rockwell Automation Technologies, Inc. Stack assembly housing
JP4127763B2 (ja) * 2002-01-22 2008-07-30 株式会社東芝 半導体装置
US6781227B2 (en) * 2002-01-25 2004-08-24 International Rectifier Corporation Compression assembled electronic package having a plastic molded insulation ring
JP2004023083A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 圧接型半導体装置
DE10306767A1 (de) * 2003-02-18 2004-08-26 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleitermodul
JP5040234B2 (ja) * 2006-09-26 2012-10-03 三菱電機株式会社 圧接型半導体装置
US20080315383A1 (en) * 2007-06-25 2008-12-25 Tong Hsing Electric Industries Ltd. Chip frame for optical digital processor
US9728868B1 (en) 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
JP5338980B2 (ja) * 2011-09-13 2013-11-13 トヨタ自動車株式会社 半導体モジュール
US9142692B2 (en) * 2012-07-23 2015-09-22 Bae Systems Information And Electronic Systems Integration Inc. Thyristor-based, dual-polarity blocking photo-conductive semiconductor switch (PCSS) for short pulse switching and methods
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
JP2015138835A (ja) * 2014-01-21 2015-07-30 株式会社東芝 半導体装置
CN105336723B (zh) 2014-07-28 2018-09-14 通用电气公司 半导体模块、半导体模块组件及半导体装置
JP2016062983A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置
DE202014104564U1 (de) * 2014-09-24 2014-11-20 Sma Solar Technology Ag Kurzschlussschalter mit Halbleiterschalter und Anordnung zum Kurzschließen einer dreiphasigen Wechselspannung
US10319545B2 (en) 2016-11-30 2019-06-11 Iskra Za{hacek over (s)}{hacek over (c)}ite d.o.o. Surge protective device modules and DIN rail device systems including same
US10707678B2 (en) 2016-12-23 2020-07-07 Ripd Research And Ip Development Ltd. Overvoltage protection device including multiple varistor wafers
US10447026B2 (en) 2016-12-23 2019-10-15 Ripd Ip Development Ltd Devices for active overvoltage protection
JP7117309B2 (ja) 2017-01-17 2022-08-12 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 半導体スイッチングデバイス
US10340110B2 (en) 2017-05-12 2019-07-02 Raycap IP Development Ltd Surge protective device modules including integral thermal disconnect mechanisms and methods including same
US10685767B2 (en) 2017-09-14 2020-06-16 Raycap IP Development Ltd Surge protective device modules and systems including same
US11223200B2 (en) 2018-07-26 2022-01-11 Ripd Ip Development Ltd Surge protective devices, circuits, modules and systems including same
US11488927B2 (en) 2021-02-18 2022-11-01 Abb Schweiz Ag Press-pack semiconductor fixtures
US11862967B2 (en) 2021-09-13 2024-01-02 Raycap, S.A. Surge protective device assembly modules
US11723145B2 (en) 2021-09-20 2023-08-08 Raycap IP Development Ltd PCB-mountable surge protective device modules and SPD circuit systems and methods including same
US11990745B2 (en) 2022-01-12 2024-05-21 Raycap IP Development Ltd Methods and systems for remote monitoring of surge protective devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149743A (en) * 1981-03-11 1982-09-16 Hitachi Ltd Semiconductor device having pressure welding structure
JPS62216367A (ja) * 1986-03-18 1987-09-22 Hitachi Ltd 圧接型半導体装置
JPH02220452A (ja) * 1989-02-21 1990-09-03 Mitsubishi Electric Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3581160A (en) * 1968-12-23 1971-05-25 Gen Electric Semiconductor rectifier assembly having high explosion rating
JPS553647A (en) * 1978-06-22 1980-01-11 Toshiba Corp Pressure contact type semiconductor device
JPS57100743A (en) * 1980-12-16 1982-06-23 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device
EP0138048B1 (en) * 1983-09-29 1993-12-15 Kabushiki Kaisha Toshiba Press-packed semiconductor device
JPS60194565A (ja) * 1984-03-15 1985-10-03 Mitsubishi Electric Corp 半導体装置
JPS6210927A (ja) * 1985-07-08 1987-01-19 Yaesu Musen Co Ltd Ｐｌｌ発振回路
JPS62177933A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置
GB2208962B (en) * 1987-08-19 1991-05-08 Plessey Co Plc Power supply
JPH0760893B2 (ja) * 1989-11-06 1995-06-28 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149743A (en) * 1981-03-11 1982-09-16 Hitachi Ltd Semiconductor device having pressure welding structure
JPS62216367A (ja) * 1986-03-18 1987-09-22 Hitachi Ltd 圧接型半導体装置
JPH02220452A (ja) * 1989-02-21 1990-09-03 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016394A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur a contact par pression
US7943956B2 (en) * 2005-11-14 2011-05-17 De Doncker Rik W Semiconductor device comprising a housing containing a triggering unit
JP2017130531A (ja) * 2016-01-19 2017-07-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP0516416B1 (en) 1996-03-27
DE69209369T2 (de) 1996-08-14
US5278434A (en) 1994-01-11
EP0516416A1 (en) 1992-12-02
DE69209369D1 (de) 1996-05-02
US5346859A (en) 1994-09-13

Similar Documents

Publication Publication Date Title
JPH04352457A (ja) 圧接型半導体装置及びその製造方法
US3299328A (en) Semiconductor device with pressure contact
US5345096A (en) Turn-off high-power semiconductor component with low inductive housing
US4587550A (en) Press-packed semiconductor device with lateral fixing member
JP3471880B2 (ja) 圧接型半導体装置
US4673961A (en) Pressurized contact type double gate static induction thyristor
JPH03149880A (ja) 半導体装置およびその製造方法
US4591896A (en) Pressure-contact sealing arrangement for a semiconductor pellet
US3476986A (en) Pressure contact semiconductor devices
JP3266281B2 (ja) 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板
JPH0245334B2 (ja)
JP3335834B2 (ja) 圧接型半導体装置
US6465881B1 (en) Compression bonded type semiconductor device
JPH09252067A (ja) 圧接型半導体装置
US3553538A (en) Pressure contact semiconductor device
JP2903864B2 (ja) 平形半導体装置の製造方法
JPH04112578A (ja) 平形半導体装置
JP3161190B2 (ja) 平型半導体装置
JP3005331B2 (ja) 半導体装置
JPS6116687Y2 (ja)
JP2851031B2 (ja) 圧接形半導体装置
JP3324317B2 (ja) 逆導通型半導体スイッチング装置
JPH06252280A (ja) 平形半導体装置
JPH08186135A (ja) 圧接形半導体装置および製造方法
JPS6127901B2 (ja)