JP7117309B2 - 半導体スイッチングデバイス - Google Patents

Description

発明の分野
本発明は、パワーエレクトロニクスの分野に関し、特に半導体スイッチングデバイスに関する。

発明の背景
半導体スイッチングデバイスは、カソード－アノード－ゲート構造を有する強力かつ高速なターンオフ部品である。具体的には、半導体スイッチングデバイスは、スイッチングデバイスのカソード、アノード、およびゲートが堆積された半導体素子を備える。デバイスは、スイッチングデバイスのカソード、アノードおよびゲートを外部回路ユニットに電気的に接続するための接続手段をさらに備える。

半導体素子は、大きい電流および電圧を扱わなければならない。そのような半導体素子の１つの例は、集積化ゲート転流型サイリスタ（ＩＧＣＴ）である。ＩＧＣＴは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のようにターンオフするが、最低の導体損失を有するサイリスタのように導通するゲート制御されたターンオフスイッチである。集積化ゲート転流型サイリスタは、たとえば中電圧ドライブ、牽引、風力変換装置、ＡＣ励磁システム、バッテリーエネルギー貯蔵システム、ソリッドステートブレーカ、牽引力ブースタ、牽引力補償装置および誘導加熱といった厳しい高パワー用途のためのパワースイッチングデバイスである。

今日ＩＧＣＴとして構築される半導体素子は、その汎用性、効率性および費用対効果のためにさまざまな用途において使用される。従来のＩＧＣＴデバイスは、カソードディスク上にゲートディスクが配置され、スイッチングデバイスへのゲート接続を提供するリング形状の構造を有する。アノード相は、たとえば外側で特定の沿面距離を有するハウジングの頂部上に配置される。

ＵＳ２０１６０７１８１５Ａ１号は、半導体素子１と、半導体素子１をカソードおよびアノード電極部品３，４間にクランプするばねシステムを有するハウジングとを有する半導体スイッチングデバイスを示す（図１）。ばねシステムは、２つの皿ばね６９，６９’を備え、これらは、電極部品３，４間にクランプされ、これにより半導体素子の主電極の電極部品３，４への接触を達成するために半導体素子１をクランプする。Ｌ状プロファイルを有する絶縁リング９は、半導体素子１とばねシステムとの間に配置される。皿ばね６９’のうちの１つは、絶縁リング９上に置かれ、ゲートリードがその間にクランプされる。追加的な支持素子６８，６８’は、絶縁リング９およびゲートリードを皿ばね６９，６９’の鋭い縁から保護するために、皿ばねと絶縁リング９との間に位置決めされる。

そのような半導体スイッチングデバイスは、電極部品３，４間に位置決めされた半導体素子１および半導体素子１を取り囲むばねシステムを有する半製品であり得る。半製品スイッチングデバイスは、工場から客先へ出荷されることができ、そこでそれは、その最終の周辺環境内に設置され、半導体素子１から電極部品３，４への電気的接触を確立するためにクランプされることができる。

半製品半導体スイッチングデバイスを製造するために、半導体素子を容易にハウジング内に取り付け可能であることが重要である。さらに、ハウジング内のすべての部品の適切な位置合わせおよび支持は、輸送後にも適切な接触を保障するために重要である。

ＥＰ１２２０３１４Ａ２号は、サイリスタモジュールのための圧力接触という別の先行技術を示す。２つのリング部品は、突出部およびくぼみを有することによって互いにサイリスタラッチを取り囲む。側面に対して、リングシステムは、絶縁素子によって絶縁される。頂面上で、電気的主コネクタは、上向きに延びる。各サイリスタ素子は、各リングシステムの周りに配置された３つのテンションスクリューによってベースプレートに据え付けられる。底面に対して、複数のそのようなサイリスタは、ベースプレートから別個に絶縁される。サイリスタは、互いに横方向に配置され、共通の主電極プレートによって互いに電気的に接続される。コンパクトな配置は、不可能であり、サイリスタは、スタック構成において配置されることができない。すべてのサイリスタが共通のベースプレート上に一緒に直接的に取り付けられなければならないので、モジュール設計および半製品化は、不可能である。印加されるばね力は、各テンションスクリューが締められる力に依存する。さらに、複数のテンションスクリューは、各半導体素子に対して締められなければならず、傾きが生じる可能性があり、これは、半導体素子から電極部品への不良な電気的接続または、電気的非接続につながり得る。

ＤＥ２９４２５８５号は、半導体素子がカソードおよびアノード電極部品間に、電極部品間の撓み可能なシリコンリングを用いてクランプされる半導体デバイスを説明する。外側に配置された電極部品の延在部は、電極部品の延在部を覆う内向きにテーパーをつけられた延在部を有する絶縁体によって一緒に押される。シリコンリングは、シリコンリングの両側上の円状領域に沿って電極部品に対して押される。

発明の説明
本発明の目的は、取り付けが容易であり、費用効率が高くかつ信頼性がある、ばねシステムを有する半製品スイッチングデバイスおよび半導体スイッチングデバイス自体を提供することである。

本発明の半製品半導体スイッチングデバイスは、カソード面およびカソード面とは反対のアノード面を有する半導体素子とハウジングとを備える。ハウジングは、カソード面上の半導体素子上に配置されたカソード電極部品、アノード面上の半導体素子上に配置されたアノード電極部品を備え、カソード電極部品およびアノード電極部品は、半導体素子を超えて横方向に突出する。ばねシステムは、半導体素子をカソード電極部品とアノード電極部品との間にクランプするために半導体素子を横方向に取り囲む。

ばねシステムは、半導体素子を横方向に取り囲むリング形状のワッシャを備え、ワッシャは、第１の面および第１の面とは反対の第２の面を有する。ワッシャは、少なくともばね撓みまでの変形下においてその形状を再現可能に保つ材料から作られる。ワッシャは、第１の面上のワッシャの第１の接触領域においてワッシャに接触する第１の撓ませ素子と第２の面上のワッシャの第２の接触領域においてワッシャに接触する第２の撓ませ素子とによって、カソード電極部品とアノード電極部品との間で撓むことが可能であり、第１の接触領域は、第２の接触領域に対して変位される。第１の撓ませ素子および第２の撓ませ素子は、クランプ中にばね撓み以下のひずみ距離だけワッシャを撓ませるように適合され、ひずみ距離は、クランプされた状態においてカソード電極部品、半導体素子およびアノード電極部品間で電気的接触が達成可能であるように十分に大きい。

ばねワッシャの形態のワッシャは、非常に簡易かつ低価格な素子である。例示的に少なくとも１ｋＮの大きい力が電極部品上に印加され、ひずみ距離が例示的に最大１．５ｍｍと小さくなると、ワッシャのばねプロパティのための高い要件が必要とされない。したがって、高度なばねシステムが必要とされない。撓ませ素子は、最大のひずみ距離を規定し、ワッシャと電極部品との間の高さの差を均等化し、ワッシャそれ自体は、高い高さ要件を有さず、これにより同じワッシャは、異なるスイッチングデバイスのために使用され得る。

撓ませ素子は、簡易で低コストな素子であり、これは、リング、ピンまたはバーのような突出部を有し得る。撓ませ素子はまた、電極部品、ゲートリードリングまたは絶縁リングと一体的に形成され得る。そのような一体的に形成された撓ませ素子は、別個に取り付けられることを要さず、したがって、製造を簡易にする。（ポール部品、絶縁リングまたはゲートリードと）一体的に形成された１つの撓ませ素子と１つの別個の撓ませ素子との組み合わせは、簡易な取り付けおよびモジュール構造の利点を組み合わせる。

撓ませ素子上のおよび／またはワッシャ上の位置合わせ素子は、素子を正しい位置に取り付けるのに役立つことができる。

図面の簡単な説明
添付の図面に示される好ましい例示的な実施形態を参照して、本発明の主題を以下の文でより詳細に説明する。

本発明の半製品半導体スイッチングデバイス上の断面図を示す。 ひずみ緩衝プレートを備える本発明の半製品半導体スイッチングデバイス上の断面図を示す。 本発明の半導体スイッチングデバイス上の断面図を示す。 ひずみ緩衝プレートを備える本発明の半導体スイッチングデバイス上の断面図を示す。 本発明の第１の突出素子を有する第１の撓ませ素子、第２の突出素子を有する第２の撓ませ素子およびワッシャ上の図を示す。 図５の第１および第２の撓ませ素子およびワッシャがクランプされた状態にある本発明の半導体スイッチングデバイス上の断面図を示す。 図５の第１および第２の撓ませ素子およびワッシャがクランプされた状態にある本発明の半導体スイッチングデバイス上の断面図を示す。 第１および第２の突出素子を備える第１および第２の撓ませ素子がクランプされた状態にある本発明の半導体スイッチングデバイス上の断面図を示す。 第１および第２の突出素子を備える第１および第２の撓ませ素子がクランプされた状態にある本発明の半導体スイッチングデバイス上の断面図を示す。 第１の突出素子としてゲートリードを有する半導体素子上の図を示す。 本発明の第３の突出素子を有する第１の撓ませ素子、第４の突出素子を有する第２の撓ませ素子およびワッシャ上の断面図を示す。 クランプされた状態にある本発明の第３の突出素子を有する第１の撓ませ素子、第４の突出素子を有する第２の撓ませ素子およびワッシャ上の断面図を示す。 皿ばねを有する先行技術半導体スイッチングデバイス上の断面図を示す。 クランプされていない状態にある本発明の半導体スイッチングデバイス上の断面図を示す。 クランプされた状態にある図１４の本発明の半導体スイッチングデバイス上の断面図を示す。 クランプされていない状態にある図１４の本発明の半導体スイッチングデバイス上の側面図を示す。 クランプされた状態にある図１４の本発明の半導体スイッチングデバイス上の側面図を示す。

図面で使用されている参照記号およびそれらの意味は、参照符号の一覧の中に要約形式で列挙される。原則として、図面において同一の部分には同一の参照符号が付される。

好ましい実施形態の詳細な説明
図１は、カソード面１０およびカソード面１０とは反対のアノード面１２を有するＩＧＣＴといった半導体素子１とハウジング２とを備える半製品半導体スイッチングデバイスを示す。例示的実施形態では、半導体素子１は、ＩＧＢＴである。ハウジング２は、カソード面１０上の半導体素子１上に配置されたカソード電極部品３、アノード面１２上の半導体素子１上に配置されたアノード電極部品４とを備え、カソード電極部品３およびアノード電極部品４は、半導体素子１から横方向に突出し、ハウジング２はさらに、カソード電極部品３とアノード電極部品４との間に半導体素子１をクランプするために半導体素子１を横方向に取り囲むばねシステムを備える。ばねシステムは、撓むことが可能であり、すなわち半導体スイッチングデバイスの電極部品３，４を一緒にクランプすることによって圧縮可能である。半製品スイッチングデバイスは、半導体素子１をクランプするためにカソードおよびアノード電極部品３，４間に設けられるばねシステムを用いて、半導体素子１がカソード電極部品３とアノード電極部品４との間に組み立てられることを意味する。

ばねシステムは、半導体素子１を横方向に取り囲むリング形状のワッシャ６を備え、ワッシャ６は、第１の面６０および第１の面６０とは反対の第２の面６２とを備え、ばねシステムはさらに、第１の撓ませ素子７と、第２の撓ませ素子８とを有する。ワッシャ６は、少なくともばね撓みまでの変形下においてその形状を再現可能に保つ材料から作られる。ワッシャは、鋼から作られ得る。例示的に、ワッシャ６は、ばね鋼から作られ、これは、例示的に非常に高い降伏強度を有する鋼を備える炭素である。そのような材料は、最大の距離であるばね撓みの範囲の撓みがあっても、ばね鋼から作られる物体がそれらの元の形状に戻ることを可能とし、これによりばねを不可逆的に変形させることなく、ばねは、撓ませられることができる。

ワッシャ６は、シリンダ高さおよび幅（シリンダの外径または外縁６６と内径または内縁６５との間の差である）を有する中空のシリンダ（リング）である。ワッシャ６は、第１の面６０上のワッシャ６の第１の接触領域６１においてワッシャ６に接触する第１の撓ませ素子７と、第２の面６２上のワッシャ６の第２の接触領域６３においてワッシャ６に接触する第２の撓ませ素子８とによって、カソード電極部品３とアノード電極部品４との間で撓むことが可能である。ワッシャが第１の撓ませ素子７および第２の撓ませ素子８によって第１および第２の接触領域６１，６３間で撓むことが可能であり、これを通して力がワッシャ６上にかけられることができるように、第１の接触領域６１は、第２の接触領域６３に対して変位される。第１の撓ませ素子７および第２の撓ませ素子８は、クランプ中にひずみ距離６４だけワッシャ６を撓ませるように適合され、これにより第１の撓ませ素子７および第２の撓ませ素子８は、ワッシャ６をひずみ距離６４だけ撓ませることができる。第１の撓ませ素子７は、少なくとも１つの突出素子を備え、第２の撓ませ素子８は、少なくとも１つの突出素子を備え、これらの突出素子において、撓ませ素子７，８は、ワッシャ６に接触する。第１および第２の撓ませ素子７，８の突出素子が変位されて位置決めされ、ワッシャ６の両側に作用するとき、ワッシャ６は、互いに向かって押される撓ませ素子７，８によって撓まされることができる。第１および第２の撓ませ素子７，８の突出素子は、少なくともワッシャ６の高さに対応する距離まで変位され、これによりワッシャは、２つの撓ませ素子７，８間でばね撓み以下のひずみ距離６４まで歪むことが可能である、すなわち歪むように適合される。ばね撓みは、ばね（すなわちワッシャ６）が撓まされることができ、且つワッシャ６が任意の印加力を解放した後にその元の形状に戻ることができる、最大撓み距離である。ひずみ距離６４は、クランプされた状態においてカソード電極部品３、半導体素子１、アノード電極部品４間の電気的接触が達成可能であるように、すなわちクランプされた状態において半導体素子１がカソード面１０上のカソード電極部品３およびアノード面１２上のアノード電極部品４に接触するように、十分に大きい。

図１では、カソード電極部品３およびアノード電極部品４が半導体素子１と接触するようにされなければならないことを示すために、ひずみ距離６４は、距離６４＿１および６４＿２として示される。距離６４＿１および６４＿２は、ワッシャ６が撓まされなければならないひずみ距離６４に対応する。

例示的実施形態では、半製品デバイスは、２つのひずみ緩衝プレート５，５’を備え、このうちの１つは、半導体素子１とカソード電極部品３との間に配置され、このうちの１つは、半導体素子１とアノード電極部品４との間に配置される（図２）。ひずみ緩衝プレート５，５’は、半導体素子の熱膨張係数とひずみ緩衝プレート５，５’に接触する上記電極部品の熱膨張係数と間の熱膨張係数を有する導電性材料から作られ、例示的にひずみ緩衝プレート５，５’は、モリブデンから作られる。ひずみ緩衝プレート５，５’が電極部品３，４と半導体素子１との間に配置されるので、それらは、電気的接触を確立するために電極部品３，４と半導体素子１との間でクランプされなければならない。

図５に示される例示的実施形態では、第１の撓ませ素子７は、各々が第１の高さ７２または少なくとも第１の高さ７２を有する複数の第１の突出素子７０，７０’，７０’’，７０’’’を有するリング形状である。突出素子の高さは、突出素子が２つの突出素子間の領域（この領域でその他の／反対にある撓ませ素子の突出素子がワッシャ上に作用する／に接触する）を突出する高さである。第１の突出素子７０，７０’，７０’’，７０’’’は、ワッシャ６の第１の面６０に向かって第１のリング当接面７３に沿って互いに離間される。第２の撓ませ素子８は、各々が第２の高さ８２または少なくとも第２の高さ８２を有する複数の第２の突出素子８０，８０’，８０’’，８０’’’を有する。第２の突出素子８０，８０’，８０’’，８０’’’は、ワッシャ６の第２の面６２に向かって第２のリング当接面８３に沿って互いに離間される。第１の突出素子７０，７０’，７０’’，７０’’’は、第１の接触領域６１でワッシャ６に接触し、第２の突出素子８０，８０’，８０’’，８０’’’は、第２の接触領域６３でワッシャ６に接触する。第１の突出素子７０，７０’，７０’’，７０’’’は、第２の突出素子８０，８０’，８０’’，８０’’’に対して横方向に変位されて位置決めされ、これにより第１の突出素子７０，７０’，７０’’，７０’’’は、第２の突出素子８０，８０’，８０’’，８０’’’がワッシャ６に接触する第２の接触領域６３から変位された第１の領域６１においてワッシャ６を撓ませる。変位された、とは、素子がカソード面１０に平行な平面において互いに横方向に配置されることを意味する。第１の高さ７２並びに第２の高さ８２は、ひずみ距離６４と少なくとも同じ大きさである。ワッシャ６は、第１および第２の撓ませ素子７，８間で撓まされることができ、これにより撓まされたワッシャは、その円方向に沿って波形状を有する。そのような構成では、第１の突出素子７０，７０’，７０’’，７０’’’および第２の突出素子８０，８０’，８０’’，８０’’’が配置される撓ませ素子７，８のそのような側面は、互いに面する。第１の突出素子７０，７０’，７０’’，７０’’’および／または第２の突出素子８０，８０’，８０’’，８０’’’は、互いに対して規則的な距離において配置され得、すなわち第１の突出素子７０，７０’，７０’’，７０’’’は、互いから等距離に配置され得および／または第２の突出素子８０，８０’，８０’’，８０’’’は、互いから等距離に配置され得る。図５は、撓ませ素子７，８間に置かれるべきワッシャ６とともにそのような第１および第２の撓ませ素子７，８を示す。

図６は、本発明の半導体スイッチングデバイスを通る切断を示し、ここで、第１の突出素子７０は、ワッシャ６をアノード電極部品４に向かって撓ませる。ひずみ距離６４および第１の高さ７２に依存して、ワッシャ６は、第２の撓ませ素子８に（第２の突出素子を有さない領域において）触れ得るが、ワッシャ６と第２の撓ませ素子８との間にまた距離が存在し得る。図７は、図６と同じ本発明の半導体スイッチングデバイスを通るがワッシャリング６の別の場所を通る切断を示し、ここで、第２の突出素子８０は、カソード電極部品３に向かってワッシャ６を撓ませる。ひずみ距離６４および第２の高さ８２に依存して、ワッシャ６は、第１の撓ませ素子７に（第１の突出素子を有さない領域において）触れ得るが、またワッシャ６と第１の撓ませ素子７との間に距離が存在し得る。

図８および図９に示される例示的実施形態では、第１および／または第２の撓ませ素子７，８は、第１の突出素子７０，７０’，７０’’，７０’’’が配置され、ワッシャの反対側上に第２の撓ませ素子が配置されないような領域に形成されおよび／またはその逆も成立する。ひずみ距離６４および第１の高さ７２に依存して、ワッシャ６は、アノード電極部品４に触れ得るが（図８）、またワッシャ６とアノード電極部品４との間に距離が存在し得る。対応して、ひずみ距離６４および第２の高さ８２に依存して、ワッシャ６は、カソード電極部品３に（第１の突出素子を有さない領域において）触れ得るが、またワッシャ６とカソード電極部品３との間に距離が存在し得る。そのような設計は、スイッチングデバイスの別の素子、すなわち電極部品３，４、ゲートリードまたは絶縁リング９のうちの１つと一体的に形成される第１および／または第２の突出素子７０，７０’，７０’’，７０’’’，８０，８０’，８０’’，８０’’’によって達成され得る。代替的に、突出素子７０，７０’，７０’’，７０’’’，８０，８０’，８０’’，８０’’’は、突出素子を横方向に取り囲むリングを有して形成され得、そのような領域では、撓ませ素子がワッシャ６と電極部品との間に存在せず、突出素子が配置されない。

例示的実施形態では、少なくとも１つのまたはすべての第１の突出素子７０，７０’，７０’’，７０’’’は、２つの第２の突出素子８０，８０’，８０’’，８０’’’間の中央位置に配置される。また少なくとも１つのまたはすべての第２の突出素子８０，８０’，８０’’，８０’’’は、２つの第１の突出素子７０，７０’，７０’’，７０’’’間の中央位置に配置される。

例示的実施形態では、第１の撓ませ素子７は、導電性材料から作られ、それは、半導体素子１の半導体ゲート電極に接触する。ゲート電極は、外部回路ユニットに第１の突出素子７０，７０’，７０’’，７０’’’を介して電気的に接続され得る。第１の突出素子７０，７０’，７０’’，７０’’’は、半導体素子１の周りに配置される（図１０）。この実施形態では、第１の突出する、導電性素子７０，７０’，７０’’，７０’’’は、撓ませ素子としてのそれらの機能に追加してゲートリードとして作用し、すなわち第１の撓ませ素子７は、ゲートリードリングを形成する。

図１４～図１７は、ワッシャ６が１つの側面上で第１の突出素子７０，７０’，７０’’，７０’’’として作用するゲートリードと第２の突出素子８０，８０’を有する第２の撓ませ素子８とによって撓まされる本発明のデバイスの例示的実施形態を示す。横方向の側面上で、半導体素子は、絶縁体９０によって絶縁される。図１４および図１６は、クランプされていない状態にあるデバイスを、図１５および図１７は、クランプされた状態にあるデバイスを示す。２つの第１の突出素子７０，７０’および７０’’，７０’’’は、２つの第２の突出素子８０，８０’間に配置される。第１の撓ませ素子の破線の部分は、ゲート電極に電気的に接触するために第１の撓ませ素子７がデバイスから引き出されることを示す。

例示的実施形態では、絶縁リング９は、半導体素子１を横方向に取り囲み得る。リングは、半導体素子１とワッシャ６との間に位置決めされる（図４）。

例示的実施形態では、第２の撓ませ素子８は、絶縁材料から作られる。この実施形態では、第２の撓ませ素子８はまた、ワッシャ６とは別個の半導体素子１であり得、すなわち第２の撓ませ素子８は、絶縁リング９と一体的に形成され得、これにより第２の撓ませ素子８は、半導体素子１をワッシャ６から分離する。

第１の突出素子７０，７０’，７０’’，７０’’’の数は、第２の突出素子８０，８０’，８０’’，８０’’’の数とは異なり得、これにより２つの第１のまたは第２の突出素子７０，７０’，７０’’，７０’’’または８０，８０’，８０’’，８０’’’は、その間に第２のまたは第１の突出素子８０，８０’，８０’’，８０’’’または７０，７０’，７０’’，７０’’なしに隣接し得る。これは、たとえば第１の突出素子７０，７０’，７０’’，７０’’’がゲートリードである場合、ゲートリードの数が撓み手段としての第１の突出素子７０，７０’，７０’’，７０’’’の数とは独立にゲート電流のために最適化されることができるという利点を有することができる。例示的に、ゲートリードに追加的に、さらに他の第１の突出素子が、絶縁材料で追加されることができる。

例示的実施形態では、第１の撓ませ素子７は、ワッシャの内縁６５に沿って第１の接触領域６１でワッシャ６に接触する、第３の高さ７６を有するリング形状の第３の突出素子７５を有する（図１１）。図は、半製品デバイスを通る垂直な切断を示す。第２の撓ませ素子８はまた、ワッシャ６の外縁６６に沿って第２の接触領域６３でワッシャ６に接触する、第４の高さ８６を有するリング形状の第４の突出素子８５を有する。第３の高さ７６および第４の高さ８６は、ひずみ距離６４と少なくとも同じ大きさである。第３および第４の突出素子７５，８５は、互いに面する。突出素子のうちの１つが内縁６５でワッシャ６に接触し、その他の突出素子が外縁６６でワッシャ６に接触すると、第１および第２の突出素子７５，８５は、互いに変位される。図１２は、クランプされた状態において図１１の第１および第２の撓ませ素子７，８を示す。第３および第４の突出素子７５，８５は、クランプされた状態において互いに対してワッシャ６の厚さと少なくとも同じ大きさである距離を有し、これによりワッシャは、第３および第４の突出素子７５，８５の間にクランプされることができる。例示的に、第３および第４の突出素子７５，８５は、ワッシャ６の幅の２５％未満の幅を有するリング形状である。第１および／または第２の撓ませ素子７，８は、別々のリング形状の素子であり得る（例示的にＬプロファイルまたは純粋な中空のシリンダを有するリングとして形成される）。別の代替的な実施形態では、第３および／または第４の突出素子７５，８５、およびこのため、第１および／または第２の撓ませ素子７，８は、カソードおよび／またはアノード電極部品４または絶縁リング９と一体的に形成される。例示的に、電極部品３，４のうち１つは、リム（ワッシャ６に向かう側面でリング形状の突出素子、ワッシャ６が置かれることができる）を有し、または絶縁リング９は、ワッシャ６が第１の接触領域６１に置かれることができるＬ形状を有する。この実施形態では、ワッシャ６は、その幅方向に沿って撓まされる。

例示的実施形態では、第１の撓ませ素子７は、各々が第１の高さ７２を有する複数の第１の突出素子７０，７０’，７０’’，７０’’’を有するリング形状である。第１の突出素子７０，７０’，７０’’，７０’’’は、リング当接面７３に沿って互いに離間される。第１の撓ませ素子７は、ワッシャの内縁６５に沿ってワッシャ６に接触する、第３の高さ７６を有するリング形状の第３の突出素子７５をさらに備える。第２の撓ませ素子８はまた、各々が第２の高さ８２を有する複数の第２の突出素子８０，８０’，８０’’，８０’’’を有するリング形状である。第２の突出素子８０，８０’，８０’’，８０’’’は、リング当接面８３に沿って互いに離間される。第２の撓ませ素子８は、ワッシャの外縁６６に沿ってワッシャ６に接触する、第４の高さ８６を有するリング形状の第４の突出素子８５をさらに備える。第１の突出素子７０，７０’，７０’’，７０’’’は、第２の突出素子８０，８０’，８０’’，８０’’’に対して変位されて位置決められる。第１の突出素子７０，７０’，７０’’，７０’’’および第３の突出素子７５は、第２の突出素子８０，８０’，８０’’，８０’’’および第４の突出素子８５に面する。少なくともａ）第１の高さ７２および第２の高さ８２は、ひずみ距離６４と少なくとも同じ大きさであるか、ｂ）第３の高さ７６および第４の高さ８６は、ひずみ距離６４と少なくとも同じ大きさであるかの一方または両方である。この実施形態では、ワッシャ６は、その幅方向（すなわち内縁および外縁６５，６６間）において並びにその円方向（リング当接面）に沿って撓まされる。

例示的実施形態では、本発明は、半導体素子１がカソード電極部品３とアノード電極部品４との間にクランプされ、これによりカソード電極部品３、半導体素子１およびアノード電極部品４が電気的に接続される半導体スイッチングデバイスを考慮する。この実施形態では、第１の撓ませ素子７および第２の撓ませ素子８は、ワッシャ６をひずみ距離６４だけ撓ませる。クランプ素子２０は、カソードおよびアノード電極部品３，４間に半導体素子１をクランプする（図３および図４：図は、ワッシャの任意の詳細を示さず、特にこれらの図は、第１または第２の接触領域のシフトされた位置を示さない）。横方向から半導体素子１を取り囲むばねシステムは、電極部品３，４と半導体素子１との間の信頼性のある電気的接続を達成することを可能とする。例示的に、力は、クランプ素子２０によって電極部品３，４上に印加され、これにより第１の撓ませ素子７および第２の撓ませ素子８は、ワッシャ６を少なくとも１ｋＮのばね力を用いて撓ませる。ワッシャ６が圧縮されるひずみ距離６４は、例示的に少なくとも０．２ｍｍである。別の例示的実施形態では、ひずみ距離６４は、０．２ｍｍ～１．５ｍｍ、または０．４～０．６ｍｍである。そのようなばね力およびそのような距離は、半導体素子１と電極部品３，４との間の電気的接続が信頼できることを確実にする。

図４は、半導体素子１とワッシャ６との間に絶縁リング９が配置され、これにより半導体素子１がばねシステムから分離された例示的実施形態を示す。

撓ませ素子３，４は、位置合わせ素子を備え得、これにより、突出素子７０，７０’，７０’’，７０’’’，８０，８０’，８０’’，８０’’’の位置が規定される。そのような位置合わせ素子は、ピンおよびくぼみまたは任意のその他の位置固定素子であり得る。

ハウジング２は、当業者に既知のより多くの要素を含み得る。例示的に、ハウジングは、沿面電流をそらすために、その外側面に沿面セクションを有する絶縁管９２を備える（図１４および図１５）。

参照符号の一覧
１ 半導体素子
１０ カソード面
１２ アノード面
２ ハウジング
２０ クランプ素子
３ カソード電極部品
４ アノード電極部品
５，５’ ひずみ緩衝プレート
６ ワッシャ
６０ 第１の面
６１ 第１の接触領域
６２ 第２の面
６３ 第２の接触領域
６４，６４＿１，６４＿２ ひずみ距離
６５ 内縁
６６ 外縁
６８，６８’ 支持素子
６９，６９’ 皿ばね
７ 第１の撓ませ素子
７０，７０’，７０’’，７０’’’ 第１の突出素子
７２ 第１の高さ
７３ 第１のリング当接面
７５ 第３の突出素子
７６ 第３の高さ
８ 第２の撓ませ素子
８０，８０’，８０’’，８０’’’ 第２の突出素子
８２ 第２の高さ
８３ 第２のリング当接面
８５ 第４の突出素子
８６ 第４の高さ
９ 絶縁リング
９０ 絶縁体
９２ 絶縁管

Claims (17)

1. カソード面（１０）および前記カソード面（１０）とは反対のアノード面（１２）を有する半導体素子（１）とハウジング（２）とを備える半製品半導体スイッチングデバイスであって、
   前記カソード面（１０）上の前記半導体素子（１）上に配置されたカソード電極部品（３）と、
   前記アノード面（１２）上の前記半導体素子（１）上に配置されたアノード電極部品（４）とを備え、前記カソード電極部品（３）および前記アノード電極部品（４）は、前記半導体素子（１）を超えて横方向に突出し、前記半製品半導体スイッチングデバイスはさらに、
   前記半導体素子（１）を前記カソード電極部品（３）とアノード電極部品（４）との間にクランプするために前記半導体素子（１）を横方向に取り囲むばねシステムを備え、
   前記ばねシステムは、前記半導体素子（１）を横方向に取り囲むリング形状のワッシャ（６）を備え、ワッシャ（６）は、第１の面（６０）および前記第１の面（６０）とは反対の第２の面（６２）を備え、ワッシャ（６）は、少なくともばね撓みまでの変形下においてその形状を再現可能に保つ材料から作られ、
   前記ワッシャ（６）は、前記第１の面（６０）上の前記ワッシャ（６）の第１の接触領域（６１）において前記ワッシャ（６）に接触する少なくとも１つの第１の突出素子（７０，７０’，７０’’，７０’’’；７５）を備える第１の撓ませ素子（７）と、前記第２の面（６２）上の前記ワッシャ（６）の第２の接触領域（６３）において前記ワッシャ（６）に接触する少なくとも１つの第２の突出素子（８０，８０’，８０’’，８０’’’；８５）を備える第２の撓ませ素子（８）とによって、前記カソード電極部品（３）と前記アノード電極部品（４）との間で撓むことが可能であり、前記第１の接触領域（６１）および前記第２の接触領域（６３）が前記カソード面（１０）に平行な平面において互いに横方向に配置されるように、前記第１の接触領域（６１）は、前記第２の接触領域（６３）に対して横方向に変位され、前記第１の撓ませ素子（７）および前記第２の撓ませ素子（８）は、クランプ中に前記ばね撓み以下のひずみ距離（６４）だけ前記ワッシャ（６）を撓ませるように適合され、前記ひずみ距離（６４）は、クランプされた状態において前記カソード電極部品（３）、前記半導体素子（１）および前記アノード電極部品（４）間で電気的接触が達成可能であるように十分大きいことを特徴とする、半製品半導体スイッチングデバイス。
2. 前記デバイスは、１つが前記半導体素子（１）と前記カソード電極部品（３）との間に配置され、１つが前記半導体素子（１）と前記アノード電極部品（４）との間に配置された、ひずみ緩衝プレート（５，５’）を備えることを特徴とする、請求項１に記載の半製品半導体スイッチングデバイス。
3. ワッシャ（６）は、鋼から作られることを特徴とする、請求項１または請求項２に記載の半製品半導体スイッチングデバイス。
4. 前記第１の撓ませ素子（７）は、各々が第１の高さ（７２）を有する複数の前記第１の突出素子（７０，７０’，７０’’，７０’’’）を有するリング形状であり、第１の突出素子（７０，７０’，７０’’，７０’’’）は、前記第１の面（６０）に向かって第１のリング当接面（７３）に沿って互いに離間され、
   前記第２の撓ませ素子（８）は、各々が第２の高さ（８２）を有する複数の前記第２の突出素子（８０，８０’，８０’’，８０’’’）を有し、第２の突出素子（８０，８０’，８０’’，８０’’’）は、前記第２の面（６２）に向かって第２のリング当接面（８３）に沿って互いに離間され、前記第１の突出素子（７０，７０’，７０’’，７０’’’）は、前記第２の突出素子（８０，８０’，８０’’，８０’’’）に対して変位されて位置決められ、前記第１の高さ（７２）および前記第２の高さ（８２）は、前記ひずみ距離（６４）と少なくとも同じ大きさであり、前記第１の突出素子（７０，７０’，７０’’，７０’’’）は、前記第１の接触領域（６１）で前記ワッシャ（６）に接触し、前記第２の突出素子（８０，８０’，８０’’，８０’’’）は、前記第２の接触領域（６３）で前記ワッシャ（６）に接触することを特徴とする、請求項１から請求項３のいずれか１項に記載の半製品半導体スイッチングデバイス。
5. 前記第１の突出素子（７０，７０’，７０’’，７０’’’）は、互いに一定の間隔で配置され、または少なくとも１つの第１の突出素子（７０，７０’，７０’’，７０’’’）は、２つの第２の突出素子（８０，８０’，８０’’，８０’’’）の間の中央位置に配置されることを特徴とする、請求項４に記載の半製品半導体スイッチングデバイス。
6. 前記半導体素子（１）のゲート電極は、外部回路ユニットに前記第１の突出素子（７０，７０’，７０’’，７０’’’）を介して電気的に接続されることを特徴とする、請求項４または請求項５に記載の半製品半導体スイッチングデバイス。
7. 第１の突出素子（７０，７０’，７０’’，７０’’’）の数は、第２の突出素子（８０，８０’，８０’’，８０’’’）の数とは異なることを特徴とする、請求項４から請求項６のいずれか１項に記載の半製品半導体スイッチングデバイス。
8. 前記第２の撓ませ素子（８）は、絶縁材料から作られ、前記第２の撓ませ素子（８）は、前記半導体素子（１）を前記ワッシャ（６）から分離することを特徴とする、請求項４から請求項７のいずれか１項に記載の半製品半導体スイッチングデバイス。
9. 前記第１の突出素子（７５）は、リング形状であり、第３の高さ（７６）を有し、前記第１の突出素子（７５）は、前記ワッシャの内縁（６５）に沿って前記第１の接触領域（６１）で前記ワッシャ（６）に接触し、前記第２の突出素子（８５）は、リング形状であり、第４の高さ（８６）を有し、前記第２の突出素子（８５）は、前記ワッシャ（６）の外縁（６６）に沿って前記第２の接触領域（６３）で前記ワッシャ（６）に接触し、前記第３の高さ（７６）および前記第４の高さ（８６）の各々は、前記ひずみ距離（６４）と少なくとも同じ大きさである、請求項１～請求項３のいずれか１項に記載の半製品半導体スイッチングデバイス。
10. 前記第１の突出素子（７５）および前記第２の突出素子（８５）は、前記ワッシャの横方向の幅の２５％未満の横方向の幅を有することを特徴とする、請求項９に記載の半製品半導体スイッチングデバイス。
11. 前記第２の撓ませ素子（８）は、前記電極部品のうちの１つと一体に形成されることを特徴とする、請求項９または請求項１０に記載の半製品半導体スイッチングデバイス。
12. 前記第１の撓ませ素子（７）は、各々が第１の高さ（７２）を有する複数の第１の突出素子（７０，７０’，７０’’，７０’’’）と、前記ワッシャの内縁（６５）に沿って前記ワッシャ（６）に接触する第３の高さ（７６）を有するリング形状の第３の突出素子（７５）とを有するリング形状であり、第１の突出素子（７０，７０’，７０’’，７０’’’）は、第１のリング当接面（７３）に沿って互いに離間され、
    前記第２の撓ませ素子（８）は、各々が第２の高さ（８２）を有する複数の第２の突出素子（８０，８０’，８０’’，８０’’’）と、前記ワッシャの外縁（６６）に沿って前記ワッシャ（６）に接触する第４の高さ（８６）を有するリング形状の第４の突出素子（８５）とを有するリング形状であり、第２の突出素子（８０，８０’，８０’’，８０’’’）は、第２のリング当接面（８３）に沿って互いに離間され、
    前記第１の突出素子（７０，７０’，７０’’，７０’’’）は、前記第２の突出素子（８０，８０’，８０’’，８０’’’）に対して互いに横方向に変位されて位置決めされ、
    少なくとも、
    － 前記第１の高さ（７２）および前記第２の高さ（８２）が、前記ひずみ距離（６４）と少なくとも同じ大きさであるか、
    － 前記第３の高さ（７６）および前記第４の高さ（８６）が、前記ひずみ距離（６４）と少なくとも同じ大きさであり、
    － 前記第１の突出素子（７０，７０’，７０’’，７０’’’）は、前記第１の接触領域（６１）で前記ワッシャ（６）に接触し、前記第２の突出素子（８０，８０’，８０’’，８０’’’）は、前記第２の接触領域（６３）で前記ワッシャ（６）に接触することを特徴とする、請求項１～請求項３のいずれか１項に記載の半製品半導体スイッチングデバイス。
13. 請求項１～請求項１２のいずれか１項に記載の半製品半導体スイッチングデバイスは、前記カソード電極部品（３）、前記半導体素子（１）および前記アノード電極部品（４）を電気的に接続するように、クランプ素子（２０）によって前記カソード電極部品（３）と前記アノード電極部品（４）との間にクランプされ、前記クランプ素子（２０）は、前記カソード電極部品（３）および前記アノード電極部品（４）上に力を印加し、
    前記第１の撓ませ素子（７）および前記第２の撓ませ素子（８）は、前記ワッシャ（６）を前記ひずみ距離（６４）だけ撓ませることを特徴とする、半導体スイッチングデバイス。
14. 前記第１の撓ませ素子（７）および前記第２の撓ませ素子（８）は、前記ワッシャ（６）を少なくとも１ｋＮのばね力を用いて撓ませることを特徴とする、請求項１３に記載の半導体スイッチングデバイス。
15. 前記ひずみ距離（６４）は、少なくとも０．２ｍｍであることを特徴とする、請求項１３または請求項１４に記載の半導体スイッチングデバイス。
16. 前記ひずみ距離（６４）は、０．２ｍｍ～１．５ｍｍであることを特徴とする、請求項１５に記載の半導体スイッチングデバイス。
17. 前記ひずみ距離（６４）は、０．４ｍｍ～０．６ｍｍであることを特徴とする、請求項１６に記載の半導体スイッチングデバイス。

Images