JP3390653B2 - 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ゲート電極を有
する半導体スイッチング素子、および電流路を介して上
記半導体スイッチング素子のゲート電極とカソード電極
との間にターンオフ電流を供給するゲートドライバを備
えた半導体スイッチング装置、この半導体スイッチング
装置を使用してなる半導体スタック装置および電力変換
装置に関する。

【０００２】

【従来の技術】従来の半導体スイッチング装置の回路構
成の一例を、図２８に示す。同図において、参照符号３
Ｐは半導体スイッチング素子であり、ここでは、それは
ＧＴＯ（ゲートターンオフ・サイリスタ）である。ＧＴ
Ｏ３Ｐのゲートとカソード間には、ゲートターンオン制
御電流Ｉ_GPを発生させるゲートドライバ４Ｐが接続され
ており、同ドライバ４Ｐは、上記ゲートターンオン制御
電流Ｉ_GPをＧＴＯ３Ｐのゲートに印加することで、ＧＴ
Ｏ３Ｐをターンオンさせる。更に、同ドライバ４Ｐは、
電流変化率ｄＩ_GQP／ｄｔが２０〜５０Ａ／μｓで与え
られるゲート逆電流Ｉ_GQPをゲートからカソードに向け
て通電する。このゲート逆電流Ｉ_GQPは、アノード電流
Ｉ_APより分流したものである。このとき、ターンオフゲ
インは２〜５までの範囲内の値となり、ＧＴＯ３Ｐはタ
ーンオフする。

【０００３】又、アノード電極とカソード電極間電圧Ｖ
_AKPの上昇率（ｄＶ_AKP／ｄｔ）とサージ電圧とを抑える
ために、一般にスナバ回路が用いられる。ここでは、ス
ナバ回路は、次の通りに構成される。即ち、スナバコン
デンサＣｓとスナバダイオードＤ_SとがＧＴＯ３Ｐに対
して並列に接続されており、また、ＧＴＯ３Ｐのターン
オフ時にスナバコンデンサＣｓに充電された電荷を放電
するために、スナバ抵抗Ｒ_SがスナバダイオードＤ_Sに対
して並列に接続されている。

【０００４】又、インダクタンス１Ｐは、ＧＴＯ３Ｐが
ターンオンしたときに流れる陽極電流Ｉ_APの上昇率ｄＩ
_AP／ｄｔを１０００Ａ／μｓ以下に抑えるためのもので
あり、インダクタンス１Ｐに対して並列接続された還流
ダイオード２Ｐは、ＧＴＯ３Ｐがターンオフした時にイ
ンダクタンス１Ｐに発生したエネルギーを還流させるた
めのものである。

【０００５】尚、インダクタンスＬｓは、上記スナバ回
路の配線の浮遊インダクタンスである。

【０００６】上記の半導体スイッチング装置の回路に対
して、ターンオフ試験を実施して得られた実測波形を、
図２９に示す。同図において、波形Ｃ１Ｐ，Ｃ２Ｐ及び
Ｃ３Ｐは、それぞれ陽極電流Ｉ_AP，アノード電極とカソ
ード電極間電圧Ｖ_AKP及びゲート逆電流Ｉ_GQPを示す波形
であり、横軸は時間軸である。

【０００７】図２９において、時刻ｔＰ１ではＧＴＯ３
Ｐはターンオン状態にあり、ゲート逆電流Ｉ_GQPは０の
状態にある。この時に、ゲート逆電流Ｉ_GQPの上昇率ｄ
Ｉ_GQP／ｄｔの絶対値を２０〜５０Ａ／μｓとしてゲー
ト逆電流Ｉ_GQPを立ち上げ、ＧＴＯ３Ｐ自身が持つター
ンオフゲイン（陽極電流Ｉ_AP／ゲート逆電流Ｉ_GQPで与
えられる比の絶対値）のしきい値に当該ターンオフゲイ
ンが達すると（時刻ｔＰ２）、陽極電流Ｉ_APは減少し始
め、ＧＴＯ３Ｐのアノード電極とカソード電極間電圧Ｖ
_AKPが上昇し始める。この時、前述したスナバ回路側に
も電流Ｉ_Sが流れ出すこととなり、この電流Ｉ_Sの上昇率
とスナバ回路のインダクタンス（スナバインダクタン
ス）Ｌｓにより電圧が発生し、この電圧がアノード電極
とカソード電極間電圧Ｖ_AKPに重畳される結果、スパイ
ク電圧Ｖ_DSPが発生する（時刻ｔＰ３）。このスパイク
電圧Ｖ_DSPは、電力損失の原因となる。例えば、約４０
００Ａの電流が流れるときは、上記電力ロスは数ＭＷに
もなる。そのため、このスパイク電圧Ｖ_DSPを出来る限
り低い値に抑える必要があり、従来よりスナバインダク
タンスＬ_Sを低減する努力が続けられてきた。

【０００８】又、スパイク電圧Ｖ_DSPの発生後のアノー
ド電極とカソード電極間電圧Ｖ_AKPの上昇率ｄＶ_AKP／ｄ
ｔが急峻に変化し、陽極電流Ｉ_APに極大値が発生し（時
刻ｔＰ４）、それ以後は、テール電流が発生する。その
ため、このテール電流と上記電圧Ｖ_AKPとの積により、
電力損失が更に発生する。そして、上記電圧Ｖ_AKPは、
時刻ｔＰ５において、ピーク電圧に達する。その後は、
上記電圧Ｖ_AKPは、電源電圧Ｖ_DDに到達する。

【０００９】そこで、このような上昇率ｄＶ_AKP／ｄｔ
を抑制するために、既述したスナバコンデンサＣ_Sが必
要となる。その容量値は、Ｉ_AP／（ｄＶ_AKP／ｄｔ）で
表され、通常は、ｄＶ_AKP／ｄｔ≦１０００Ｖ／μｓの
関係式を満足するように選定されている。

【００１０】図３０及び図３１は、図２８で示した従来
の半導体スイッチング装置で用いられているＧＴＯ３Ｐ
の構造（同構造は、ＧＴＯ素子のパッケージと２つのス
タック電極に大別される。）を示した図であり、両図
は、ゲートドライバ４Ｐを含めて図示されている。その
内、図３０は、図３１に示す矢印方向ＤＰ２から眺めた
ＧＴＯ３Ｐの側面図を示すものであるが、その内の一部
分だけは断面図形式で以て表示されている。又、図３１
は、図３０に示す矢印方向ＤＰ１からＧＴＯ３Ｐを見た
ときのスタック電極２７Ｐａを除いた部分の平面図であ
る。

【００１１】両図３０，３１において、各参照符号は以
下の部材を示す。即ち、２０ＰはＧＴＯ素子、４ＰＬは
ゲートドライバ４Ｐの内部インダクタンス、２１Ｐ及び
２２Ｐは、それぞれ、共に同軸構成のシールド線もしく
はツイストされたリード線からなるゲート外部リード
（ゲート取り出し線）及びカソード外部リード（カソー
ド取り出し線）である。そして、ＧＴＯ素子２０Ｐのゲ
ート端子２５Ｐとゲート外部リード２１Ｐの一端とを金
属性の連結部材２３Ｐに溶接又は半田付けすることによ
り、又は嵌合することにより、両者２５Ｐ，２１Ｐを一
体化すると共に、カソード端子２６Ｐとカソード外部リ
ード２２Ｐの一端とを金属性の連結部材２４Ｐに溶接又
は半田付けして、又は嵌合して、両者２６Ｐ，２２Ｐを
一体化する。これにより、両端子２５Ｐ、２６Ｐは、そ
れぞれ上記リード２１Ｐ，２２Ｐを介してゲートドライ
バ４Ｐに接続される。

【００１２】参照符号２７Ｐａ，２７Ｐｂは、ＧＴＯ素
子２０Ｐを加圧するためのスタック電極である。

【００１３】参照符号２８ＰはＧＴＯのセグメントが形
成された半導体基板であり、半導体基板２８Ｐの上側表
面の最外周部上にＡ１（アルミニウム）のゲート電極２
９Ｐａが形成され、そのゲート電極２９Ｐａよりも内側
の上記上側表面上にカソード電極２９Ｐｂが各セグメン
トに対応して形成されている。又、３０Ｐ及び３１Ｐ
は、それぞれ半導体基板２８Ｐの上側表面上のカソード
電極２９Ｐｂの上側表面上に順次積載して配設されたカ
ソード歪緩衝板及びカソードポスト電極であり、他方、
３２Ｐ及び３３Ｐは、それぞれ半導体基板２８Ｐの裏面
に形成されたアノード電極（図示せず）（上記裏面中、
カソード電極２９Ｐｂとは、反対側に位置する面に該当
している）上に順次積載されたアノード歪緩衝板及びア
ノードポスト電極である。

【００１４】又、３４Ｐは半導体基板２８Ｐのゲート電
極２９Ｐａの上側表面に接したリング状ゲート電極、３
５Ｐは環状絶縁体３６Ｐを介してリング状ゲート電極３
４Ｐをゲート電極２９Ｐａに押圧する皿バネ、３７Ｐ
は、リング状ゲート電極３４Ｐをカソード歪緩衝板３０
Ｐ及びポスト電極３１Ｐから絶縁するための絶縁シート
であり、３８Ｐは、その一端がリング状ゲート電極３４
Ｐにろう付けあるいは溶接などによって固着され且つそ
の他端がゲート端子２５Ｐに電気的に接続されたゲート
リードであり、３９Ｐは、その一他がカソードポスト電
極３１Ｐに固着され且つ他端がカソード端子２６Ｐをな
した第１のフランジであり、４０Ｐはアノードポスト電
極３３Ｐにその一端が固着された第２のフランジであ
り、４１Ｐは、その開口の内面上にゲート端子２５Ｐが
配設された、しかも突起部４２Ｐを有する絶縁筒であ
り、絶縁筒４１Ｐの上下面より突出した両端部４３Ｐ
ａ，４３Ｐｂはそれぞれ第１及び第２のフランジ３９Ｐ
及び４０Ｐと気密に固着されており、これによりＧＴＯ
素子２０Ｐは密閉された構造となっている。

【００１５】

【発明が解決しようとする課題】従来の半導体スイッチ
ング装置には、大別して２つの問題点がある。

【００１６】(1)先ず、その第一は、例えば図３１に示
したように、ゲート逆電流の取り出しリード２１Ｐがリ
ング状ゲート電極３４Ｐの内の局所的な部分から取り出
されているという点である。このため、ゲート逆電流の
取り出しが一方向となる。その結果、ターンオフ時に、
カソード電流の不均一が発生し、上述したスパイク損失
やテール電流による損失という電力損失が全てＧＴＯ内
部のカソード面の一部に局部的に集中し、局部的な温度
上昇の発生によりＧＴＯの各素子ないし各セグメントが
破壊されて導通状態となり、結果的にターンオフが失敗
するという事態が起こる蓋然性が高いという問題点があ
り、このため装置としての信頼性に問題が生じていた。

【００１７】この点を模式的に説明するのが、図３２の
ＧＴＯ素子の平面図と、図３３のＧＴＯ素子の断面図で
ある。図３３は、図３２に示す線ＣＳＡ−ＣＳＢに関す
る縦断面図にあたる。即ち、円柱状のウェハ内に形成さ
れたＧＴＯの各素子の内で、リング状ゲート電極３４Ｐ
に近い領域、例えば領域ＲＥＯ内に形成されたものほ
ど、そのゲート逆電流は、それよりも内側の領域ＲＥＩ
にあるＧＴＯ素子の場合よりも、より一層早く引き抜か
れることとなり、従って、より早くターンオフされるこ
ととなる。それに対して、ウェハ中心部の領域ＲＥＣ内
に形成されたＧＴＯのセグメントは最もターンオフする
のに長い時間を必要とすることとなり、この中心部領域
ＲＥＣ内の各セグメントのカソード電極へ向けて、その
周りの各セグメントからカソード電流Ｉ_Kが流入してく
ることとなるので、ＧＴＯのウェハ内部の一部に電流集
中が生じてしまうのである。

【００１８】(2)第２の問題点は、スナバ回路、特にス
ナバコンデンサの存在に起因するものである。即ち、上
述したように、ターンオフ時にスナバコンデンサＣｓ
（図２８）にチャージアップされた電荷は、次回のター
ンオフ迄にこれを完全に放電しておく必要がある。そこ
で、ＧＴＯ３Ｐのターンオン時にスナバ抵抗Ｒ_Sを通し
て上記電荷を放電しているが、このため、大きな電力損
失が生じている。この時のスナバ抵抗Ｒ_Sに生じる消費
電力の容量は、ＰＷ＝１／２＊Ｃｓ＊ｆ（Ｖ_DD ²＋（Ｖ
_DM−Ｖ_DD）²）の関係式で表される。ここで、Ｖ_DDは電
源電圧，Ｖ_DMはスナバコンデンサＣＳがターンオフ時に
チャージアップされたときの電圧である。そのため、装
置全体を冷却するための冷却装置を設ける必要性が生じ
る。

【００１９】このような電力容量のスナバ抵抗を接続す
ることは、当該スナバ抵抗で生じる電力分だけが、本来
伝達すべき電力の内のロス分となってしまい、効率の低
下をもたらすと共に、上記冷却装置の設置の必要性を生
じさせるので、その点が、装置全体の簡素化，小形化を
すすめる上で大変大きな問題となっていた。

【００２０】そこで、これら問題を解決するため、第
１、第２及び第３電極を有し、前記第３電極に印加され
たターンオン制御電流に応じてオン状態となったときは
前記第１電極に流れ込む主電流を前記第１電極から前記
第２電極へと直接に流す半導体スイッチング素子と、前
記第３電極と前記第２電極との間に接続され、前記ター
ンオン制御電流を生成して前記第３電極に印加する駆動
制御手段とを備え、ターンオフ時には、前記主電流の全
てを前記ターンオン制御電流とは逆方向に前記第１電極
から前記第３電極を介して前記駆動制御手段へと転流さ
せた、半導体スイッチング装置を案出し、一応の解決を
図った。しかし、現実に製品化を図る上で更なる検討を
加えたところ、半導体スイッチング素子とゲートドライ
バとの接続、特に両者を接続する導体と半導体スイッチ
ング素子との結合部分の構成には、高い加工精度が要求
され、組立作業が煩雑になるという問題点を解決する必
要があることが判明した。

【００２１】この発明は、以上のような問題点を解決す
るためになされたもので、半導体ウエハ内の一部の半導
体スイッチング素子に電力損失が局部的に集中すること
を防止して素子破壊を防止し、以て装置の信頼性向上を
図るような半導体スイッチング装置等において、上記導
体と半導体スイッチング素子との結合が簡単な構造とな
り、組立作業も容易簡便となる半導体スイッチング装
置、これを使用した半導体スタック装置および電力変換
装置を得ることを目的とする。

【００２２】

【課題を解決するための手段】この発明の請求項１に係
わる半導体スイッチング装置は、半導体スイッチング素
子を周方向に延在するゲート端子を備えたものとし、電
流路をゲート側電流路を形成する第１の導電層とカソー
ド側電流路を形成する第２の導電層とを絶縁層を介して
積層してなる配線基板とし、上記半導体スイッチング素
子のアノード電極とカソード電極とにそれぞれ当接して
軸方向に上記半導体スイッチング素子を両側から押圧す
る、第１の導体板および第２の導体板と、上記ゲート端
子と上記アノード電極側の上記第１の導体板との間に介
在し、圧接時軸方向に変形収縮して蓄勢状態となる弾性
材から成る絶縁体リングと、上記カソード電極側の上記
第２の導体板と上記配線基板の一方の表面に露出した第
２の導電層との間に軸方向に圧接して介在する導電性カ
ソードスぺーサリングとを備え、上記ゲート端子を軸方
向に圧接して、上記ゲート端子を上記配線基板の他方の
表面に露出した上記第１の導電層に、上記カソード電極
を上記第２の導体板および上記カソードスぺーサリング
を介して第２の導電層に、それぞれ電気的に接続したも
のである。

【００２３】この発明の請求項２に係わる半導体スイッ
チング装置は、請求項１において、絶縁体リングを蛇腹
形状で構成したものである。

【００２４】この発明の請求項３に係わる半導体スイッ
チング装置は、請求項１または２において、絶縁体リン
グが、その軸方向端面に弾性接触子を備え、該弾性接触
子が圧接時軸方向に変形収縮して蓄勢状態となるもので
ある。

【００２５】この発明の請求項４に係わる半導体スイッ
チング装置は、半導体スイッチング素子を周方向に延在
するゲート端子を備えたものとし、電流路をゲート側電
流路を形成する第１の導電層とカソード側電流路を形成
する第２の導電層とを絶縁層を介して積層してなる配線
基板とし、上記半導体スイッチング素子のアノード電極
とカソード電極とにそれぞれ当接して軸方向に上記半導
体スイッチング素子を両側から押圧する、第１の導体板
および第２の導体板と、上記ゲート端子と上記アノード
電極側の上記第１の導体板との間に介在し、互いに係合
する固定側部材と可動側部材とから成り、該固定側部材
は上記ゲート端子に当接し、該可動側部材は回動するこ
とにより上記回動軸の軸方向に移動する絶縁体リング
と、上記カソード電極側の上記第２の導体板と上記配線
基板の一方の表面に露出した第２の導電層との間に軸方
向に圧接して介在する導電性カソードスぺーサリングと
を備え、上記ゲート端子を軸方向に圧接して、上記ゲー
ト端子を上記配線基板の他方の表面に露出した上記第１
の導電層に、上記カソード電極を上記第２の導体板およ
び上記カソードスぺーサリングを介して第２の導電層
に、それぞれ電気的に接続したものである。

【００２６】この発明の請求項５に係わる半導体スイッ
チング装置は、請求項４において、配線基板を半導体ス
イッチング素子の周方向に複数に分割可能にしたもので
ある。

【００２７】この発明の請求項６に係わる半導体スイッ
チング装置は、請求項１〜５のいずれかにおいて、カソ
ード電極側の第２の導体板と配線基板の表面に露出した
第２の導電層との間のカソードスぺーサリングが、上記
第２の導体板の一部として該第２の導体板と一体的に形
成されたものである。

【００２８】この発明の請求項７に係わる半導体スイッ
チング装置は、請求項１〜６のいずれかにおいて、絶縁
体リングの軸方向端面に、位置合わせのための突起を備
え、該突起を挿入する穴を、半導体スイッチング装置の
ゲート端子、配線基板、カソードスぺーサリング、第１
の導体板および第２の導体板に設けたものである。

【００２９】この発明の請求項８に係わる半導体スイッ
チング装置は、請求項１〜６のいずれかにおいて、絶縁
体リングの軸方向端面に位置合わせのための凹部と、半
導体スイッチング装置のゲート端子、配線基板、カソー
ドスぺーサリング、第１の導体板および第２の導体板の
上記凹部に対応する位置に配設された穴とを設け、上記
凹部と上記穴とで形成される領域に、棒状の絶縁体を挿
入するものである。

【００３０】この発明の請求項９に係わる半導体スイッ
チング装置は、半導体スイッチング素子を周方向に延在
し、その端部を筒状に形成したゲート端子を備えたもの
とし、電流路をゲート側電流路を形成する第１の導電層
とカソード側電流路を形成する第２の導電層とを絶縁層
を介して積層してなり、上記半導体スイッチング素子の
周方向に複数に分割可能な配線基板とし、上記半導体ス
イッチング素子のカソード電極に当接して軸方向に上記
半導体スイッチング素子を押圧する導体板と、該導体板
と上記配線基板の一方の表面に露出した第２の導電層と
の間に軸方向に圧接して介在する導電性カソードスぺー
サリングと、上記配線基板に固定され第１の導電層と電
気的に接続されて筒状に形成された導電性の第１の弾性
接触子と、上記配線基板に固定され第２の導電層と電気
的に接続されて筒状に形成された導電性の第２の弾性接
触子とを備え、上記第１の弾性接触子で上記ゲート端子
を、上記第２の弾性接触子で上記導体板を、それぞれ径
方向の外方から内方に向かって狭持圧接して、上記ゲー
ト端子を上記第１の導電層に、上記カソード電極を第２
の導電層に、それぞれ電気的に接続したものである。

【００３１】この発明の請求項１０に係わる半導体スイ
ッチング装置は、半導体スイッチング素子を周方向に延
在し、弾性部材で構成されたゲート端子を備えたものと
し、電流路をゲート側電流路を形成する第１の導電層と
カソード側電流路を形成する第２の導電層とを絶縁層を
介して積層してなり、上記半導体スイッチング素子の周
方向に複数に分割可能な配線基板とし、上記半導体スイ
ッチング素子のカソード電極に当接して軸方向に上記半
導体スイッチング素子を押圧する導体板と、該導体板と
上記配線基板の一方の表面に露出した第２の導電層との
間に軸方向に圧接して介在する導電性カソードスぺーサ
リングとを備え、上記配線基板を上記ゲート端子と上記
カソードスぺーサリングとの間に挿入して上記ゲート端
子を蓄勢状態にすることにより、上記ゲート端子を軸方
向に圧接して、上記ゲート端子を上記第１の導電層に、
上記カソード電極を上記導体板および上記カソードスぺ
ーサリングを介して第２の導電層に、それぞれ電気的に
接続したものである。

【００３２】この発明の請求項１１に係わる半導体スイ
ッチング装置は、請求項１０において、ゲート端子に、
配線基板に対面する方向に突起を設け、上記配線基板上
の上記突起に対応する位置に、ホールあるいは凹部を設
けたものである。

【００３３】この発明の請求項１２に係わる半導体スイ
ッチング装置は、請求項１〜１１のいずれかにおいて、
導体板あるいは第１および第２の導体板を、半導体スイ
ッチング素子からの発熱を放熱する冷却部材で構成した
ものである。

【００３４】この発明の請求項１３に係わる半導体スタ
ック装置は、半導体スイッチング素子と半導体スイッチ
ング素子からの発熱を放熱する冷却部材とを積み重ね取
付枠内に配置してなる、請求項１〜１２のいずれかに記
載の半導体スイッチング装置を使用したものである。

【００３５】この発明の請求項１４に係わる電力変換装
置は、半導体スイッチング素子をゲート制御して電力変
換を行うゲート制御装置を備えた、請求項１〜１２のい
ずれかに記載の半導体スイッチング装置を使用したもの
である。

【００３６】

【発明の実施の形態】本発明の半導体スイッチング装置
又は半導体スイッチング素子は、車両用電力変換装置
や、ＵＰＳ（無停電電力システム）や、産業用電力変換
装置等の各種の電力変換装置に用いられる、パワーデバ
イスである。

【００３７】本発明が提案する、新規な半導体スイッチ
ング素子の制御方法の核心部は、オン状態にある半導体
スイッチング素子に流れる主電流の全てを、駆動回路へ
転流させ、これにより半導体スイッチング素子をターン
オフ状態とする点にある。

【００３８】以下では、そのような半導体スイッチング
素子として、ゲートターンオフ・サイリスタ（以下、Ｇ
ＴＯと称す）を用いた例を示す。この場合には、ＧＴＯ
の第１，第２及び第３電極は、それぞれアノード電極，
カソード電極及びゲート電極にあたる。尚、上記半導体
スイッチング素子としては、ＧＴＯのような４層構造を
もつものに限られるわけではなく、３層構造を有するト
ランジスタを本発明の半導体スイッチング素子として用
いることも可能である。この場合には、ＮＰＮトランジ
スタ利用のときは、第１，第２，第３電極は、それぞれ
コレクタ電極，エミッタ電極及びベース電極にあたり、
又、ＰＮＰトランジスタ利用のときは、第１，第２及び
第３電極は、それぞれエミッタ電極、コレクタ電極及び
ベース電極に該当する。

【００３９】実施の形態１．図１は、本発明の実施の形
態１に係る半導体スイッチング装置１０の回路構成を示
す。同図において、各参照符号は、それぞれ次の回路要
素を示す。即ち、３は半導体スイッチング素子としての
ＧＴＯであり、このＧＴＯ３のゲート電極３Ｇとカソー
ド電極３Ｋのノード１３との間に、ゲートドライバ４
（駆動制御手段）が接続される。

【００４０】ゲートドライバ４は、その駆動電源４ａ
（電源電圧Ｖ_GD（例えば２０Ｖ））、コンデンサ４ｂ，
インダクタンス４Ｃ，トランジスタ４ｄから成る。尚、
その詳細な構成を、後述する図２で示す。

【００４１】このゲートドライバ３は、ＧＴＯ３をター
ンオンさせるためのターンオン制御電流Ｉ_Gを発生し
て、配線経路ないしラインＬ１を介してこの電流Ｉ_Gを
ゲート電極３Ｇに印加する。これに応じて、ＧＴＯ３は
オン状態となる。又、１１はノードであり、９は同装置
１０を駆動するための電源、即ち同装置１０の主回路用
電源（電源電圧Ｖ_DD）である。

【００４２】他方、１は、ＧＴＯ３がターンオンした時
に流れる主電流ないし陽極電流Ｉ_Aの上昇率ｄＩ_A／ｄｔ
を抑制するためのインダクタンスであり、２は、ＧＴＯ
３がターンオフした時にインダクタンス１に発生するエ
ネルギーを還流させるための還流用ダイオードである。

【００４３】５は、アノード電極３Ａのノード１１とカ
ソード電極３Ｋのノード１２との間にＧＴＯ３に対して
並列に接続されており、かつＧＴＯ３がターンオフした
時にアノード・カソード電極間電圧Ｖ_AKの上昇に伴って
発生するピーク電圧のみを抑制するためのピーク電圧抑
制回路である。同回路５は、後述するように、上記電圧
Ｖ_AKがターンオフ時にＧＴＯ３の電圧阻止能力に応じて
定まる所定の電圧値に所定の時間だけ上記電圧Ｖ_AKを保
持ないしクランプする機能を有する。

【００４４】ここでは、ターンオフ時に、従来、主電流
Ｉ_Aより分流してゲートドライバ４側へ流入していたゲ
ート逆電流Ｉ_GQの変化率ないし上昇率（勾配）ｄＩ_GQ／
ｄｔの絶対値を出来る限り大きくして（理想的には、｜
ｄＩ_GQ／ｄｔ｜は∞）、主電流Ｉ_Aの全てをゲート逆電
流Ｉ_GQとしてゲートドライバ４を介してノード１２へ流
すこととする。即ち、主電流Ｉ_Aとゲート逆電流Ｉ_GQと
の比の絶対値で定まるターンオフゲインＧ（＝｜Ｉ_A／
Ｉ_GQ｜）を１以下（Ｇ≦１）に設定することで、主電流
Ｉ_Aの全てを、ターンオン制御電流Ｉ_Gとは逆方向に、ア
ノード電極３Ａからゲート電極３Ｇを介してゲートドラ
イバ４及びノード１２側へと転流させ、以てＧＴＯ３を
ターンオフさせる。このとき、アノード電極３Ａからカ
ソード電極３Ｋへ向けて直接ＧＴＯ３内部を流れるカソ
ード電流Ｉ_Kは、直ちに全く流れなくなる。その意味
で、本方式は、主電流Ｉ_Aの分流ではなくて、「主電流
Ｉ_Aの転流」を実現しているのである。

【００４５】ここで、ゲートドライバ４の駆動電源（主
電源）４ａの電源電圧値Ｖ_GDと、ループＲ１のインダク
タンス値との関係に応じて、上昇率ｄＩ_GQ／ｄｔの値を
変化させることができるので、両者４（４ａ），Ｒ１の
値を適切に設定することで、上昇率｜ｄＩ_GQ／ｄｔ｜を
限りなく∞値に近い極めて大きな値に設定してやれば、
極めて短時間で主電流Ｉ_Aを全てゲートドライバ４側へ
転流させることができる。

【００４６】他方、そのようなゲート逆電流Ｉ_GQの転流
をゲートドライバ４単独で以て実現することは、当該ド
ライバ４の駆動電源４ａがとりうる電源電圧値Ｖ_GDに限
界があるため容易でないが、その反面、ゲートドライバ
４の駆動電源電圧Ｖ_GDを設定可能な実用値に設定してお
き、ゲートターンオフゲインＧを１以下とするために必
要な上昇率ｄＩ_GQ／ｄｔの絶対値を実現しうるループＲ
１の内部インダクタンスの値を設定することは、現実に
可能である。

【００４７】そこで、ゲート電極３Ｇからゲートドライ
バ４までのラインＬ１と、ゲートドライバ４と、ゲート
ドライバ４からノード１３を介してカソード電極３Ｋま
でのラインＬ２と、ゲート・カソード電極間のＧＴＯ３
内部の経路とからなるループないし経路Ｒ１内の（浮
遊）内部インダクタンスの値を、ターンオフゲインＧを
１以下とするのに必要な値にまで低減させることが求め
られる。

【００４８】但し、ゲートドライバ４は、主電流Ｉ_A以
上の値のゲート逆電流Ｉ_GQを流せるだけのキャパシタン
スを有するように、設定されなければならない。

【００４９】例えば、ゲートドライバ４の主電源４_aの
電源電圧Ｖ_GDを２０Ｖに設定し、上昇率ｄＩ_GQ／ｄｔの
絶対値を約８０００Ａ／μｓに設定する場合には、上記
ループＲ１のインダクタンス値は２．５ｎＨ以下、ゲー
トドライバ４の内部インダクタンス値は１ｎＨ以下とす
るのが好ましい。

【００５０】そのようなキャパシタンスを有するゲート
ドライバ４の具体的な回路図を、図２に示す。同図にお
いて、駆動電源５０はゲートドライバ４を駆動するため
の主電源であり、副電源５１はターンオンゲート電流用
の電源，副電源５２はターンオン用トランジスタＴr1，
Ｔr2を駆動するための駆動回路５６用の電源，副電源５
３はターンオフゲート電流用の電源，副電源５４はター
ンオフ用トランジスタＴr3を駆動するための駆動回路５
７用の電源，副電源５５は制御信号６２よりターンオン
信号及びターンオフ信号を生成する回路部５８を駆動す
るための電源であり、トランジスタＴr1は図３に示すタ
ーンオン・ハイゲート電流Ｉ_G1を供給するためのスイッ
チであり、トランジスタＴr2はターンオン・定常ゲート
電流Ｉ_G2を供給するためのスイッチ，トランジスタＴr3
はターンオフゲート電流Ｉ_GQ（ゲート逆電流）を供給す
るためのスイッチである。尚、上記電流Ｉ_G1，Ｉ_G2を総
称したのが、ターンオン制御電流Ｉ_Gである。Ｃ１はター
ンオンゲート電流Ｉ_G用のコンデンサであり、Ｃ２はタ
ーンオフゲート電流Ｉ_GQ用のコンデンサである。

【００５１】以上のゲートドライバ回路４において、外
部より制御信号６２を与えると、ノイズカット回路５９
は制御信号６２より制御信号６２に含まれるノイズ成分
を取り除き、ノイズ除去された制御信号を受けて、ター
ンオン信号生成回路６０，ターンオフ信号生成回路６１
は、それぞれターンオン用信号６３とターンオフ用信号
６４を生成して、各信号６３，６４を対応する駆動回路
５６，５７へ供給する。

【００５２】同信号６３，３４を受け取った両駆動回路
５６，５７は、次の通りに動作する。即ち、時刻ｔ₀₁に
おいて、駆動回路５６は、トランジスタＴr1を駆動でき
るだけの信号を生成し、これをトランジスタＴr1のベー
スへと供給する。ここで、両コンデンサＣ１とＣ２は、
それぞれ副電源５１と副電源５３により充電されている
ので、ターンオン・ハイゲート電流Ｉ_G1がコンデンサＣ
１からトランジスタＴr1を通してＧＴＯ３へと流れる。
そして、時刻ｔ₀₂において、駆動回路５６は、トランジ
スタＴr1のベース電流の供給を止め、今度は、トランジ
スタＴr2を駆動できるだけのベース電流を発生して、こ
れをトランジスタＴr2のベースへ供給する。これによ
り、トランジスタＴr1はオフし、代わってトランジスタ
Ｔr2がオンし、ターンオン・定常ゲート電流Ｉ_G2がコン
デンサＣ１からトランジスタＴr2を通してＧＴＯ３へと
流れる。

【００５３】また、時刻ｔ₁では、駆動回路５６はトラ
ンジスタＴr2のベース電流の供給を止め、駆動回路５７
が、信号６４に応じて、トランジスタＴr3をオンするの
に必要なベース電流を生成して、これをトランジスタＴ
r3のベースへ供給する。これにより、トランジスタＴr2
はオフし、代わってトランジスタＴr3がオンする結果、
コンデンサＣ２に充電されている電荷がトランジスタＴ
r3を介してＧＴＯ３側へと放電されることとなり、従っ
て、ターンオフゲート電流Ｉ_GQがＧＴＯ３からトランジ
スタＴr3を通してＧＴＯ３のカソード電極３Ｋのノード
１３へ流れることとなる。しかも、この電流Ｉ_GQは、極
めて短時間の間に主電流Ｉ_Aの絶対値と等しいか、又は
それ以上の値となり、逆に、カソード電流は極めて短時
間の間に０値へ減少する。

【００５４】上述した通り、ターンオフゲインＧが１以
下となるような上昇率ｄＩ_GQ／ｄｔを実現するために
は、ゲートドライバ４内部の配線経路を含むループＲ１
全体のインダクタンス値を低減することが必要である。
そして、この点は、ＧＴＯ素子の配線ないしパッケージ
構造という機構部品の改良を以て実現することが望まれ
る。

【００５５】しかるに、従来のＧＴＯ３Ｐのパッケージ
構造は、図３０及び図３１で示した様な構造となってい
るため、ＧＴＯ素子２０Ｐの内部のインダクタンス（リ
ード２１Ｐ〜リング状ゲート電極３４Ｐ〜カソード電極
３０Ｐ〜リード２２Ｐまでの経路のインダクタンス）
は、例えば５０ｎＨ程度もの大きな値であった。この値
では、到底、約８０００Ａ／μｓもの上昇率ｄＩ_GQ／ｄ
ｔを達成することはできない。従って、このＧＴＯ素子
２０Ｐの内部インダクタンス値を、例えば２ｎＨ以下と
いうような所望値にまで低減するためには、ゲート側の
連結部２３Ｐ及びカソード側の連結部２４ＰとＧＴＯ素
子２０Ｐのゲート端子２５Ｐ及びカソード端子２６Ｐと
のそれぞれの結合で生じるロスや，ゲート外部リード２
１Ｐ及びカソード外部リード２２Ｐとゲートドライバ４
Ｐとのそれぞれの結合で生じるロスや，ゲートリード３
８Ｐのインダクタンス値や、更にはループＲ１中の全イ
ンダクタンス値の内の９０％をも占めるゲート及びカソ
ードの各外部リード線２１Ｐ，２２Ｐ自体のインダクタ
ンス値を低減する必要がある。

【００５６】そこで、本願出願人は、上述した観点から
ＧＴＯ素子のパッケージ構造を検討し、改良を加えるこ
ととし、その結果、つぎの様な構造を有する圧接型半導
体素子を実現した。

【００５７】即ち、図４は、圧接型ＧＴＯ素子２０と、
それを上下方向から加圧するスタック電極２７ａ，２７
ｂとを示す断面図であり、又、図５は、図４に示す矢印
方向Ｄ１からＧＴＯ素子２０を眺めた正面図（スタック
電極２７ａを除く）である。従って、図５の線ＳＡ−Ｓ
Ｂに関する縦断面図が図４にあたる。

【００５８】両図４，５において、各参照符号は、以下
の部材を示す。即ち、２０は圧接型半導体素子、即ち、
ここではＧＴＯ素子の全体を示し、２８はＧＴＯの各セ
グメントが形成された半導体基板であり、半導体基板２
８の上側表面の内の外周部側に位置する面上にＡ１（ア
ルミニウム）のゲート電極２９ａが形成されており、さ
らにゲート電極２９ａよりも内側の半導体基板２８の上
側表面上には、各セグメントの位置に対応して各カソー
ド電極２９ｂが形成されている。各セグメントの構造な
いしＧＴＯ素子のウェハ構造は、図３３の断面図に示し
た構造と同様である。

【００５９】３０及び３１は、それぞれ半導体基板２８
の上側表面上のカソード電極２９ｂの上側表面上に順次
に積載されたカソード歪緩衝板及びカソードポスト電極
であり、他方、３２及び３３は、それぞれ半導体基板８
の裏面上に形成された図示しないアノード電極の表面
（カソード電極２９ｂと反対側の面）上に順次に積載さ
れたアノード歪緩衝板及びアノードポスト電極であり、
３４は半導体基板２８のゲート電極２９ａの上側表面に
接するリング状ゲート電極であり、３８は環状金属板か
らなるリング状ゲート端子であって、その内周平面２５
がリングゲート電極３４と摺動可能に同電極３４に対し
て接触・配置されている。３５は、環状絶縁体３６を介
して、リング状ゲート端子３８とともに、リング状ゲー
ト電極３４をゲート電極２９ａに対して押圧するための
皿バネあるいは波バネのような弾性体であり、３７は、
リング状ゲート電極３４をカソード歪緩衝板３０及びカ
ソードポスト電極３１から絶縁するための絶縁シート等
からなる絶縁体であり、２６は、その一端部分がカソー
ドポスト電極３１に固着された第１のフランジであり、
４０は、その一端部分がアノードポスト電極３３に固着
された第２のフランジであり、４１はセラミック等から
なり、リング状ゲート端子３８を挟んで上下に分割され
且つ突起部４２を有する絶縁筒である。そして、リング
状ゲート端子３８の外周側部分２３が絶縁筒４１の側面
から外部に突出するとともに、その他端３８Ｅよりも内
周側の位置に取り付け穴２１が所定の間隔で複数個設け
られている。そして、上側の絶縁筒４１の上面より上方
に突出した部分４３ａが第１のフランジ２６の他端部２
６Ｅと気密に固着され、下側の絶縁筒４１の裏面より下
方に突出した部分４３ｂが第２のフランジ４０の他端部
と気密に固着されており、これによって圧接型半導体素
子２０は、密閉されたパッケージ構造になっている。
尚、この内部は、不活性ガスで置換されている。

【００６０】又、図６は、ゲートドライバ４の機構部分
を示す平面図であり、図７は、ゲートドライバ４に図
４，図５に示した構造のＧＴＯ素子２０（スタック電極
２７ａ，２７ｂで加圧されている）を装着した状態を示
す縦断面図である。両図６，７において、参照符号４Ａ
はゲートドライバ本体４Ｃをカバーするためのケース
を、４Ｂはゲートドライバ本体４Ｃの座となるケースを
各々示しており、７０はゲートドライバ本体４とＧＴＯ
素子２０とを電気的に接続するための、回路パターンが
形成された基板全体を示している。同基板７０は、丁
度、従来パッケージのゲートリード線２１Ｐ，２２Ｐ
（図３０）に代わるものであって、ＧＴＯ素子２０の重
量をささえ得るだけの強度を有する。７１は、ＧＴＯ素
子２０のカソード電極２９ｂと圧接により接続されるカ
ソード電極であり、スタック電極２７ａにあたる。２１
Ａは、ゲートドライバ４の基板７０に対応する取り付け
穴２１を介してＧＴＯ素子２０を接続する為の、基板７
０に設けられた取り付け穴であり、ゲートドライバ４と
ＧＴＯ素子２０とを接続する為には、例えば６つ程度の
取り付け穴２１Ａが必要となる。

【００６１】上述した基板７０は、絶縁体を挟んで対向
した次の２つの回路パターン基板を有する。即ち、同基
板７０は、ゲートリード基板７２、カソードリード基板
７３、両基板７２と７３とを絶縁するための絶縁体７４
とを有している。このような多層基板構造を設けたの
は、ゲートドライバ４側の内部インダクタンスを低減す
るためである。ＧＴＯ素子本体２０は、ネジ７５，７６
又は溶接、かしめ等により、ゲートドライバ本体４Ｃと
接続される。

【００６２】以上のように、本ＧＴＯ３の気密パッケー
ジは、半導体基板上に形成された内部のゲート電極２９
ａ側からゲートドライバ本体４Ｃ側へ向けて延長された
リング状ないし円盤状のゲート電極３８を有しており、
しかも当該パッケージ（２０）は、上記リング状ゲート
電極３８の外周部分を直接ゲートドライバ４の本体４Ｃ
より延びた基板７０に取り付け穴２１Ａを介して接続・
固定するだけで、ゲートドライバ４に接続される。その
ため、当該接続にあたっては、ゲートリード線は一切使
用されていない。従って、従来構成における問題点は全
て改善される。即ち、従来、ＧＴＯ素子の内部ゲートリ
ード部とＧＴＯ素子のゲート端子及びカソード端子との
それぞれの結合で発生していた結合ロスというものは、
上述のようにゲートリードの取り出しを円盤状構造とす
ることにより大幅に低減されると共に、従来、外部ゲー
トリード線とゲートドライバとの結合により生じていた
結合ロスに相当する電力ロスは、この発明では円盤状の
ゲートリード部ないしゲート電極３８の全体がゲートド
ライバ４のゲート電流通電用基板７０に直接に接続され
るため、大幅に低減される。更に、従来、ループＲ１の
全インダクタンスの９０％をも占めていた外部ゲートリ
ード線自体のインダクタンスは、この発明では、それら
自体が使用されないため、存在しない。

【００６３】この様に、ＧＴＯ素子２０（３）の内部イ
ンダクタンスの低減とゲートドライバ４の内部インダク
タンスの低減とを実現することが可能となった。これら
の改善に加えて、更に、ＧＴＯ素子２０とゲートドライ
バ４との接続を既述したように工夫を行うことにより
（図７）、ＧＴＯ素子３を、ターンオフゲインＧ≦１と
いう条件で以てターンオフさせることが可能な上昇率ｄ
Ｉ_GQ／ｄｔの領域を現実に発生させることが可能となっ
た。

【００６４】尚、ゲート電流を、図８の平面図に示す基
板７０Ａを用いて、対角に位置する２方向、又は４方向
へと取り出すようにしても良く、更にそれ以上の方向へ
とゲート電流を取り出すようにしても良い。

【００６５】以上の様な回路構成，機構を備える半導体
スイッチ装置の動作を、図９と図１０に基づき説明す
る。尚、図９は、動作波形を示しており、図１０は、Ｇ
ＴＯ３をＰＮＰトランジスタ８０とＮＰＮトランジスタ
８１とから成る回路構成に置き換えた場合の等価モデル
を示す。

【００６６】図９において、ＧＴＯ３がターンオンして
陽極電流Ｉ_Aが流れている状態の時に（時刻ｔ₁）、制御
信号６２（図２）に応じてゲートドライバ４がゲート逆
電流Ｉ_GQを急激な上昇率ないし傾きで以て上昇させる
と、ゲート逆電流Ｉ_GQは、その絶対値が極めて短時間に
陽極電流Ｉ_Aの絶対値と等しい電流値に達する（Ｉ_GQ＝
−Ｉ_A）（時刻Ｔ₂）。この状態で、ＧＴＯ３のアノード
電極３Ａに流れ込む陽極電流Ｉ_Aは全てゲート電極３
Ｇ，配線経路Ｌ１を介してゲートドライバ４に転流し、
｜ＧＴＯ３の陽極電流Ｉ_A｜≦｜ゲート逆電流Ｉ_GQ｜の
関係式が成立し、カソード電流Ｉ_K＝０の状態となる。
これ以降、ゲート逆電流Ｉ_GQは、ＧＴＯ３が完全にター
ンオフするまで、｜Ｉ_A｜≦｜Ｉ_GQ｜の状態を維持し続
ける。

【００６７】図９に示す電流差ΔＩ_GQは、図１０に示す
ＮＰＮトランジスタ８１のリカバリー電流であるものと
考えられる。これは、次のような現象により生ずる。即
ち、図１０において、ＧＴＯ３がターンオンして陽極電
流Ｉ_Aが半導体基板内を流れている状態では、その電流
Ｉ_Aは、ＧＴＯ３のアノード電極３Ａからループ８２と
ループ８３とに別れてカソード電極３Ｋへと流れてい
る。この状態からＧＴＯ３がターンオフへ移行すると、
陽極電流Ｉ_Aの全ては強烈にゲートドライバ４へと引っ
張られ、ループ８４とループ８５へと流れていく。この
時、ＮＰＮトランジスタ８１のベース電流は正方向から
負の方向へ反転し、ＮＰＮトランジスタ８１は急激にタ
ーンオフしてしまい、その内部キャリアがリカバリ電流
となって重畳的に流れることとなる。このリカバリ電流
の増加分が上述の電流差ΔＩ_GQとなって表われ、この
時、｜ゲート逆電流Ｉ_GQ｜＞｜陽極電流Ｉ_A｜となる。

【００６８】このように、ゲート逆電流｜Ｉ_GQ｜＞｜陽
極電流Ｉ_A｜となって、図１０のＮＰＮトランジスタ８
１がターンオフしてしまうと、ＰＮＰトランジスタ８０
のベース電流は０となり（Ｉ_B＝０）、ＰＮＰトランジ
スタ８０はターンオフへと移行していく。

【００６９】ＰＮＰトランジスタ８０の電圧阻止機能が
回復し始めると（時刻Ｔ₃）、図９に示すアノード・カ
ソード電極間電圧Ｖ_AKが上昇し始め、このアノード・カ
ソード電極間電圧Ｖ_AKが電源電圧Ｖ_DDと等しい値に達し
た時（時刻Ｔ₄）、陽極電流Ｉ_Aが減少し始め、ＧＴＯ３
はターンオフ状態へと移行していく。この時のアノード
・カソード電極間電圧Ｖ_AKの上昇率ｄＶ_AK／ｄｔは、Ｇ
ＴＯ３の電圧阻止機能の回復するスピードのみによって
決定されるものであり、外部接続回路等により決定され
るものではない。この点で、スナバコンデンサＣ_Sに依
存してアノード・カソード電極間電圧の上昇率が決定さ
れていた従来技術とは、本発明は明確に異なる。

【００７０】図９において、本発明のピーク電圧（サー
ジ電圧）Ｖ_Pとは、ＧＴＯ３がターンオフした時に主回
路（電源９からノード１１，ＧＴＯ３，ノード１２を経
て電源９に至るまでのループ）の浮遊インダクタンスＬ
に起因して発生する起電圧（そのエネルギーはＥ＝１／
２＊Ｌ＊Ｉ²で表される）が電源電圧Ｖ_DDに重畳されて
得られる電圧である。このピーク電圧Ｖ_Pが仮にＧＴＯ
３の電圧阻止能力を超えると、ＧＴＯ３は破壊されてし
まう。そこで、ＧＴＯ３のターンオフ時に上記ピーク電
圧Ｖ_Pへ向けて上昇し続けるアノード・カソード電極間
電圧Ｖ_AKを、ＧＴＯ３の電圧阻止能力を超えないように
抑圧するピーク電圧抑制回路５を、ＧＴＯ３のノード１
１，１２間にＧＴＯ３に対して並列に接続しておく必要
がある。図１のピーク電圧抑制回路５は、そのような機
能をもったものであり、例えばツェナーダイオード，バ
リスタ，セレスタ，アレスタ等から成る、電圧クランプ
回路である。同回路５は、ＧＴＯのターンオフ時に上昇
し続ける電圧Ｖ_AKが、ＧＴＯ３の電圧阻止能力を越えな
い範囲内に設定された所定の電圧値Ｖ_SPに達した後は、
もし同回路５がなかったならば同電圧Ｖ_AKがピーク電圧
Ｖ_Pに達し、再び所定の電圧値Ｖ_SPに戻るまでに要する
時間である所定の時間Δｔ（図９）だけ、電圧Ｖ_AKを抑
制後のピーク電圧Ｖ_SPに保持し続ける。従って、ピーク
電圧Ｖ_Pは発生せず、ＧＴＯ３素子が破壊されることは
全くない。

【００７１】以上の様に、この発明では、ターンオフ時
に、図１１に示す上昇率ｄＩ_GQ／ｄｔの領域ＲＡにおい
てＧＴＯ３を制御することで、ＧＴＯ３をターンオフさ
せている。同図中、曲線ＣＡ上の点ＰＡが、主電流Ｉ_A
のゲートドライバ４側への転流が生じる転流点であり、
この場合は、前述のリカバリー電流が無いと考えた場合
の理想状態にある。現実的には、転流した主電流にリカ
バリー電流が重畳されるので、ターンオフゲインＧ＜１
の領域内でＧＴＯ３のターンオフが実現されている。

【００７２】図１２及び図１３は、それぞれ、従来技術
及び本発明における主電流Ｉ_Aのターンオフ時の流れを
比較的に示した図である。従来技術、例えば特開平５−
１１１２６２号公報（スイス国出願番号９１１０６１９
１９）や特開平６−１８８４１１号公報（ドイツ国出願
番号Ｐ４２２７０６３）に開示された技術では、図１２
に示すとおり、ターンオフ時においても、カソード電流
Ｉ_KがＧＴＯ３Ｐ内を流れている。即ち、主電流Ｉ_Aは、
ターンオフ時、カソード電流Ｉ_KとＩ_GQPとに分流してい
る。しかし、この場合は、個々のセグメントに流れるカ
ソード電流Ｉ_Kは小さな値であっても、それらが一部の
セグメントに集中的に流れ込むこととなるので、ＧＴＯ
素子の破壊という問題点を内在している。

【００７３】これに対して、本発明では、図１３に示す
通り、ターンオフ時、カソード電流Ｉ_Kは全く流れなく
なり、主電流Ｉ_Aは全てゲートドライバ４側の経路へ転
流し、リカバリー電流の発生によってゲート逆電流Ｉ_GQ
の絶対値は主電流Ｉ_Aの絶対値とリカバリー電流の絶対
値との和となり、｜Ｉ_GQ｜≧｜Ｉ_A｜の関係式が成立し
ている（従来技術では、｜Ｉ_GQP｜＜｜Ｉ_A｜）。

【００７４】以上のように、この発明では、ターンオフ
モード期間中にわたり｜陽極電流Ｉ_A｜≦｜ゲート逆電
流Ｉ_GQ｜となる、新規のゲート転流方式を採用している
ため、ターンオフ時にはカソード電流Ｉ_K＝０となり、
ＧＴＯ３Ｐの内部のカソード面にカソード電流が流れ込
むという状態は全く発生せず、従来ターンオフ失敗の原
因となっていたカソード面への局在的な電流集中は全く
おこり得ない。よって、ターンオフ失敗による素子破壊
のおそれは、この発明では皆無となり、装置の信頼度は
格段に向上する。この効果は、本発明の核心的効果であ
って、上述した各文献に示された技術の組合せを以てし
ても得られない利点であると言える。

【００７５】加えて、アノード・カソード電極間電圧Ｖ
_AKの上昇を抑制してサージ電圧を抑制する回路５を設け
ているので、スパイク電圧は、同回路５によりカットさ
れて全く発生しない。そのため、従来、ターンオフ時に
蓄積された電荷を放電させるために必要であったスナバ
コンデンサＣ_Sを不要とすることができる。即ち、従来
技術では必要不可欠であったスナバ回路を不必要とする
ことができ、これにより装置の小形化，簡素化，低コス
ト化，高効率化を実現することができる。

【００７６】図１４は、図１のものとは異なるピーク電
圧保護回路を採用した半導体スイッチング装置の回路構
成を示す。同図において、図１中の参照符号と同一符号
のものは、同一のものを示す。そして、ＧＴＯ３のパッ
ケージ構造やゲートドライバ４の機構も、図１で述べた
ものが用いられる。参照符号６から８のそれぞれは、Ｇ
ＴＯ３がターンオフ状態となったときに発生するスパイ
ク電圧やピーク電圧（サージ電圧）による電力ロスを抑
制ないし低減する、保護回路を構成する素子であり、順
番にダイオード，抵抗素子，コンデンサを示す。特に、
ここでは、ノード１１とノード１２間にＧＴＯ３に対し
て並列に配設されたバイパス線ＢＬに含まれるコンデン
サ８（容量素子）の一端１５が、抵抗素子７を含み且つ
ノード１４において電源９と接続された配線経路Ｒ４を
介して、電源９に接続されている点に特徴点がある。

【００７７】以上の様な半導体スイッチング装置１０Ａ
ないし、ＧＴＯ３の動作を、実測波形を示す図１５を基
に説明する。

【００７８】この場合のＧＴＯ３の動作は既述した図１
の装置での動作と同等であり、アノード・カソード電極
間電圧Ｖ_AKのピーク電圧抑制動作のみが図１の場合と異
なる。図１５の実測波形は、Ｉ_A＝１０００（Ａ／
ｄ），Ｖ_AK＝１０００（Ｖ／ｄ），Ｉ_GQ＝１２００（Ａ
／ｄ），Ｖ_GD＝２０（Ｖ／ｄ），ｔ＝２（μｓ／ｄ）と
した場合の例である。同図中、曲線Ｃ１，Ｃ２，Ｃ３，
Ｃ４は、それぞれ陽極電流Ｉ_A，アノード・カソード電
極間電圧Ｖ_AK，ゲート逆電流Ｉ_GQ，ゲート電圧Ｖ_Gの実
測波形を示す。

【００７９】図１４において、コンデンサ８は抵抗素子
７を通して常に電源電圧Ｖ_DDに充電されており、ターン
オフ動作時においては、発生するスパイク電圧Ｖ_DSP及
びピーク電圧Ｖ_Pから電源電圧Ｖ_DDを超えた電圧部分
（Ｖ_DSP−Ｖ_DD，Ｖ_P−Ｖ_DD）による電流のみが、ダイオ
ード６を通してコンデンサ８に吸収される。従って、上
記超過した部分だけが、その超過する時間だけ、コンデ
ンサ８に新たに充電されるにすぎない。

【００８０】以上の点を、図１５に基づいて説明する。
アノード・カソード電極間電圧Ｖ_AKが電源電圧Ｖ_DDに達
するまでは、コンデンサ８は機能せず、この期間（ｔ₂
−ｔ₁）の上昇率ｄＶ_AK／ｄｔはＧＴＯ３の能力により
決定される（このとき、全主電流Ｉ_Aはゲートドライバ
４側へ転流している）。そして、アノード・カソード電
極間電圧Ｖ_AKが電源電圧Ｖ_DDに達して陽極電流Ｉ_Aが減
少し始めると（時刻ｔ₂）、それと同時に、ノード１１
に流れ込む主電流はダイオード６を通してコンデンサ８
側へと、即ちバイパス経路ＢＬへと流れ始める。この
時、流れ込むバイパス電流ｉの上昇率ｄｉ／ｄｔと、Ｇ
ＴＯ３とダイオード６とコンデンサ８とから成る閉回路
ないし第１ループＲ２に浮遊するインダクタンス
（Ｌ_f1）とによって起電圧が発生する。これが、図１５
に示すスパイク電圧Ｖ_DSPである（時刻ｔ₃）。これ以
後、時刻ｔ₅までは、アノード・カソード電極間電圧Ｖ
_AKのピーク電圧Ｖ_Pと電源電圧Ｖ_DDとの差はコンデンサ
８に吸収される。その際、コンデンサ８に吸収される過
充電分が、ＧＴＯ３の電圧阻止能力以下となるように、
コンデンサ８の容量値は適切に決定されている。つま
り、時刻ｔ₄から時刻ｔ₅までに上昇するアノード・カソ
ード電極間電圧Ｖ_AKのピーク値Ｖ_PがＧＴＯ３の電圧阻
止能力以下となるように、コンデンサ８の容量値によっ
て決定される。

【００８１】尚、コンデンサ８によって吸収されたピー
ク電圧の過充電分は、抵抗素子７を通して、次回ターン
オフまでに電源９側に放電される。一方、ＧＴＯ３のタ
ーンオン時においてもコンデンサ８に充電された電圧な
いし電荷は、それが放電しようとしてもダイオード６に
阻止されるので、放電することはない。よって、コンデ
ンサ８は、常に電源電圧Ｖ_DDと等しい電圧に充電されて
いることになる。

【００８２】尚、時刻ｔ₄から時刻ｔ₅までのピーク電圧
Ｖ_Pは、第２ループＲ３内の浮遊インダクタンス
（Ｌ_A2）とコンデンサ８の容量値とに起因して生ずる起
電力に基づく。

【００８３】以上の様に、この半導体スイッチング装置
１０Ａのピーク電圧抑制回路ないし保護回路のコンデン
サ８に蓄積されるエネルギーについては、従来技術にお
けるスナバコンデンサのようにスナバ抵抗によって０値
に至るまで全てが放電されてしまうのではなくて、その
内の過充電分のみが放電されるに過ぎなく、従来問題と
なっていたスナバ回路の放電損失を格段に低減すること
ができる。しかも、この半導体スイッチング装置１０Ａ
では、従来技術のスナバ回路で用いられていた部材をそ
のまま用い、かつスナバ抵抗として用いられていた抵抗
素子の配線を配線経路Ｒ４として電源９のノード１４に
直接接続するだけで、上記保護回路を簡単に構成できる
ため、即ち、従来のスナバ回路をそのまま利用して放電
損失を十分低減させることが可能となるため、非常に実
現性の高い装置を実現できる利点がある。勿論、同装置
１０Ａでも、図１の装置１０と同様に、ターンオフ時の
ＧＴＯ３の素子破壊を完全に阻止することができる。

【００８４】先の課題の項で触れたように、以上図１な
いし図１５で説明した半導体スイッチング装置により、
従来からの課題は基本的には解決されるが、現実の製品
化を図るためには、構造は勿論、製造、保守時の作業性
等、更には周辺機器、部品を含めた具体化への検討が必
要となり、これら具体化の中で提起される問題点も解決
していかねばならない。

【００８５】即ち、本願発明になる半導体スイッチング
装置においては、ゲートドライバから半導体スイッチン
グ素子のゲート電極へターンオフ電流を流すため、半導
体スイッチング素子のリング状のゲート端子とゲートド
ライバからの導体とを電気的に接続する必要があるが、
先の図６、図７に示した例では、この接続をネジを使用
して締め付ける構造のものとしている。この場合、ゲー
ト端子に流入する電流はその周方向に沿って均等に分布
することが要求されるので、ネジの取付ピッチは大きく
できず、結果としてネジの本数が増える。発明者等が試
作した４０００Ａ定格のＧＴＯの場合は少なくとも１６
本のネジが必要となる。このため、当該部分のネジ穴寸
法の要求精度が極めて高くなって加工コストが増大する
とともに、当該部分の着脱時の作業性が極めて煩雑にな
るという新たな問題点が存在する。

【００８６】図１６は、以上の新たな問題点をも解決し
た、この発明の実施の形態１における半導体スイッチン
グ装置の要部、即ち、半導体スイッチング素子のゲート
端子の接続部分を示す構成図である。なお、以下では、
図１〜図１５で説明した内容とその主たる着目点が異な
るので、同一または相当部分についても新たな符号を付
して説明するものとする。

【００８７】図において、１００は周方向に延在するリ
ング状のゲート端子１０１を備えた半導体スイッチング
素子としてのＧＴＯ、１０２および１０３はＧＴＯ１０
０の軸方向上下端に形成されたアノード電極およびカソ
ード電極、１０４は各電極端子間を絶縁する絶縁筒であ
る。１１０はＧＴＯ１００とゲートドライバとの間の電
流路を構成する配線基板で、図１７にその詳細断面を示
すように、互いに絶縁層１１５を介して積層された４層
の導電層１１１〜１１４を備えている。そして、第１
層、第３層の第１の導電層１１１、１１３はゲート側電
流路を形成し、それぞれの一端はゲートドライバのゲー
ト側出力端子に接続され、第２層、第４層の第２の導電
層１１２、１１４はカソード側電流路を形成し、それぞ
れの一端はゲートドライバのカソード側出力端子に接続
されている。なお、第１の導電層１１１、１１３および
第２の導電層１１２、１１４は、ゲート端子１０１の接
続位置近傍において、スルーホール１１６によりそれぞ
れ相互に電気的に接続されている。また、１１７は配線
基板１１０の表裏両面に施された絶縁被膜である。

【００８８】１２０はＧＴＯ１００と同軸で配設され、
導電材から成るカソードスペーサリング、１３０は同じ
くＧＴＯ１００と同軸で配設された、弾性材から成る絶
縁体リングとしての弾性押さえリング、１４０はアノー
ド電極１０２とカソード電極１０３とにそれぞれ当接し
て軸方向にＧＴＯ１００を両側から押圧する、第１の導
体板および第２の導体板としての、冷却フィンである。
カソードスペーサリング１２０はカソード電極１０３側
の冷却フィン１４０と第２の導電層１１２を露出させた
配線基板１１０の下面との間に軸方向に圧接して介在
し、カソード電極１０３と第２の導電層１１２とを電気
的に接続する。弾性押さえリング１３０はアノード電極
１０２側の冷却フィン１４０とゲート端子１０１との間
に介在し、スタック構造として組み立てられた時点で上
下の冷却フィン１４０から加えられる圧接力より、ゲー
ト端子１０１を第１の導電層１１１を露出させた配線基
板１１０の上面に軸方向に圧接する。

【００８９】図１６および図１７に示す半導体スイッチ
ング装置においては、冷却フィン１４０の上面にカソー
ドスペーサリング１２０、配線基板１１０、さらにＧＴ
Ｏ１００をおいてからゲート端子１０１の上に弾性押さ
えリング１３０を乗せ、さらに冷却フィン１４０を重ね
た状態で、スタック構造を組み立て圧接する。このた
め、冷却フィン１４０が、ＧＴＯ１００および弾性押さ
えリング１３０に上下から圧力を加える。そして、図１
６に示すように弾性押さえリング１３０は冷却フィン１
４０から加えられた圧力を用いてゲート端子１０１と第
１の導電層１１１を露出させた配線基板１１０の上面を
圧接する。このとき、弾性押さえリング１３０は軸方向
に変形収縮して蓄勢状態となり、ゲート端子１０１に均
等な圧接力をかけることができる。図１６に示すこの実
施の形態では、弾性押さえリング１３０は蛇腹形状のも
のであり、絶縁の沿面距離を確保できるとともに、必要
な弾性が得られる。これにより、ゲート端子１０１と第
１の導電層１１１とが電気的に接続される。そして、こ
の第１の導電層１１１はスルーホール１１６により導電
層１１３に接続されているので、ゲートドライバのゲー
ト側出力端子からの電流は両導電層１１１、１１３を経
て、ゲート端子１０１に流れることになる。

【００９０】また、カソード電極１０３は冷却フィン１
４０に圧接され、さらに第２の導電層１１４とカソード
スペーサリング１２０と、またカソードスペーサリング
１２０と冷却フィン１４０と、はそれぞれ弾性押さえリ
ング１３０により圧接される。これにより、カソード電
極１０３は冷却フィン１４０およびカソードスペーサリ
ング１２０を経て第２の導電層１１４と接続される。そ
して、この第２の導電層１１４はスルーホール１１６に
より導電層１１２と接続されているので、ゲートドライ
バのカソード側出力端子からの電流は両導電層１１２、
１１４を経てカソード電極１０３に流れることになる。
以上のように、ゲートドライバとＧＴＯ１００との間を
接続する電流路が、電流が互いに逆方向に流れる一対の
導電層を２組積層してなる配線基板１１０で構成されて
いるので、この電流路のインダクタンスを極めて小さな
値に抑えることができ、前述した原理にもとづく所望の
急峻なターンオフ電流の供給が容易確実になされる訳で
ある。

【００９１】また、ゲート端子１０１の切り離しは、Ｇ
ＴＯ１００に上下から圧力を加えている冷却フィン１４
０の圧力を解除し、スタック構造を分解すればよい。以
上のように、この実施の形態による半導体スイッチング
装置のゲート端子の接続脱着構造にあっては、冷却フィ
ン１４０の押圧、押圧解除による半導体スイッチング装
置のスタック構造の組立、分解でその着脱が可能となる
ので、その作業性が極めて簡便になる。しかも、先の図
６、図７のように、多数のネジ穴を必要としないため、
特別に高い加工精度が不要となる。加えて、ゲート端子
１０１の圧接に必要な部品が弾性押さえリング１３０の
みなので、部品数を低減でき簡易な構造にでき、製品価
格を低減することができる。また、小径のネジ穴が多い
場合には、組立作業時に、ネジの切り屑が原因となっ
て、ゲート、カソード間が短絡状態となる可能性がある
が、この発明ではこのような懸念が皆無となる。

【００９２】なお、弾性材から成る絶縁体リングとして
の弾性押さえリング１３０は、絶縁性を有するものであ
るが、その全体を絶縁体で構成するものに限らず、ゲー
ト端子１０１と冷却フィン１４０との間にあって両者を
絶縁させるものであれば良い。

【００９３】またこの実施の形態では、アノード電極１
０２とカソード電極１０３とにそれぞれ当接して軸方向
にＧＴＯ１００を両側から押圧するのに、半導体スイッ
チング素子からの発熱を放熱する冷却部材である冷却フ
ィン１４０を用い、冷却効果も高めたものとしたが、特
に冷却部材に限るものではなく、導体板を用いれば良
い。

【００９４】次に、図１８は、以上で説明した半導体ス
イッチング装置を複数個使用し他の周辺部品とともに半
導体スタック装置として組み立てたものである。同図
（１）はその構造図、同図（２）はその回路ブロック図
である。図において、１００はＧＴＯ、１４０は冷却フ
ィン、２００はゲートドライバ、２０１は環流ダイオー
ド、２０２はスナバダイオード、２０３はスタック電
極、２０４は絶縁スペーサである。この内、冷却フィン
１４０には水冷配管１４１が接続され、ＧＴＯ１００や
環流ダイオード２０１からの発熱を冷却水へ放熱する。
２１０は以上の各部品を積み重ね上下から締め付け、各
構成部品を圧接状態で格納する取付枠である。

【００９５】なお、図１６ではカソードスペーサリング
１２０と冷却フィン１４０とを介して、第２の導電層１
１４とカソード電極１０３とを電気的に接続させたが、
図１９に示すように、カソードスペーサリング１２１が
冷却フィン１４０の一部として冷却フィン１４０と一体
的に形成されたものを用いても良い。

【００９６】実施の形態２．図２０はこの発明の実施の
形態２における半導体スイッチング装置の要部を示す構
成図である。図に示すように、特に実施の形態１と異な
る点は、弾性押さえリング１３０ではなく、絶縁体リン
グとして硬質の絶縁押さえリング１３０ａと弾性接触子
としてのバネ１３１を用いた点である。絶縁押さえリン
グ１３０ａの軸方向端面にバネ１３１を備え、バネ１３
１が圧接時、軸方向に変形収縮して蓄勢状態となり、ゲ
ート端子１０１に均等な圧接力をかけることができる。
上記実施の形態１では、弾性押さえリング１３０の材質
は弾性を有する絶縁体と限られたものであったが、この
実施の形態では、バネ１３１を備えることにより、絶縁
体リングとしての絶縁押さえリング１３０ａの材質を幅
広く選択することができ、価格の低減を図ることができ
る。

【００９７】なお、弾性接触子はバネ１３１以外の弾性
部材を用いても良く、また図２０では、バネ１３１を冷
却フィン１４０側に備えたものを示したが、ゲート端子
１０１側でも、あるいは双方に備えても良い。

【００９８】実施の形態３．図２１はこの発明の実施の
形態３における半導体スイッチング装置の要部を示す構
成図である。図に示すように、弾性押さえリング１３０
の軸方向端面に、位置合わせのための突起１３２ａ、１
３２ｂを備え、ゲート端子１０１、配線基板１１０、カ
ソードスペーサリング１２０および冷却フィン１４０に
上記突起１３２ａ、１３２ｂを挿入する穴１３３ａ、１
３３ｂを設けたものである。この実施の形態では、弾性
押さえリング１３０の突起１３２ａ、１３２ｂを穴１３
３ａ、１３３ｂに挿入することにより、ＧＴＯ１００、
配線基板１１０、カソードスペーサリング１２０、弾性
押さえリング１３０および冷却フィン１４０ののそれぞ
れの位置を、容易に正確に合わせることができ、スタッ
ク構造の組立の作業性がきわめて簡便になり、半導体ス
イッチング装置の信頼性も向上する。なお、この実施の
形態は、上記実施の形態２で示した、弾性接触子１３１
を有する構造にも適用でき同様の効果を有する。

【００９９】実施の形態４．図２２はこの発明の実施の
形態４における半導体スイッチング装置の要部を示す構
成図である。図に示すように、弾性押さえリング１３０
の軸方向端面に、位置合わせのための凹部１３４ａ、１
３４ｂを設け、この凹部１３４ａ、１３４ｂに対応する
位置のゲート端子１０１、配線基板１１０、カソードス
ペーサリング１２０および冷却フィン１４０に穴１３３
ａ、１３３ｂを設ける。また上記凹部１３４ａ、１３４
ｂと上記穴１３３ａ、１３３ｂとで形成される領域に、
棒状の絶縁体１３５ａ、１３５ｂを挿入する。これによ
り、上記実施の形態３と同様に、ＧＴＯ１００、配線基
板１１０、カソードスペーサリング１２０、弾性押さえ
リング１３０および冷却フィン１４０のそれぞれの位置
を、容易に正確に合わせることができる。また、弾性押
さえリング１３０とは別に形成された棒状の絶縁体１３
５ａ、１３５ｂを用いるため、弾性押さえリング１３０
の加工に手間がかからず価格の低減が図れるとともに、
上記実施の形態３で用いた突起１３２ａ、１３２ｂに比
べ、破損の可能性も少ない。なお、この場合も、上記実
施の形態２で示した、弾性接触子１３１を有する構造に
も適用でき同様の効果を有する。

【０１００】実施の形態５．図２３はこの発明の実施の
形態５における半導体スイッチング装置の要部を示す構
成図である。図に示すように、ゲート端子１０１とアノ
ード電極１０２側の冷却フィン１４０との間の絶縁体リ
ング１３６を、可動側部材としての絶縁体のリングネジ
１３６ａと、固定側部材としての絶縁体のゲート押さえ
リング１３６ｂとで構成する。ゲート押さえリング１３
６ｂは、ＧＴＯ１００と同軸にゲート端子１０１に当接
して配設され、その外周に雄ネジが形成され、この雄ネ
ジと螺合するように、冷却フィン１４０に当接するリン
グネジ１３６ａの内周には雌ネジが形成される。また、
図２４に示すように、配線基板１１０は、２つに分割可
能に構成され、２つの配線基板１１０ａ、１１０ｂを電
気的に接続するために、それぞれの配線基板１１０ａ、
１１０ｂにコネクタ１１８が取り付けられている。

【０１０１】この実施の形態では、リングネジ１３６ａ
とゲート押さえリング１３６ｂとを螺合させた状態で、
スタック構造を組み立てる。その後、カソードスペーサ
リング１２０とゲート端子１０１との間に、２枚の配線
基板１１０ａを挿入して結合し、リングネジ１３６ａと
ゲート押さえリング１３６ｂとの螺合状態を緩めること
で、ゲート端子１０１を均等な圧接力で圧接し、ゲート
端子１０１と第１の導電層１１１とを電気的に接続す
る。すると、配線基板１１０、カソードスペーサリング
１２０、およびカソード電極１０３に接続された冷却フ
ィン１４０のそれぞれは、ゲート押さえリング１３６ｂ
により圧接され、カソード電極１０３と第２の導電層１
１４とを電気的に接続する。また、リングネジ１３６ａ
とゲート押さえリング１３６ｂとの螺合状態を締めてゲ
ート端子１０１と第１の導電層１１１とを分離し、配線
基板１１０（１１０ａ、１１０ｂ）を２つに分割して取
り外すことが容易にできる。なお、配線基板１１０は２
つに限らず、必要に応じて、半導体スイッチング素子の
周方向に３つ以上の複数に分割可能な構造にしても良
い。

【０１０２】ところで、半導体スイッチング装置では保
守や点検のためにゲートドライバ２００を交換する場合
がある。従来の半導体スイッチング装置および上記実施
の形態１〜４では、スタック構造を組み立てた後に、配
線基板１１０およびゲートドライバ２００のみを取り外
し交換しようとすると、スタック構造を一旦解体する必
要がある。従って、保守や点検、故障時の作業、取り扱
いが極めて煩雑で長時間を要するものとなる。この実施
の形態では、リングネジ１３６ａとゲート押さえリング
１３６ｂとの螺合状態を緩めたり締めたりすることで、
配線基板１１０およびゲートドライバ２００のみを容易
に取り外し交換することができる。また、上記実施の形
態１〜４では、ゲート端子１０１を圧接する圧接力の微
調節が不可能であったが、この実施の形態では、リング
ネジ１３６ａとゲート押さえリング１３６ｂとの螺合状
態を調節することにより、圧接力の微調節も可能にな
る。

【０１０３】なお、上記実施の形態では、ゲート押さえ
リング１３６ｂの外周に雄ネジが、リングネジ１３６ａ
の内周には雌ネジが形成されたものを述べたが、ゲート
押さえリング１３６ｂの内周に雌ネジが、リングネジ１
３６ａの外周に雌ネジがそれぞれ形成された形態であっ
ても、同様に適用することができ、同等の効果を奏す
る。

【０１０４】実施の形態６．図２５（１）はこの発明の
実施の形態６における半導体スイッチング装置の要部の
構成を示す断面図であり、図２５（２）は図２５（１）
の斜視図である。図に示すように、ゲート端子１０１ａ
は、その先端がＧＴＯ１００の軸に平行に折り曲げられ
て筒状になったものを用いる。配線基板１１０は上記実
施の形態５と同様に２つの配線基板１１０ａ、１１０ｂ
に分割可能であり、第１の導電層１１１と電気的に接続
され、上記ゲート端子１０１ａの筒状先端部に当接する
ように、配線基板１１０に固定された第１の弾性接触子
１１１ａと、第２の導電層１１４と電気的に接続され、
カソード電極１０３側の冷却フィン１４０の側面に当接
するように、配線基板１１０に固定された第２の弾性接
触子１１４ａとを有する。この場合、ゲート端子１０１
ａの筒状先端部は、複数の端子片で構成されたものとす
る。

【０１０５】この実施の形態では、スタック構造を組み
立てた後、第１の弾性接触子１１１ａをゲート端子１０
１ａの筒状先端部に、第２の弾性接触子１１４ａを冷却
フィン１４０の側面にそれぞれ当接するようにして、配
線基板１１０ａ、１１０ｂをスタックに取り付け、配線
基板１１０ａ、１１０ｂのそれぞれに対して、第１の弾
性接触子１１１ａでゲート端子１０１ａを、第２の弾性
接触子１１４ａで冷却フィン１４０を、それぞれ径方向
の外方から内方に向かって狭持圧接して、２枚の配線基
板１１０ａ、１１０ｂを結合させる。これにより、ゲー
ト端子１０１ａと第１の導電層１１１とが、またカソー
ド電極１０３と第２の導電層１１４とがそれぞれ電気的
に接続される。また、２枚の配線基板１１０ａ、１１０
ｂを分解することで、配線基板１１０を取り外すことが
できる。このため、配線基板１１０ａ、１１０ｂの結
合、分解により、配線基板１１０およびゲートドライバ
２００を、上記実施の形態５に比してさらに容易に交換
することが可能になる。

【０１０６】実施の形態７．図２６（１）はこの発明の
実施の形態７における半導体スイッチング装置の要部の
構成を示す平面図であり、図２６（２）は図２６（１）
の断面図である。この実施の形態においても、配線基板
１１０は上記実施の形態５および６と同様に２つの配線
基板１１０ａ、１１０ｂに分割可能であり、図に示すよ
うに、ゲート端子１０１ｂは、周方向に例えば多数の羽
根状片が形成された弾性部材で構成され、配線基板１１
０に対して突起１０５が形成される。このとき、カソー
ド電極１０３の底面から上記突起１０５の先端までの距
離は、カソードスペーサリング１２０と配線基板１１０
とを重ねた厚みよりも若干短くなるように調整する。

【０１０７】この実施の形態では、スタック構造を組み
立てた後、カソードスペーサリング１２０とゲート端子
１０１ｂとの間に、２枚の配線基板１１０ａ、１１０ｂ
を挿入し、結合させて組み立てる。ゲート端子１０１ｂ
は弾性部材で構成されており、カソードスペーサリング
１２０とゲート端子１０１ｂの突起１０５先端との距離
は、配線基板１１０の厚みよりも狭いものであるため、
ゲート端子１０１ｂ（この場合、羽根状片）は変形して
蓄勢状態になる。そして、この蓄勢力は、ゲート端子１
０１ｂの全周にわたってほぼ均一に働き、ゲート端子１
０１ｂの突起１０５は配線基板１１０に均一に圧接し、
配線基板１１０、カソードスペーサリング１２０および
冷却フィン１４０のそれぞれはゲート端子１０１ｂによ
り圧接される。これにより、ゲート端子１０１ｂと第１
の導電層１１１とが、またカソード電極１０３と第２の
導電層１１４とがそれぞれ電気的に接続される。また、
２枚の配線基板１１０ａ、１１０ｂを分解することで、
配線基板１１０を取り外すことができる。また、ゲート
端子１０１を圧接するために、外部からの力を必要とせ
ずゲート端子１０１ｂの蓄勢力のみによるため、配線基
板１１０およびゲートドライバ２００を、容易に取り外
して交換することができる。

【０１０８】実施の形態８．図２７はこの発明の実施の
形態８における半導体スイッチング装置の要部を示す構
成図であり、上記実施の形態７において、ゲート端子１
０１ｂの突起１０５に対応する位置の配線基板１１０に
ホール１０６を設けたものである。このため、ゲート端
子１０１ｂと配線基板１１０の表面の第１の導電層１１
１との接触面積が広くなり、ゲート端子１０１ｂと第１
の導電層１１１との電気的接続がより確実に行える。な
お、図２７に示す様なホール１０６に限らず、配線基板
１１０表面に凹部を形成しても良い。

【０１０９】なお、上記各実施の形態におけるゲート端
子１０１、１０１ａ、１０１ｂはいずれもＧＴＯ１００
の周方向に延在するリング状の形態のものとして説明し
たが、ＧＴＯ１００の周方向に沿って等間隔に複数の端
子片が設けられたもので、いわば、周方向に不連続に延
在する形態のゲート端子１０１であっても、この発明は
同様に適用することができ同等の効果を奏するものであ
る。

【０１１０】また、この発明に係る半導体スイッチング
素子を適用し、更にこれら半導体スイッチング素子をゲ
ート制御して電力変換を行うゲート制御装置を備えるこ
とにより、上述した通り、ゲート端子の接続脱着の作業
性が良好で兼価な、例えばインバータ等の電力変換装置
を得ることができる。

【０１１１】

【発明の効果】以上のように、この発明の請求項１に係
わる半導体スイッチング装置は、半導体スイッチング素
子を周方向に延在するゲート端子を備えたものとし、電
流路をゲート側電流路を形成する第１の導電層とカソー
ド側電流路を形成する第２の導電層とを絶縁層を介して
積層してなる配線基板とし、上記半導体スイッチング素
子のアノード電極とカソード電極とにそれぞれ当接して
軸方向に上記半導体スイッチング素子を両側から押圧す
る、第１の導体板および第２の導体板と、上記ゲート端
子と上記アノード電極側の上記第１の導体板との間に介
在し、圧接時軸方向に変形収縮して蓄勢状態となる弾性
材から成る絶縁体リングと、上記カソード電極側の上記
第２の導体板と上記配線基板の一方の表面に露出した第
２の導電層との間に軸方向に圧接して介在する導電性カ
ソードスぺーサリングとを備え、上記ゲート端子を軸方
向に圧接して、上記ゲート端子を上記配線基板の他方の
表面に露出した上記第１の導電層に、上記カソード電極
を上記第２の導体板および上記カソードスぺーサリング
を介して第２の導電層に、それぞれ電気的に接続したた
め、スタック構造を組み立て、分解するのみで、ゲート
と電流路、およびカソードと電流路との接続着脱が可能
となり、その作業が極めて簡便になるとともに、配線基
板の採用で低インダクタンスの電流路が実現する。ま
た、ゲート端子に均一な圧接力がかかり、ゲートと電流
路、およびカソードと電流路との電気的接続が安定して
確実になされると共に、部品数の低減が図れる。

【０１１２】またこの発明の請求項２に係わる半導体ス
イッチング装置は、請求項１において、絶縁体リングを
蛇腹形状で構成したため、絶縁の沿面距離を確保できる
とともに、必要な弾性が確実に得られてゲート端子に均
一な圧接力がかかり、ゲートと電流路、およびカソード
と電流路との電気的接続が安定して確実になされる。

【０１１３】またこの発明の請求項３に係わる半導体ス
イッチング装置は、請求項１または２において、絶縁体
リングが、その軸方向端面に弾性接触子を備え、該弾性
接触子が圧接時軸方向に変形収縮して蓄勢状態となるも
のであるため、ゲート端子に均一な圧接力がかかり、ゲ
ートと電流路、およびカソードと電流路との電気的接続
が安定して確実になされると共に、絶縁体リングの材質
を幅広く選択することができ、価格の低減が図れる。

【０１１４】またこの発明の請求項４に係わる半導体ス
イッチング装置は、半導体スイッチング素子を周方向に
延在するゲート端子を備えたものとし、電流路をゲート
側電流路を形成する第１の導電層とカソード側電流路を
形成する第２の導電層とを絶縁層を介して積層してなる
配線基板とし、上記半導体スイッチング素子のアノード
電極とカソード電極とにそれぞれ当接して軸方向に上記
半導体スイッチング素子を両側から押圧する、第１の導
体板および第２の導体板と、上記ゲート端子と上記アノ
ード電極側の上記第１の導体板との間に介在し、互いに
係合する固定側部材と可動側部材とから成り、該固定側
部材は上記ゲート端子に当接し、該可動側部材は回動す
ることにより上記回動軸の軸方向に移動する絶縁体リン
グと、上記カソード電極側の上記第２の導体板と上記配
線基板の一方の表面に露出した第２の導電層との間に軸
方向に圧接して介在する導電性カソードスぺーサリング
とを備え、上記ゲート端子を軸方向に圧接して、上記ゲ
ート端子を上記配線基板の他方の表面に露出した上記第
１の導電層に、上記カソード電極を上記第２の導体板お
よび上記カソードスぺーサリングを介して第２の導電層
に、それぞれ電気的に接続したため、単一の可動部材を
回動するのみの操作でゲートと電流路、およびカソード
と電流路との接続着脱が可能となり、その作業が極めて
簡便になるとともに、配線基板の採用で低インダクタン
スの電流路が実現する。また、ゲート端子を圧接する圧
接力の微調節も可能になる。

【０１１５】またこの発明の請求項５に係わる半導体ス
イッチング装置は、請求項４において、配線基板を半導
体スイッチング素子の周方向に複数に分割可能にしたた
め、半導体スイッチング素子と配線基板との分離が容易
となり、配線基板の交換が簡便に行い得る。

【０１１６】またこの発明の請求項６に係わる半導体ス
イッチング装置は、請求項１〜５のいずれかにおいて、
カソード電極側の第２の導体板と配線基板の表面に露出
した第２の導電層との間のカソードスぺーサリングが、
上記第２の導体板の一部として該第２の導体板と一体的
に形成されたため、装置構成が簡単になり、部品数の低
減が図れる。

【０１１７】またこの発明の請求項７に係わる半導体ス
イッチング装置は、請求項１〜６のいずれかにおいて、
絶縁体リングの軸方向端面に、位置合わせのための突起
を備え、該突起を挿入する穴を、半導体スイッチング装
置のゲート端子、配線基板、カソードスぺーサリング、
第１の導体板および第２の導体板に設けたため、正確に
位置を合わせることができ、その作業性が簡便になる。

【０１１８】またこの発明の請求項８に係わる半導体ス
イッチング装置は、請求項１〜６のいずれかにおいて、
絶縁体リングの軸方向端面に位置合わせのための凹部
と、半導体スイッチング装置のゲート端子、配線基板、
カソードスぺーサリング、第１の導体板および第２の導
体板の上記凹部に対応する位置に配設された穴とを設
け、上記凹部と上記穴とで形成される領域に、棒状の絶
縁体を挿入するため、正確に位置を合わせることがで
き、その作業性が簡便になると共に、絶縁体リングの加
工が容易になり、絶縁体リングの破損も防止できる。

【０１１９】またこの発明の請求項９に係わる半導体ス
イッチング装置は、半導体スイッチング素子を周方向に
延在し、その端部を筒状に形成したゲート端子を備えた
ものとし、電流路をゲート側電流路を形成する第１の導
電層とカソード側電流路を形成する第２の導電層とを絶
縁層を介して積層してなり、上記半導体スイッチング素
子の周方向に複数に分割可能な配線基板とし、上記半導
体スイッチング素子のカソード電極に当接して軸方向に
上記半導体スイッチング素子を押圧する導体板と、該導
体板と上記配線基板の一方の表面に露出した第２の導電
層との間に軸方向に圧接して介在する導電性カソードス
ぺーサリングと、上記配線基板に固定され第１の導電層
と電気的に接続されて筒状に形成された導電性の第１の
弾性接触子と、上記配線基板に固定され第２の導電層と
電気的に接続されて筒状に形成された導電性の第２の弾
性接触子とを備え、上記第１の弾性接触子で上記ゲート
端子を、上記第２の弾性接触子で上記導体板を、それぞ
れ径方向の外方から内方に向かって狭持圧接して、上記
ゲート端子を上記第１の導電層に、上記カソード電極を
第２の導電層に、それぞれ電気的に接続したため、配線
基板の結合、分割のみの操作でゲートと電流路、および
カソードと電流路との接続着脱が可能となり、その作業
が極めて簡便になるとともに、配線基板の採用で低イン
ダクタンスの電流路が実現する。また、配線基板の交換
も極めて簡便になる。

【０１２０】またこの発明の請求項１０に係わる半導体
スイッチング装置は、半導体スイッチング素子を周方向
に延在し、弾性部材で構成されたゲート端子を備えたも
のとし、電流路をゲート側電流路を形成する第１の導電
層とカソード側電流路を形成する第２の導電層とを絶縁
層を介して積層してなり、上記半導体スイッチング素子
の周方向に複数に分割可能な配線基板とし、上記半導体
スイッチング素子のカソード電極に当接して軸方向に上
記半導体スイッチング素子を押圧する導体板と、該導体
板と上記配線基板の一方の表面に露出した第２の導電層
との間に軸方向に圧接して介在する導電性カソードスぺ
ーサリングとを備え、上記配線基板を上記ゲート端子と
上記カソードスぺーサリングとの間に挿入して上記ゲー
ト端子を蓄勢状態にすることにより、上記ゲート端子を
軸方向に圧接して、上記ゲート端子を上記第１の導電層
に、上記カソード電極を上記導体板および上記カソード
スぺーサリングを介して第２の導電層に、それぞれ電気
的に接続したため、配線基板を挿抜するのみの操作でゲ
ートと電流路、およびカソードと電流路との接続着脱が
可能となり、その作業が極めて簡便になるとともに、配
線基板の採用で低インダクタンスの電流路が実現する。
また、配線基板の交換も極めて簡便になる。

【０１２１】またこの発明の請求項１１に係わる半導体
スイッチング装置は、請求項１０において、ゲート端子
に、配線基板に対面する方向に突起を設け、上記配線基
板上の上記突起に対応する位置に、ホールあるいは凹部
を設けたため、ゲート端子と第１の導電層との電気的接
続を確実にできる。

【０１２２】またこの発明の請求項１２に係わる半導体
スイッチング装置は、請求項１〜１１のいずれかにおい
て、導体板あるいは第１および第２の導体板を、半導体
スイッチング素子からの発熱を放熱する冷却部材で構成
したため、冷却性能の向上が図れると共に、装置構成が
簡単になる。

【０１２３】またこの発明の請求項１３に係わる半導体
スタック装置は、半導体スイッチング素子と半導体スイ
ッチング素子からの発熱を放熱する冷却部材とを積み重
ね取付枠内に配置してなる、請求項１〜１２のいずれか
に記載の半導体スイッチング装置を使用したため、特に
ゲート接続の作業性の良好な半導体スタック装置が得ら
れる。

【０１２４】この発明の請求項１４に係わる電力変換装
置は、半導体スイッチング素子をゲート制御して電力変
換を行うゲート制御装置を備えた、請求項１〜１２のい
ずれかに記載の半導体スイッチング装置を使用したた
め、特にゲート接続の作業性の良好な電力変換装置が得
られる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る半導体スイッチ
ング装置の回路図である。

【図２】 ゲートドライバ回路の具体的な構成を示す図
である。

【図３】 ゲート側に流れる電流の波形を示す図であ
る。

【図４】 本発明のＧＴＯ素子パッケージを示す断面図
である。

【図５】 本発明のＧＴＯ素子パッケージの外観を示す
平面図である。

【図６】 本発明のゲートドライバの外観を示す平面図
である。

【図７】 本発明のＧＴＯ素子パッケージとのゲートド
ライバとの接続方法を示す断面図である。

【図８】 多方向からゲート逆電流を取り出す場合のゲ
ートドライバーを示す平面図である。

【図９】 本発明の実施の形態１に係る半導体スイッチ
ング装置の動作を示す図である。

【図１０】 ＧＴＯの等価モデルを示す図である。

【図１１】 アノード・カソード電極間電圧の上昇率と
ターンオフゲインとの関係を示す図である。

【図１２】 従来技術におけるターンオフ時の主電流の
流れを示す図である。

【図１３】 本発明におけるターンオフ時の主電流の流
れを示す図である。

【図１４】 図１とは異なる、本発明の実施の形態１に
係る半導体スイッチング装置の回路図である。

【図１５】 図１４の装置における実測波形を示す図で
ある。

【図１６】 この発明の実施の形態１における半導体ス
イッチング装置の要部を示す構成図である。

【図１７】 図１６の配線基板の詳細を示す断面図であ
る。

【図１８】 図１６の半導体スイッチング装置を使用し
た半導体スタック装置を示す構成図である。

【図１９】 この発明の実施の形態１の変形例における
半導体スイッチング装置の要部を示す構成図である。

【図２０】 この発明の実施の形態２における半導体ス
イッチング装置の要部を示す構成図である。

【図２１】 この発明の実施の形態３における半導体ス
イッチング装置の要部を示す構成図である。

【図２２】 この発明の実施の形態４における半導体ス
イッチング装置の要部を示す構成図である。

【図２３】 この発明の実施の形態５における半導体ス
イッチング装置の要部を示す構成図である。

【図２４】 この発明の実施の形態５における半導体ス
イッチング装置における配線基板を示す平面図である。

【図２５】 この発明の実施の形態６における半導体ス
イッチング装置の要部を示す断面図および斜視図であ
る。

【図２６】 この発明の実施の形態７における半導体ス
イッチング装置の要部を示す平面図および断面図であ
る。

【図２７】 この発明の実施の形態８における半導体ス
イッチング装置の要部を示す構成図である。

【図２８】 従来装置の回路を示す図である。

【図２９】 従来回路による実測波形を示す図である。

【図３０】 従来のＧＴＯ素子パッケージの断面図であ
る。

【図３１】 従来のＧＴＯ素子パッケージの外観を示す
平面図である。

【図３２】 従来の問題点を指摘するための図である。

【図３３】 従来の問題点を指摘するための図である。

【符号の説明】

３ ＧＴＯ、３Ａ アノード電極、３Ｋ カソード電
極、３Ｇ ゲート電極、４ ゲートドライバ、５ ピー
ク電圧抑制回路、Ｒ１ 経路、Ｉ_A 主電流、Ｉ_G ター
ンオン制御電流、Ｉ_GQ ゲート逆電流、１００ 半導体
スイッチング素子としてのＧＴＯ、１０１，１０１ａ，
１０１ｂ ゲート端子、１０２ アノード電極、１０３
カソード電極、１０５ 突起、１０６ ホール、１１
０，１１０ａ，１１０ｂ 配線基板、１１１，１１３
第１の導電層、１１１ａ 第１の弾性接触子、１１２，
１１４ 第２の導電層、１１４ａ 第２の弾性接触子、
１１５ 絶縁層、１２０，１２１ カソードスペーサリ
ング、１３０ 絶縁体リングとしての弾性押さえリン
グ、１３０ａ 絶縁体リングとしての絶縁押さえリン
グ、１３１ 弾性接触子としてのバネ、１３２ａ，１３
２ｂ 突起、１３３ａ，１３３ｂ 穴、１３４ａ，１３
４ｂ 凹部、１３５ａ，１３５ｂ 絶縁体、１３６ 絶
縁体リング、１３６ａ 可動側部材としてのリングネ
ジ、１３６ｂ 固定側部材としてのゲート押さえリン
グ、１４０ 導体板としての冷却フィン、２００ ゲー
トドライバ、２１０ 取付枠。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−330572（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/74

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート電極を有する半導体スイッチング
   素子、および電流路を介して上記半導体スイッチング素
   子の上記ゲート電極とカソード電極との間にターンオフ
   電流を供給するゲートドライバを備えた半導体スイッチ
   ング装置において、上記半導体スイッチング素子を周方
   向に延在するゲート端子を備えたものとし、上記電流路
   をゲート側電流路を形成する第１の導電層とカソード側
   電流路を形成する第２の導電層とを絶縁層を介して積層
   してなる配線基板とし、上記半導体スイッチング素子の
   アノード電極と上記カソード電極とにそれぞれ当接して
   軸方向に上記半導体スイッチング素子を両側から押圧す
   る、第１の導体板および第２の導体板と、上記ゲート端
   子と上記アノード電極側の上記第１の導体板との間に介
   在し、圧接時軸方向に変形収縮して蓄勢状態となる弾性
   材から成る絶縁体リングと、上記カソード電極側の上記
   第２の導体板と上記配線基板の一方の表面に露出した第
   ２の導電層との間に軸方向に圧接して介在する導電性カ
   ソードスぺーサリングとを備え、上記ゲート端子を軸方
   向に圧接して、上記ゲート端子を上記配線基板の他方の
   表面に露出した上記第１の導電層に、上記カソード電極
   を上記第２の導体板および上記カソードスぺーサリング
   を介して第２の導電層に、それぞれ電気的に接続したこ
   とを特徴とする半導体スイッチング装置。
2. 【請求項２】 絶縁体リングを蛇腹形状で構成したこと
   を特徴とする請求項１記載の半導体スイッチング装置。
3. 【請求項３】 絶縁体リングが、その軸方向端面に弾性
   接触子を備え、該弾性接触子が圧接時軸方向に変形収縮
   して蓄勢状態となるものであることを特徴とする請求項
   １または２記載の半導体スイッチング装置。
4. 【請求項４】 ゲート電極を有する半導体スイッチング
   素子、および電流路を介して上記半導体スイッチング素
   子の上記ゲート電極とカソード電極との間にターンオフ
   電流を供給するゲートドライバを備えた半導体スイッチ
   ング装置において、上記半導体スイッチング素子を周方
   向に延在するゲート端子を備えたものとし、上記電流路
   をゲート側電流路を形成する第１の導電層とカソード側
   電流路を形成する第２の導電層とを絶縁層を介して積層
   してなる配線基板とし、上記半導体スイッチング素子の
   アノード電極と上記カソード電極とにそれぞれ当接して
   軸方向に上記半導体スイッチング素子を両側から押圧す
   る、第１の導体板および第２の導体板と、上記ゲート端
   子と上記アノード電極側の上記第１の導体板との間に介
   在し、互いに係合する固定側部材と可動側部材とから成
   り、該固定側部材は上記ゲート端子に当接し、該可動側
   部材は回動することにより上記回動軸の軸方向に移動す
   る絶縁体リングと、上記カソード電極側の上記第２の導
   体板と上記配線基板の一方の表面に露出した第２の導電
   層との間に軸方向に圧接して介在する導電性カソードス
   ぺーサリングとを備え、上記ゲート端子を軸方向に圧接
   して、上記ゲート端子を上記配線基板の他方の表面に露
   出した上記第１の導電層に、上記カソード電極を上記第
   ２の導体板および上記カソードスぺーサリングを介して
   第２の導電層に、それぞれ電気的に接続したことを特徴
   とする半導体スイッチング装置。
5. 【請求項５】 配線基板を半導体スイッチング素子の周
   方向に複数に分割可能にしたことを特徴とする請求項４
   記載の半導体スイッチング素子。
6. 【請求項６】 カソード電極側の第２の導体板と配線基
   板の表面に露出した第２の導電層との間のカソードスぺ
   ーサリングが、上記第２の導体板の一部として該第２の
   導体板と一体的に形成されたものであることを特徴とす
   る請求項１〜５のいずれかに記載の半導体スイッチング
   装置。
7. 【請求項７】 絶縁体リングの軸方向端面に、位置合わ
   せのための突起を備え、該突起を挿入する穴を、半導体
   スイッチング装置のゲート端子、配線基板、カソードス
   ぺーサリング、第１の導体板および第２の導体板に設け
   たことを特徴とする請求項１〜６のいずれかに記載の半
   導体スイッチング装置。
8. 【請求項８】 絶縁体リングの軸方向端面に位置合わせ
   のための凹部と、半導体スイッチング装置のゲート端
   子、配線基板、カソードスぺーサリング、第１の導体板
   および第２の導体板の上記凹部に対応する位置に配設さ
   れた穴とを設け、上記凹部と上記穴とで形成される領域
   に、棒状の絶縁体を挿入することを特徴とする請求項１
   〜６のいずれかに記載の半導体スイッチング装置。
9. 【請求項９】 ゲート電極を有する半導体スイッチング
   素子、および電流路を介して上記半導体スイッチング素
   子の上記ゲート電極とカソード電極との間にターンオフ
   電流を供給するゲートドライバを備えた半導体スイッチ
   ング装置において、上記半導体スイッチング素子を周方
   向に延在し、その端部を筒状に形成したゲート端子を備
   えたものとし、上記電流路をゲート側電流路を形成する
   第１の導電層とカソード側電流路を形成する第２の導電
   層とを絶縁層を介して積層してなり、上記半導体スイッ
   チング素子の周方向に複数に分割可能な配線基板とし、
   上記半導体スイッチング素子の上記カソード電極に当接
   して軸方向に上記半導体スイッチング素子を押圧する導
   体板と、該導体板と上記配線基板の一方の表面に露出し
   た第２の導電層との間に軸方向に圧接して介在する導電
   性カソードスぺーサリングと、上記配線基板に固定され
   第１の導電層と電気的に接続されて筒状に形成された導
   電性の第１の弾性接触子と、上記配線基板に固定され第
   ２の導電層と電気的に接続されて筒状に形成された導電
   性の第２の弾性接触子とを備え、上記第１の弾性接触子
   で上記ゲート端子を、上記第２の弾性接触子で上記導体
   板を、それぞれ径方向の外方から内方に向かって狭持圧
   接して、上記ゲート端子を上記第１の導電層に、上記カ
   ソード電極を第２の導電層に、それぞれ電気的に接続し
   たことを特徴とする半導体スイッチング装置。
10. 【請求項１０】 ゲート電極を有する半導体スイッチン
    グ素子、および電流路を介して上記半導体スイッチング
    素子の上記ゲート電極とカソード電極との間にターンオ
    フ電流を供給するゲートドライバを備えた半導体スイッ
    チング装置において、上記半導体スイッチング素子を周
    方向に延在し、弾性部材で構成されたゲート端子を備え
    たものとし、上記電流路をゲート側電流路を形成する第
    １の導電層とカソード側電流路を形成する第２の導電層
    とを絶縁層を介して積層してなり、上記半導体スイッチ
    ング素子の周方向に複数に分割可能な配線基板とし、上
    記半導体スイッチング素子の上記カソード電極に当接し
    て軸方向に上記半導体スイッチング素子を押圧する導体
    板と、該導体板と上記配線基板の一方の表面に露出した
    第２の導電層との間に軸方向に圧接して介在する導電性
    カソードスぺーサリングとを備え、上記配線基板を上記
    ゲート端子と上記カソードスぺーサリングとの間に挿入
    して上記ゲート端子を蓄勢状態にすることにより、上記
    ゲート端子を軸方向に圧接して、上記ゲート端子を上記
    第１の導電層に、上記カソード電極を上記導体板および
    上記カソードスぺーサリングを介して第２の導電層に、
    それぞれ電気的に接続したことを特徴とする半導体スイ
    ッチング装置。
11. 【請求項１１】 ゲート端子に、配線基板に対面する方
    向に突起を設け、上記配線基板上の上記突起に対応する
    位置に、ホールあるいは凹部を設けたことを特徴とする
    請求項１０記載の半導体スイッチング装置。
12. 【請求項１２】 導体板あるいは第１および第２の導体
    板を、半導体スイッチング素子からの発熱を放熱する冷
    却部材で構成したことを特徴とする請求項１〜１１のい
    ずれかに記載の半導体スイッチング装置。
13. 【請求項１３】 半導体スイッチング素子と半導体スイ
    ッチング素子からの発熱を放熱する冷却部材とを積み重
    ね取付枠内に配置してなることを特徴とする請求項１〜
    １２のいずれかに記載の半導体スイッチング装置を使用
    した半導体スタック装置。
14. 【請求項１４】 半導体スイッチング素子をゲート制御
    して電力変換を行うゲート制御装置を備えたことを特徴
    とする請求項１〜１２のいずれかに記載の半導体スイッ
    チング装置を使用した電力変換装置。