JP3266281B2 - 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板 - Google Patents

逆導通サイリスタ装置、圧接型半導体装置及び半導体基板

Info

Publication number
JP3266281B2
JP3266281B2 JP56293099A JP56293099A JP3266281B2 JP 3266281 B2 JP3266281 B2 JP 3266281B2 JP 56293099 A JP56293099 A JP 56293099A JP 56293099 A JP56293099 A JP 56293099A JP 3266281 B2 JP3266281 B2 JP 3266281B2
Authority
JP
Japan
Prior art keywords
region
reverse conducting
thyristor
self
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP56293099A
Other languages
English (en)
Inventor
真次 古賀
和博 森下
克己 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP3266281B2 publication Critical patent/JP3266281B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、逆導通ダイオードを内臓した自己消弧型サ
イリスタに関するものである。
背景技術 逆導通ダイオードを内蔵したGTO（Gate Turn off）サ
イリスタ、即ち逆導通サイリスタ装置の構成は、例えば
USパテント第4943840号（EP第224757B1号）やUSパテン
ト第4791470号（特開昭61−144065号公報）の文献に開
示されている。
（従来例１） 第18図は、従来例１の逆導通サイリスタ装置の平面図
である。半導体基板の内側の領域に逆導通ダイオード領
域101が配置され、その外側領域には、半導体基板の外
周端へ向かって高抵抗領域102及び自己消弧型サイリス
タ領域103が順次に形成されており、更に半導体基板の
最外周領域の一部は端面電界保護用ゴム104の凹部内に
嵌合されている。又、自己消弧型サイリスタ領域103内
の内側部には、外部取出し用ゲート電極領域105が設け
られている。第19図は、従来例１の逆導通サイリスタ装
置の断面図であり、第18図に示すＡ−A'線に関する縦断
面図に該当する。Ｐ−Ｎ−Ｎ＋層から成る逆導通ダイオ
ード領域101のカソード電極及びアノード電極は、Ｐ−
Ｎ＋−Ｎ−Ｐ−Ｎ層から成る自己消弧型サイリスタ領域
103のアノード電極106及びカソード電極107とそれぞれ
共通になっている。
（従来例２） 第20図は、従来例２の逆導通サイリスタ装置の平面図
である。半導体基板の最も内側の領域に逆導通ダイオー
ド領域101が配置され、その外側には、同基板の外周端
に向かって高抵抗領域102及び自己消弧型サイリスタ領
域103が順次に形成され、同基板の外周端に端面電界保
護用ゴム104が設けられている。また、自己消弧型サイ
リスタ領域103内の外側部分には外部取出し用ゲート電
極領域105が設けられている。第21図は、第20図のＡ−
A'線に関する、従来例２の逆導通サイリスタ装置の縦断
面図である。Ｐ−Ｎ−Ｎ＋層から成る逆導通ダイオード
領域101のカソード電極及びアノード電極は、Ｐ−Ｎ＋
−Ｎ−Ｐ−Ｎ層から成る自己消弧型サイリスタ領域103
のアノード電極106及びカソード電極107と、それぞれ共
通になっている。
（従来例３） 第22図は。従来例３の逆導通サイリスタ装置の平面図
である。本従来例３では、従来例1,2とは逆に、半導体
基板の最も内側の領域に自己消弧型サイリスタ領域103
が配置されており、半導体基板の外側領域に向かって高
抵抗領域102及び逆導通ダイオード領域101が形成され、
同基板の外周端部は端面電界保護用ゴム104の凹部に嵌
合されている。また、自己消弧型サイリスタ領域103内
の外側部分に外部取出し用ゲート電極105が設けられて
いる。第23図は、第22図のＡ−A'線に関する、従来例３
の逆導通サイリスタ装置の縦断面図であり、Ｐ−Ｎ−Ｎ
＋層から成る逆導通ダイオード領域101のカソード、ア
ノードの両電極は、Ｐ−Ｎ＋−Ｎ−Ｐ−Ｎ層から成る自
己消弧型サイリスタ領域103のアノード電極106及びカソ
ード電極107と、それぞれ共通になっている。
（従来例１〜３の問題点） ｉ） 通常動作時の逆導通ダイオード領域101と自己消
弧型サイリスタ領域103との発生ロスを比較した場合、
ダイオードではリカバリー時のロスが中心となるのに対
して、自己消弧型サイリスタの場合にはターンオン時及
びターンオフ時の電力ロスが中心となるので、逆導通ダ
イオード領域101に比べて自己消弧型サイリスタ領域103
の方が、かなり大きいロスを発生する。
従って、従来例1,2の構成を有する逆導通サイリスタ
装置では、通常動作時に於ける、半導体基板の外側に位
置する自己消弧型サイリスタ領域103の発生ロスが大き
いため、この電力ロスによる発生熱が端面電界保護用ゴ
ム104にこもってしまい、同ゴム104の特性を劣化させて
しまうという問題点がある。
ii） 従来例1,3のように外部取出し用ゲート電極領域1
05が半導体基板の中間領域に配置されている場合には、
外部取出し用ゲート電極を外部と接続するためには、半
導体基板を収める外装に取出し用端子部分を形成し、こ
の取出し用端子部分を介して外部取出し用ゲート電極と
外部との接続を実現する必要がある。その際に、従来例
１では外装の取出し用端子部分が自己消弧型サイリスタ
領域103のカソード電極107と接続しないように、従来例
３の場合では同端子部分が逆導通ダイオード領域101の
カソード電極107と接触しないように、半導体基板の中
心軸へ向かって突出した形状を有する取出し用端子部分
を外装に設ける必要がある。このため、従来例1,3の構
成を有する逆導通サイリスタ装置では、半導体基板を収
める外装の構造が複雑化してしまい、外装が高価になる
という問題点がある。
このような問題点（ｉ）、（ii）は、逆導通ダイオー
ド内蔵のGTOサイリスタ（ゲート端子がリード状である
場合）のみならず、ゲート端子がリング状の金属板より
成るGCT（Gate Commutated Turn−off）サイリスタと逆
導通ダイオードとを有する装置においても共通するもの
である。尚、GCTサイリスタの構造及び動作原理は、特
開平９−201039号公報（EP0785627A2）に開示されてい
る。
発明の開示 本発明は、上記のような問題点（ｉ），（ii）を解決
するためになされたものであり、自己消弧型サイリスタ
領域に於ける電力ロスに起因した発生熱が半導体基板の
外周端部に設けられる端面電界保護用ゴムにこもること
がなく、同時に半導体基板を収める外装の構成をも簡略
化できる、逆導通サイリスタ装置、圧接型半導体装置及
び半導体基板を提供することを目的としている。
この発明の第１の局面は、半導体基板と、ゲート部層
を備える自己消弧型サイリスタを構成する、前記半導体
基板内に形成された自己消弧型サイリスタ領域と、前記
半導体基板の外周領域内に前記半導体基板の外周に沿っ
て形成されており、前記自己消弧型サイリスタ領域を取
り囲むと共に、外部取出し用ゲート電極がその表面上に
形成される、前記ゲート部層と同一導電型の上層領域を
備えるゲート電極領域と、前記ゲート部層と同一導電型
の表面領域を備え、前記ゲート部層と前記上層領域とを
前記表面領域を介して互いに接続する、前記半導体基板
内に形成された少なくとも１つの接続領域と、前記自己
消弧型サイリスタ領域と前記ゲート電極領域と前記接続
領域とで完全に取り囲まれている、前記半導体基板内に
形成された少なくとも１つの隔離領域と、その外周部が
前記隔離領域によって完全に取り囲まれており、逆導通
ダイオードを構成する、前記半導体基板内に形成された
少なくとも１つの逆導通ダイオード領域とを備え、前記
隔離領域は前記自己消弧型サイリスタ領域と前記逆導通
ダイオード領域とを電気的に分離するための分離構造を
備えていることを特徴とする。
第１の局面によれば、逆導通ダイオード領域の外周部
が全て隔離領域で以て取り囲まれており、ゲート部層と
ゲート電極領域の上層領域とを接続領域を介して低抵抗
で接続することができる。しかも、自己消弧型サイリス
タ領域は半導体基板の内側領域に配置されているので、
自己消弧型サイリスタ領域における電力ロスに起因して
生ずる熱が半導体基板の最外周領域に設けられる端面電
界保護用ゴムに伝導して、こもってしまうことを抑止で
きる。
この発明の第２の局面は、第１の局面に記載の逆導通
サイリスタ装置であって、前記接続領域は複数個の接続
領域を有し、前記隔離領域は複数個の隔離領域を有し、
前記逆導通ダイオード領域も複数個の逆導通ダイオード
領域を有し、前記複数個の隔離領域の各々は、前記複数
個の接続領域の内で対応する隣り合うもの同士と、前記
自己消弧型サイリスタ領域と、前記ゲート電極領域とで
取り囲まれており、更に前記複数個の逆導通ダイオード
領域の各々の外周部は、前記複数個の隔離領域の内の対
応するものによって完全に取り囲まれていることを特徴
とする。
第２の局面によれば、複数個の接続領域を介してゲー
ト部層が最外周側のゲート電極領域の上層領域と接続さ
れるので、より低抵抗でゲート部層を上層領域に接続す
ることができる。
この発明の第３の局面は、第２の局面に記載の逆導通
サイリスタ装置であって、前記上層領域の前記表面上に
全面的に形成された前記外部取出し用ゲート電極と、前
記ゲート部層の表面上に形成されたゲート電極と、前記
複数個の接続領域の各々の前記表面領域の表面上に形成
されており、前記ゲート電極と前記外部取出し用ゲート
電極とを互いに接続するゲート配線パターンとを更に備
えることを特徴とする。
第３の局面によれば、ゲート電極を、基板上のゲート
配線パターンを介して、基板の最外周側において外周に
沿って位置する外部取出し用ゲート電極と同電位で接続
することができる。従って、本局面に係る逆導通サイリ
スタ装置を外装内に収納する際に特別な位置合わせを行
うことなく、単に基板の最外周側の外部取出し用ゲート
電極と外装側の取出し部分との接触だけで容易に外部と
ゲート電極との接続を可能にしうる。これにより、外装
の構造を簡易化しうる。
この発明の第４の局面は、第３の局面に記載の逆導通
サイリスタ装置であって、前記複数個の逆導通ダイオー
ド領域の各々は、前記半導体基板の中心軸の周りに同一
円周方向に沿って均等の間隔を隔てて並んでいることを
特徴とする。
第４の局面によれば、複数の逆導通サイリスタ領域が
均一に分割されているので、安定したターンオン，ター
ンオフ特性を得ることができる。
この発明の第５の局面は、第４の局面に記載の逆導通
サイリスタ装置であって、前記自己消弧型サイリスタ領
域は、前記半導体基板の前記中心軸を含む、前記半導体
基板の最内側領域に該当することを特徴とする。
第５の局面によれば、基板内の最も内側領域に自己消
弧型サイリスタ領域が設けられているので、同領域で生
じる熱による基板外周領域側への影響をより一層抑止す
ることができる。
この発明の第６の局面は、第１の局面に記載の逆導通
サイリスタ装置であって、前記隔離領域は第１隔離領域
に該当し、前記分離構造は第１分離構造に該当し、前記
逆導通ダイオード領域は第１逆導通ダイオードを構成す
る第１逆導通ダイオード領域に該当しており、前記逆導
通サイリスタ装置は、前記自己消弧型サイリスタ領域よ
りも内側の前記半導体基板の領域内に形成された、第２
逆導通ダイオードを構成する第２逆導通ダイオード領域
と、前記第２逆導通ダイオード領域と前記自己消弧型サ
イリスタ領域とで挟まれた前記半導体基板の領域内に形
成され、前記第２逆導通ダイオード領域と前記自己消弧
型サイリスタ領域とを電気的に分離するための第２分離
構造を備える第２隔離領域とを更に備えることを特徴と
する。
第６の局面によれば、自己消弧型サイリスタ領域を第
１及び第２逆導通ダイオード領域で挟み込む構造の場合
においても、第１の局面と同様な利点が得られる。
この発明の第７の局面は、第３の局面に記載の前記逆
導通サイリスタ装置と、その内周側面部側に形成された
凹部を備え、当該凹部内に、前記半導体基板の前記ゲー
ト電極領域の内で前記外部取出し用ゲート電極が形成さ
れた部分を除く一部分が嵌合された、リング状の端面電
界保護用部材と、その下面が前記外部取出し用ゲート電
極と電気的に接触したリングゲートと、前記リングゲー
トの上面とその第１端部が電気的に接触しており、その
第２端部が外部へと引延ばされたゲート端子とを備える
ことを特徴とする。
第７の局面によれば、端面電界保護用部材が自己消弧
型サイリスタ領域で生ずる熱の影響を受けることを防止
することができ、しかも、特別な位置合わせを要するこ
となくリングゲートを単に外部取出し用ゲート電極と接
触させるだけでゲート電極の外部への取出しを完了させ
ることができ、圧接型半導体装置の外装に特別な構造を
設けることを不要として、外装を簡易化し得る。
この発明の第８の局面は、自己消弧型サイリスタを構
成し、ゲート部層を備える自己消弧型サイリスタ領域
と、外周領域に形成されて前記自己消弧型サイリスタ領
域を取り囲むゲート電極領域と、前記自己消弧型サイリ
スタ領域と前記ゲート電極領域との間に挟まれた領域内
に逆導通ダイオードとして形成された逆導通ダイオード
領域と、前記ゲート部層と前記ゲート部層と同一導電型
である前記ゲート電極領域の最上層とを同電位に接続す
る第１及び第２接続手段と、前記逆導通ダイオード領域
と前記ゲート電極領域との分離、前記逆導通ダイオード
領域と前記第１接続手段との分離、前記逆導通ダイオー
ド領域と前記第２接続手段との分離、前記逆導通ダイオ
ード領域と前記自己消弧型サイリスタ領域との分離を行
う隔離手段とを備えることを特徴とする。
第８の局面によれば、第１の局面と同様の利点を有す
る半導体基板を得ることができる。
本発明の目的、特徴、局面及び利点に関しては、上述
したものの他それ以外のものも含めて、添付図面と共に
以下に詳述する。
図面の簡単な説明 第１図は、本発明の実施の形態１に係る逆導通サイリ
スタ装置を示す平面図である。
第２図は、本発明の実施の形態１に係る逆導通サイリ
スタ装置を示す断面図である。
第３図は、本発明の実施の形態１に係る逆導通サイリ
スタ装置を示す断面図である。
第４図は、本発明の実施の形態１に係る逆導通サイリ
スタ装置を示す断面図である。
第５図は、本発明の実施の形態１に係る逆導通サイリ
スタ装置を示す断面図である。
第６図は、本発明の実施の形態１に係る逆導通サイリ
スタ装置を示す平面図である。
第７図は、本発明に係る圧接型半導体装置の断面図で
ある。
第８図は、従来の圧接型半導体装置の断面図である。
第９図は、本発明の変形例１に係る逆導通サイリスタ
装置を示す平面図である。
第10図は、本発明の変形例２に係る逆導通サイリスタ
装置を示す平面図である。
第11図は、本発明の変形例３に係る逆導通サイリスタ
装置を示す平面図である。
第12図は、本発明の変形例４に係る逆導通サイリスタ
装置を示す平面図である。
第13図は、本発明の変形例５に係る逆導通サイリスタ
装置を示す平面図である。
第14図は、本発明の変形例６に係る逆導通サイリスタ
装置を示す平面図である。
第15図は、本発明の変形例７に係る逆導通サイリスタ
装置を示す平面図である。
第16図は、本発明の変形例８に係る逆導通サイリスタ
装置を示す平面図である。
第17図は、本発明の実施の形態２の逆導通サイリスタ
装置を示す平面図である。
第18図は、従来例１に係る逆導通サイリスタ装置を示
す平面図である。
第19図は、従来例１に係る逆導通サイリスタ装置を示
す断面図である。
第20図は、従来例２に係る逆導通サイリスタ装置を示
す平面図である。
第21図は、従来例２に係る逆導通サイリスタ装置を示
す断面図である。
第22図は、従来例３に係る逆導通サイリスタ装置を示
す平面図である。
第23図は、従来例３に係る逆導通サイリスタ装置を示
す断面図である。
発明を実施するための最良の形態 （実施の形態１） 第１図は、実施の形態１に係る逆導通サイリスタ装置
100の構造を示す平面図である。又、第２図は、第１図
に示すC1−C2線に関する縦断面図であり、第３図は第１
図に示すD1−D2線に関する縦断面図であり、第４図は第
１図のA1−A2線又はB1−B2線に関する縦断面図であり、
第５図は、第１図のE1−E2線に関する縦断面図であり、
第６図は第１図に二点鎖線CLで以て囲まれた部分を拡大
して示す平面図である。以下では、これらの図面に基づ
き、本装置100の構造について説明する。
半導体基板（ここではシリコンウエハを用いるものと
する）の内部領域の内で、中心点Ｏを通る同基板の中心
軸を含む最内側領域には、自己消弧型サイリスタを構成
する自己消弧型サイリスタ領域R1が配置されている。自
己消弧型サイリスタとしては、既述したGTOサイリスタ
の他、GCTサイリスタであっても良い。尚、本実施の形
態で「領域」と言うときは、それは常に３次元領域を意
味しているものとする。第１図に示すように、同領域R1
には、中心点Ｏより径方向に且つ同心円状に、複数のセ
グメントSGが形成されている。各セグメントSGの構成
は、第２図，第４図，第５図に示す通りである。即ち、
Ｎ＋層５の表面より内部へ向けて部分的にＰ層４が形成
されており、Ｎ＋層６の反対側の面上にはＮ層６が形成
され、Ｎ層６の上にはＰ層７が形成されると共に、Ｐ層
７の表面上には凸型ないしはメサ型のＮ層８が形成され
ている。そして、Ｐ層４とＮ＋層５との表面上、即ち、
当該半導体基板のアノード側表面上には、アノード電極
１が全面的に設けられている。又、各Ｎ層８の表面上に
はカソード電極２（2A）が形成され、隣り合うＮ層８間
のＰ層７の表面上には、Ｎ層８の外周を取り囲む様に
（第６図参照）、ゲート電極3Aが配設されている。この
構造により、領域R1に、Ｐ−Ｎ＋−Ｎ−Ｐ−Ｎ層から成
るセグメントSGが配置される。
尚、当該領域R1では、Ｐ層７は自己消弧型サイリスタ
のゲート部層7Aをなす。
他方、半導体基板の外周領域には、自己消弧型サイリ
スタ領域R1を完全に取り囲む様に、同基板の外周に沿っ
て外部取出し用のゲート電極領域R4が配置されている。
この領域R4は、アノード電極１と同電極１上に設けられ
たＮ＋層５、Ｎ＋層５上に位置するＮ層６、Ｎ＋層５上
に設けられているＰ層７及び、当該領域R4の上層領域7C
をなすＰ層７の表面上に本基板の外周に沿ってほぼリン
グ状に形成された外部取出し用ゲート電極3Cとから成
る。
そして、本半導体基板内の両領域R1,R4間には、同一
円周方向に沿って中心軸周りに均等な間隔で並んだ、８
等分割された逆導通ダイオード領域R3が配置されてい
る。各領域R3は、アノード電極１、Ｎ−層５、Ｎ層６、
Ｐ層７、Ｐ層７より突出したメサ型のＰ層９、及びＰ層
９の表面上に形成されたカソード電極２（2B）より成
り、逆導通ダイオードを構成している。尚、同領域R3と
領域R1との両カソード電極２は、逆導通サイリスタ装置
100を外装して圧接型半導体装置を構成する際に（後述
の第７図参照）、圧接によって外装部材を介して互いに
導通される。そのため、第２図〜第５図では、各カソー
ド電極2A,2Bが互いに導通されている状態を便宜的に図
示している。
上述した８個の逆導通ダイオード領域R3の各々の外周
部は、高抵抗の隔離領域R2によって完全に取り囲まれて
いる。この隔離領域R2の各々は、第２図、第３図に示す
ように、アノード電極１、その上部のＮ＋層５、その上
部のＮ層６、その上部層に該当するＰ層７、及びＰ層７
の表面よりＰ層７内に設けられたＮ層10より構成されて
いる。そして、上部のＮ層10は、自己消弧型サイリスタ
領域R1と逆導通ダイオード領域R3とを電気的に分離する
ための分離構造を形成している。このように各隔離領域
R2は、対応する逆導通ダイオード領域R3の周囲を完全に
取り囲んでおり、しかも、同領域R2は、自己消弧型サイ
リスタ領域R1及びゲート電極領域R4と境界をなしてい
る。
加えて、隣合う隔離領域R2,R2間には、８個の接続領
域R5が設けられている。換言すれば、隣り合う接続領域
R5同士は、半導体基板の中心軸の周りに約45度の角度を
なして配置されており、各接続領域R5の構成は次の通り
である。
即ち、同領域R5は、アノード電極１、その上層部であ
るＮ＋層５、その上層部であるＮ層６、その上層部であ
るＰ層７、及びＰ層７の表面上に全面的に形成されたゲ
ート配線パターン3Bより成る。このゲート配線パターン
3Bは、第６図に示すように、ゲート電極3Aと外部取出し
用ゲート電極3Cとに接続されている。このようにゲート
電極3A、ゲート配線パターン3B及びゲート電極3Cは一体
化されて電気的に導通しているので、これらをゲート電
極３と総称する。
以上のように、各接続領域R5は、ゲート部層7Aと同一
導電型の層であって且つゲート部層7Aと領域R4の上層領
域7Cとを互いに低抵抗で接続して同電位にするための表
面領域7Bを有している。
尚、上述した各領域R1〜R5の配置関係を換言するなら
ば、各隔離領域R2は、自己消弧型サイリスタ領域R1とゲ
ート電極領域R4と２つの接続領域R2とで完全に取囲まれ
ていると言える。
更に、半導体基板の外周領域の一部をなす端部は、リ
ング状の端面電界保護用部材（ゴム）11の内周側面部側
に形成された凹部内に嵌合されている（後述の第７図参
照）。
尚、第１図〜第６図において、記号BL1〜BL8は次のも
のを示す。即ち、BL1は自己消弧型サイリスタ領域R1と
隔離領域R2との境界面、BL2は隔離領域R2と逆導通ダイ
オード領域R3との境界面、BL3は逆導通ダイオード領域R
3と隔離領域R2との境界面、BL4は隔離領域R2とゲート電
極領域R4との境界面、BL5は逆導通ダイオード領域R3と
隔離領域R2との境界面、BL6は隔離領域R2と接続領域R5
との境界面、BL7は接続領域R5と隔離領域R2との境界
面、BL8は隔離領域R2と逆導通ダイオード領域R3との境
界面である。
以上の構造を有する本逆導通サイリスタ装置は、次の
効果（ｉ）及び（ii）を奏する。
（ｉ） 発熱の大きい自己消弧型サイリスタ領域R1を半
導体基板の中心軸を含む最内側領域に配置しているの
で、端面電界保護用ゴム11に発生熱がこもってしまうの
を防止することができる。
（ii） 更に、自己消弧型サイリスタ領域R1の外側に配
置される逆導通ダイオード領域R3の外周部を隔離領域R2
で完全に取り囲んでいるので、自己消弧型サイリスタ領
域R1のゲート電極3Aを外部取出し用ゲート電極3Cに接続
するための接続機構を外装側に設ける必要性を不要と
し、半導体基板内の接続領域R5の表面上に設けたゲート
配線パターン3Bを用いて両電極3A,3Cを互いに接続させ
ることができる。換言すれば、接続領域R5及びゲート配
線パターン3Bを利用することにより、ゲート電極3Aを外
部へ取り出すためのゲート電極領域R4及びゲート電極3C
を、逆導通ダイオード領域R3の外側の領域であって且つ
外周に沿った外周領域に配設することができる。このた
め、半導体基板を収納する外装に関しても、その外周部
分に、外部取出し用ゲート電極3Cとその下面が接触した
リングゲートと、リングゲートの上面にその第１端部が
接触し且つその第２端部が外部へと引き延ばされたゲー
ト端子とを設けるための段差構造ないしは切欠き構造
（断面がＬ字型）を設けるだけで良く、外装の構造を簡
略化することができる。しかも、ゲート電極領域R4が半
導体基板の外周領域部分に設けられているので、外装と
半導体基板との位置合わせも容易である。即ち、単に上
記リングゲートと外部取出し用ゲート電極3Cとを接触さ
せるだけで良い。この点を第７図に示す。ここで、第７
図は半導体基板ないしは逆導通サイリスタ装置100を外
装へ収納することにより製造される圧接型半導体装置の
構成を示す断面図である。又、比較の観点から、従来の
圧接型半導体装置の場合を第８図に示す。
第７図中、各参照符号は次のものを示す。
即ち、15及び16はそれぞれ半導体基板のカソード電極
２（2A,2B）上に順次に積載されたカソード歪緩衝板及
びカソードポスト電極であり、半導体基板の裏面上のア
ノード電極１上には、順次にアノード歪緩衝板17及びア
ノードポスト電極18が積載されている。又、12はその第
１表面（下面）が半導体基板の外部取出し用ゲート電極
3Cに面接触するリングゲートであり、13はゲート端子で
あり、その内周側端部がリングゲート12の第２表面（上
記第１表面と対向する上面）上に摺動可能に配設されて
いる。しかも、皿バネ又は波バネのような弾性体14は、
図示しない環状絶縁体を介して、ゲート端子13の上記端
部と共に、リングゲート12をゲート電極3Cに対して押圧
している。この押圧により、ゲート電極3C,リングゲー
ト12及びゲート端子13は互いに電気的に接続される。
又、22はリングゲート12を対面するカソード歪緩衝板15
及びカソードポスト電極16から絶縁するための絶縁シー
トである。尚、絶縁シート22については、第７図に示す
様に一体の物としてこれを構成しても良いけれども、こ
れに代えて、複数個の絶縁物から同シート22を構成して
も良い。
一方、19はセラミックス（例えばアルミナ）からなる
絶縁筒であり、ゲート端子13の中間部を挟んで上下に分
割されており、しかも、その外周側面部に突起部を有
し、筒内に半導体基板と各主要部11,12,13,14,15,17,22
を内包している。そして、ゲート端子13の固着部と絶縁
筒19とは、ろう付け接合によって気密に互いに固着され
ている。
更に、絶縁筒19の上面より外側に向けて折れ曲がって
突出した端部20Aと、リング状のフランジ21Aの一方の端
部とは、アーク溶接によって気密に固着されており、絶
縁筒19の下面より突出した端部20B及びフランジ21Bの一
方の端部も、同様にアーク溶接によって気密に固着され
ている。そして、フランジ21A,21Bの他方の端部は、そ
れぞれカソードポスト電極16及びアノードポスト電極18
の切込み部16A,18Aの一部に固着されている。これによ
り、本圧接型半導体装置は外部に対して密閉された構造
になっている。尚、この内部は不活性ガスで置換されて
いる。
尚、第７図の圧接型半導体装置は、図示しな電流取出
し用のスタック電極によって、図面の上下方向から加圧
されている。
又、第８図中の各参照符号は対応する第７図中の参照
符号にＰを付加したものであるが、参照符号30は溝を示
す。
本実施の形態では、第１図に示すように、逆導通ダイ
オード領域R3を８等分に分割配置した例を示している
が、この等分数が多い程に、自己消弧型サイリスタ領域
R1内の各セグメントSGは安定したターンオン、タンオフ
特性を有する。
（変形例１） 第９図は、逆導通ダイオード領域R3を４当分に分割配
置した場合の例を示しており、その他の点では第１図〜
第６図の場合と同一である。本変形例もまた、上記の効
果（ｉ），（ii）を奏する。
（変形例２） 第10図は、逆導通ダイオード領域R3を２等分割するよ
うに半導体基板内に配置した例を示す平面図であり、そ
の他の構造は第１図〜第６図の場合と同様である。本変
形例も同様に上記の効果（ｉ），（ii）を奏する。
（変形例３） 第11図は、逆導通ダイオード領域R3を分割配置するこ
となく、従って１つの逆導通ダイオード領域R3を半導体
基板内に配置した上で、１つの接続領域R5を半導体基板
内に設けた一例を示す平面図であり、その他の構造は第
１図〜第６図の場合と同様である。本変形例も同様に上
記の効果（ｉ），（ii）を奏する。
尚、本変形例では、逆導通ダイオード領域R3が半導体
基板中に占める割合を実施の形態１や他の変形例1,2,4,
5よりも大きくすることができる。
（変形例４） 第12図は、逆導通ダイオード領域R3を不等分に分割配
置した場合の一例を示す平面図であり、その他の構造は
第１図〜第６図の場合と同様である。本変形例も同様に
上記の効果（ｉ），（ii）を奏する。
（変形例５） 第13図は、逆導通ダイオード領域R3を８等分割し、且
つ逆導通ダイオード領域R3の各々の形状を円柱形状（平
面図では円形）とした場合を示す平面図であり、その他
の構造は第１図〜第６図の場合と同様である。本変形例
も同様に上記の効果（ｉ），（ii）を奏する。
尚、逆導通ダイオード領域R3の各々の形状を、その他
の形状に構成した場合でも、勿論、同様の効果（ｉ），
（ii）が得られる。
（変形例６） 実施の形態１では、第２図に示すように、隔離領域R2
に於ける分離構造はＰ層７にＮ層10を埋め込むことによ
って実現されているが、分離構造をその他の構成によっ
て実現しても良く、その場合にも同様の隔離効果が得ら
れる。例えば、第14図のように、Ｐ層７に所定の深さの
溝10Aを設けることによって分離構造を実現しても良
い。又、第15図のように、Ｐ層７中にＮ層６とつながっ
たＮ層10Bを設けることで分離構造を実現しても良い
し、第16図のように、上記のＮ層10B内に更に溝10Aを設
けた構造10Cによって分離構造を実現しても良い。
（変形例７） 実施の形態１では、１個の逆導通ダイオード領域R3に
対して１個の隔離領域R2で以て逆導通ダイオード領域R3
の外周部を完全に取り囲んでいたが、複数個の隔離領域
R2によって１個の逆導通ダイオード領域R3の外周部を多
重的に完全に取り囲むようにしても良い。
又、互いに異なった構造の隔離領域R2を複数個組み合
わせて１個の逆導通ダイオード領域R3の外周部を完全に
取り囲むようにしても良く、この場合にも同様の効果
（ｉ），（ii）が得られる。
（実施の形態２） 本実施の形態に係る逆導通サイリスタ装置100Aの平面
図を第17図に示す。本図は既述の第１図に対応したもの
であり、同一符号のものは同一のものを示す。
第17図に示す通り、本実施の形態の特徴点は、自己
消弧型サイリスタ領域R1よりも内側の半導体基板の領域
内に形成された、第２逆導通ダイオードを構成する第２
逆導通ダイオード領域R7と、第２逆導通ダイオード領
域R7と自己消弧型サイリスタ領域R1とで挟まれた半導体
基板の領域内に形成され、且つ第２逆導通ダイオード領
域R7と自己消弧型サイリスタ領域R1とを電気的に分離す
るための第２分離構造を備える第２隔離領域R6とを更に
設けた点にある。この場合、第２分離構造としては、第
１図に示すＮ層10の他、変形例６として既述したものを
用いても良い。その他の点は、実施の形態１の場合と同
様である。勿論、既述した変形例１〜5,7を本実施の形
態に適用することも可能である。
尚、隔離領域R2は第１隔離領域に該当し、分離構造10
は第１分離構造に該当し、逆導通ダイオード領域R3は第
１逆導通ダイオードを構成する第１逆導通ダイオード領
域に該当することになる。
本実施の形態によっても、実施の形態１と同様の効果
（ｉ），（ii）を奏することができる。
以上、本発明の実施の形態を詳細に開示し記述した
が、以上の記述は本発明の適用可能な局面を例示したも
のであって、本発明はこれに限定されるものではない。
即ち、記述した局面に対する様々な修正や変形例を、こ
の発明の範囲から逸脱することの無い範囲内で考えるこ
とが可能である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−152564（ＪＰ，Ａ) 特開 昭61−144065（ＪＰ，Ａ) 特開 昭49−45691（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/74

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板と、 ゲート部層（7A）を備える自己消弧型サイリスタを構成
    する、前記半導体基板内に形成された自己消弧型サイリ
    スタ領域（R1）と、 前記半導体基板の外周領域内に前記半導体基板の外周に
    沿って形成されており、前記自己消弧型サイリスタ領域
    を取り囲むと共に、外部取出し用ゲート電極（3C）がそ
    の表面上に形成される、前記ゲート部層と同一導電型の
    上層領域（7C）を備えるゲート電極領域（R4）と、 前記ゲート部層と同一導電型の表面領域（7B）を備え、
    前記ゲート部層と前記上層領域とを前記表面領域を介し
    て互いに接続する、前記半導体基板内に形成された少な
    くとも１つの接続領域（R5）と、 前記自己消弧型サイリスタ領域と前記ゲート電極領域と
    前記接続領域とで完全に取り囲まれている、前記半導体
    基板内に形成された少なくとも１つの隔離領域（R2）
    と、 その外周部が前記隔離領域によって完全に取り囲まれて
    おり、逆導通ダイオードを構成する、前記半導体基板内
    に形成された少なくとも１つの逆導通ダイオード領域
    （R3）とを備え、 前記隔離領域は前記自己消弧型サイリスタ領域と前記逆
    導通ダイオード領域とを電気的に分離するための分離構
    造（10又は10A又は10B又は10C）を備えていることを特
    徴とする、 逆導通サイリスタ装置。
  2. 【請求項２】請求の範囲第１項記載の逆導通サイリスタ
    装置であって、 前記接続領域は複数個の接続領域を有し、 前記隔離領域は複数個の隔離領域を有し、 前記逆導通ダイオード領域も複数個の逆導通ダイオード
    領域を有し、 前記複数個の隔離領域の各々は、前記複数個の接続領域
    の内で対応する隣り合うもの同士と、前記自己消弧型サ
    イリスタ領域と、前記ゲート電極領域とで取り囲まれて
    おり、 更に前記複数個の逆導通ダイオード領域の各々の外周部
    は、前記複数個の隔離領域の内の対応するものによって
    完全に取り囲まれていることを特徴とする、 逆導通サイリスタ装置。
  3. 【請求項３】請求の範囲第２項記載の逆導通サイリスタ
    装置であって、 前記上層領域の前記表面上に全面的に形成された前記外
    部取出し用ゲート電極と、 前記ゲート部層の表面上に形成されたゲート電極（3A）
    と、 前記複数個の接続領域の各々の前記表面領域の表面上に
    形成されており、前記ゲート電極と前記外部取出し用ゲ
    ート電極とを互いに接続するゲート配線パターン（3B）
    とを更に備えることを特徴とする、 逆導通サイリスタ装置。
  4. 【請求項４】請求の範囲第３項記載の逆導通サイリスタ
    装置であって、 前記複数個の逆導通ダイオード領域の各々は、前記半導
    体基板の中心軸の周りに同一円周方向に沿って均等の間
    隔を隔てて並んでいることを特徴とする、 逆導通サイリスタ装置。
  5. 【請求項５】請求の範囲第４項記載の逆導通サイリスタ
    装置であって、 前記自己消弧型サイリスタ領域は、前記半導体基板の前
    記中心軸を含む、前記半導体基板の最内側領域に該当す
    ることを特徴とする、 逆導通サイリスタ装置。
  6. 【請求項６】請求の範囲第１項記載の逆導通サイリスタ
    装置であって、 前記隔離領域は第１隔離領域（R2）に該当し、 前記分離構造は第１分離構造（10）に該当し、 前記逆導通ダイオード領域は第１逆導通ダイオードを構
    成する第１逆導通ダイオード領域（R3）に該当してお
    り、 前記逆導通サイリスタ装置は、 前記自己消弧型サイリスタ領域よりも内側の前記半導体
    基板の領域内に形成された、第２逆導通ダイオードを構
    成する第２逆導通ダイオード領域（R7）と、 前記第２逆導通ダイオード領域と前記自己消弧型サイリ
    スタ領域とで挟まれた前記半導体基板の領域内に形成さ
    れ、前記第２逆導通ダイオード領域と前記自己消弧型サ
    イリスタ領域とを電気的に分離するための第２分離構造
    を備える第２隔離領域（R6）とを更に備えることを特徴
    とする、 逆導通サイリスタ装置。
  7. 【請求項７】請求の範囲第３項に記載の前記逆導通サイ
    リスタ装置と、 その内周側面部側に形成された凹部を備え、当該凹部内
    に、前記半導体基板の前記ゲート電極領域の内で前記外
    部取出し用ゲート電極が形成された部分を除く一部分が
    嵌合された、リング状の端面電界保護用部材（11）と、 その下面が前記外部取出し用ゲート電極と電気的に接触
    したリングゲート（12）と、 前記リングゲートの上面とその第１端部が電気的に接触
    しており、その第２端部が外部へと引延ばされたゲート
    端子（13）とを備えることを特徴とする、 圧接型半導体装置。
  8. 【請求項８】自己消弧型サイリスタを構成し、ゲート部
    層（7A）を備える自己消弧型サイリスタ領域（R1）と、 外周領域に形成されて前記自己消弧型サイリスタ領域を
    取り囲むゲート電極領域（R4）と、 前記自己消弧型サイリスタ領域と前記ゲート電極領域と
    の間に挟まれた領域内に逆導通ダイオードとして形成さ
    れた逆導通ダイオード領域（R3）と、 前記ゲート部層と前記ゲート部層と同一導電型である前
    記ゲート電極領域の最上層（7C）とを同電位に接続する
    第１及び第２接続手段（7B）と、 前記逆導通ダイオード領域と前記ゲート電極領域との分
    離、前記逆導通ダイオード領域と前記第１接続手段との
    分離、前記逆導通ダイオード領域と前記第２接続手段と
    の分離、前記逆導通ダイオード領域と前記自己消弧型サ
    イリスタ領域との分離を行う隔離手段（10）とを備える
    ことを特徴とする、 半導体基板。
JP56293099A 1998-11-11 1998-11-11 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板 Expired - Fee Related JP3266281B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/005090 WO2000028600A1 (en) 1998-11-11 1998-11-11 Reverse conducting thyristor, mechanical contact semiconductor device, and semiconductor substrate

Publications (1)

Publication Number Publication Date
JP3266281B2 true JP3266281B2 (ja) 2002-03-18

Family

ID=14209380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56293099A Expired - Fee Related JP3266281B2 (ja) 1998-11-11 1998-11-11 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板

Country Status (5)

Country Link
US (1) US6570193B1 (ja)
EP (1) EP1049175B1 (ja)
JP (1) JP3266281B2 (ja)
DE (1) DE69841124D1 (ja)
WO (1) WO2000028600A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023519984A (ja) * 2020-03-31 2023-05-15 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346130B (zh) * 2013-07-01 2015-11-11 株洲南车时代电气股份有限公司 Gct门极绝缘座及门极组件
WO2015078657A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Reverse-conducting power semiconductor device
EP2966681A1 (en) * 2014-07-09 2016-01-13 GE Energy Power Conversion Technology Ltd Power semiconductor devices
US10741548B2 (en) 2015-04-13 2020-08-11 Infineon Technologies Ag Protection devices with trigger devices and methods of formation thereof
DE102016204699B4 (de) 2015-04-13 2020-07-30 Infineon Technologies Ag Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung
US20230046742A1 (en) * 2020-02-03 2023-02-16 Hitachi Energy Switzerland Ag Reverse Conducting Power Semiconductor Device and Method for Manufacturing the Same
WO2021198383A1 (en) 2020-03-31 2021-10-07 Abb Power Grids Switzerland Ag Turn-off power semiconductor device with gate runners

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319188B2 (ja) * 1972-09-02 1978-06-19
US4261001A (en) * 1980-05-23 1981-04-07 General Electric Company Partially isolated amplifying gate thyristor with controllable dv/dt compensation, high di/dt capability, and high sensitivity
JPS60115263A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置
JPS61144065A (ja) * 1984-12-17 1986-07-01 Toshiba Corp 逆導通ゲ−トタ−ンオフサイリスタ
DE3521079A1 (de) * 1984-06-12 1985-12-12 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Rueckwaerts leitende vollsteuergate-thyristoranordnung
DE3686027D1 (de) 1985-11-29 1992-08-20 Bbc Brown Boveri & Cie Rueckwaertsleitender thyristor.
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
JPH05152564A (ja) * 1991-12-02 1993-06-18 Mitsubishi Electric Corp 逆導通ゲートターンオフサイリスタおよびその製造方法
JPH05343663A (ja) 1993-02-12 1993-12-24 Toshiba Corp ゲートターンオフサイリスタ
EP0643424A1 (en) * 1993-09-14 1995-03-15 Kabushiki Kaisha Toshiba Reverse conducting gate turn off thyristor
JP3191653B2 (ja) 1996-01-17 2001-07-23 三菱電機株式会社 パワーデバイス用半導体スイッチング装置
FR2762445B1 (fr) * 1997-04-17 1999-07-16 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023519984A (ja) * 2020-03-31 2023-05-15 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス
JP7432098B2 (ja) 2020-03-31 2024-02-16 ヒタチ・エナジー・リミテッド サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス

Also Published As

Publication number Publication date
EP1049175A4 (en) 2007-05-09
DE69841124D1 (de) 2009-10-15
US6570193B1 (en) 2003-05-27
WO2000028600A1 (en) 2000-05-18
EP1049175A1 (en) 2000-11-02
EP1049175B1 (en) 2009-09-02

Similar Documents

Publication Publication Date Title
JP2726222B2 (ja) カットオフ可能な高出力半導体素子
JPH04352457A (ja) 圧接型半導体装置及びその製造方法
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
JP3266281B2 (ja) 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板
EP0428044B1 (en) High power semiconductor device having a housing
US4673961A (en) Pressurized contact type double gate static induction thyristor
JP2502386B2 (ja) 半導体装置
US5726466A (en) Press pack power semiconductor device incorporating a plurality of semiconductor elements
JPH1154747A (ja) 半導体装置と半導体モジュール
US3581163A (en) High-current semiconductor rectifier assemblies
JPH08241956A (ja) 半導体素子の圧力接触ハウジング
US4329701A (en) Semiconductor package
JPH0245334B2 (ja)
JPH08330337A (ja) 平型半導体装置
JP4137309B2 (ja) ゲート転流型半導体装置
US12002722B2 (en) Power semiconductor device
JPH0328518Y2 (ja)
JPH07202202A (ja) 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ
JP3292898B2 (ja) 圧接型半導体装置
JPH0738082A (ja) 圧接型半導体装置
JP3324317B2 (ja) 逆導通型半導体スイッチング装置
JPH02220452A (ja) 半導体装置
JP2024055514A (ja) 半導体素子の積層構造体
KR20000026245A (ko) 도선테
JPS63111651A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees