JP2017130531A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017130531A
JP2017130531A JP2016008331A JP2016008331A JP2017130531A JP 2017130531 A JP2017130531 A JP 2017130531A JP 2016008331 A JP2016008331 A JP 2016008331A JP 2016008331 A JP2016008331 A JP 2016008331A JP 2017130531 A JP2017130531 A JP 2017130531A
Authority
JP
Japan
Prior art keywords
electrode
frame
semiconductor device
flange
subframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016008331A
Other languages
English (en)
Other versions
JP6359573B2 (ja
Inventor
芳光 桑原
Yoshimitsu Kuwabara
芳光 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016008331A priority Critical patent/JP6359573B2/ja
Priority to US15/252,048 priority patent/US10032760B2/en
Priority to CN201610801251.9A priority patent/CN106981460B/zh
Publication of JP2017130531A publication Critical patent/JP2017130531A/ja
Application granted granted Critical
Publication of JP6359573B2 publication Critical patent/JP6359573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】破損の抑制を可能にする圧接型の半導体装置を提供する。
【解決手段】実施形態の半導体装置は、環状の第１のフレームと、複数の半導体素子と、第１の電極と、第２の電極と、第１のフレームの内側に設けられ、少なくとも一部が第１の電極と第２の電極との間に設けられ、樹脂を含み、複数の半導体素子を保持する第２のフレームと、第１の電極の周囲に設けられ、第１のフレームと第１の電極を接続し、金属を含み、環状の第１の部材と、第２の電極の周囲に設けられ、第１のフレームと第２の電極を接続し、金属を含み、環状の第２の部材と、第１の電極の周囲に設けられ、少なくとも一部が第１の部材と第２のフレームとの間に設けられ、外周部の少なくとも一部の領域が第１のフレームに接するか又は重なり、環状の第１の弾性体と、第２の電極の周囲に設けられ、少なくとも一部が第２の部材と第２のフレームとの間に設けられ、環状の第２の弾性体と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
圧接型半導体装置は、両面放熱によるパワー密度向上と、高電圧・大電流下での高信頼性を実現する。圧接型半導体装置は、絶縁性のフレーム内部に設けられた複数の半導体素子が、上下の電極ブロックによって挟まれ、気密封止された構造を備える。上下の電極ブロックに外部から押圧力が加えられることにより、内部の電気的接触が保たれる。
圧接型半導体装置は、内部の半導体素子の一部が故障破壊しても、半導体装置自体が破損することなく短絡する。このため、圧接型半導体装置を直列に接続して使用することで、半導体素子の破壊後も、即時にシステムを停止させることなく稼働が可能になるという利点がある。
しかし、故障破壊した半導体素子に過剰な負荷がかかり過電流が流れると、著しい温度上昇により半導体素子が溶融して蒸発する場合がある。半導体素子が蒸発することで、内部圧力が上昇して半導体装置が爆発し破損に至るおそれがある。半導体装置の破損が生じると装置の個片が周囲に飛散し、半導体装置周辺の回路や冷却装置を損傷し、システムの稼働が不能となるおそれがある。
特開２０００−９１４５５号公報
本発明が解決しようとする課題は、破損の抑制を可能にする圧接型の半導体装置を提供することにある。
実施形態の半導体装置は、環状の第１のフレームと、複数の半導体素子と、第１の電極と、第２の電極と、前記第１のフレームの内側に設けられ、少なくとも一部が前記第１の電極と前記第２の電極との間に設けられ、樹脂を含み、前記複数の半導体素子を保持する第２のフレームと、前記第１の電極の周囲に設けられ、前記第１のフレームと前記第１の電極を接続し、金属を含み、環状の第１の部材と、前記第２の電極の周囲に設けられ、前記第１のフレームと前記第２の電極を接続し、金属を含み、環状の第２の部材と、前記第１の電極の周囲に設けられ、少なくとも一部が前記第１の部材と前記第２のフレームとの間に設けられ、外周部の少なくとも一部の領域が前記第１のフレームに接するか又は重なり、前記第１の部材よりも弾性限界に至るまでの変位量が大きい、環状の第１の弾性体と、前記第２の電極の周囲に設けられ、少なくとも一部が前記第２の部材と前記第２のフレームとの間に設けられ、前記第２の部材よりも弾性限界に至るまでの変位量が大きい、環状の第２の弾性体と、を備える。
第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の模式上面図。 比較形態の半導体装置の模式図。 第１の実施形態の半導体装置の作用・効果の説明図 第２の実施形態の半導体装置の模式上面図。 第３の実施形態の半導体装置の模式図。
本明細書中、「セラミック」とは、無機物を焼き固めた焼結体を意味するものとする。
本明細書中、「弾性限界に至るまでの変位量」とは、部材に力を加えて変形させる場合に、弾性を失うまでに部材が変位可能な量を意味するものとする。２つの部材の「弾性限界に至るまでの変位量」を比較する場合、２つの部材に同じ向きの応力を加え、それぞれの部材が弾性を失うまでに変位する量を比較するものとする。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一及び類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
（第１の実施形態）
実施形態の半導体装置は、セラミックを含み、環状の第１のフレームと、複数の半導体素子と、第１の電極と、第２の電極と、第１のフレームの内側に設けられ、少なくとも一部が第１の電極と第２の電極との間に設けられ、樹脂を含み、複数の半導体素子を保持する第２のフレームと、第１の電極の周囲に設けられ、第１のフレームと第１の電極を接続し、金属を含み、環状の第１の部材と、第２の電極の周囲に設けられ、第１のフレームと第２の電極を接続し、金属を含み、環状の第２の部材と、第１の電極の周囲に設けられ、少なくとも一部が第１の部材と第２のフレームとの間に設けられ、外周部の少なくとも一部の領域の端部が第１のフレームに接するか又は重なり、第１の部材よりも弾性限界に至るまでの変位量が大きい、環状の第１の弾性体と、第２の電極の周囲に設けられ、少なくとも一部が第２の部材と第２のフレームとの間に設けられ、第２の部材よりも弾性限界に至るまでの変位量が大きい、環状の第２の弾性体と、を備える。
図１は、本実施形態の半導体装置の模式図である。図１（ａ）が模式断面図、図１（ｂ）が半導体素子の模式断面図、図１（ｃ）は、半導体装置の一部の拡大模式断面図である。本実施形態の半導体装置は、圧接型半導体装置である。本実施形態の半導体装置は、例えば、ＰＰＩ（プレスパックＩＥＧＴ）である。
本実施形態のＩＥＧＴは、複数の半導体素子１０、ハウジング（第１のフレーム）１２、樹脂フレーム（第２のフレーム）１４、第１の熱補償板１６ａ、第２の熱補償板１６ｂ、第１の電極ブロック（第１の電極）１８、第２の電極（第２の電極）ブロック２０、第１のフランジ（第１の部材）２２、第２のフランジ（第２の部材）２４、第１の保護材（第１の弾性体）２６、第２の保護材（第２の弾性体）２８、第１の金属板３０、第２の金属板３２、第３の金属板３４、空洞部４０を備える。
実施形態の半導体装置は、複数の半導体素子１０を内部に配置する。図１（ｂ）に示すように、半導体素子１０は、第１の面に第１のパッド電極１０ａ、第１の面と反対側の第２の面に第２のパッド電極１０ｂを備える。第１のパッド電極１０ａと第２のパッド電極１０ｂの間が、半導体チップ領域１０ｃである。
半導体素子１０は、例えば、シリコン（Ｓｉ）を用いたＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）である。ＩＥＧＴは、電子注入促進効果を備えるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。第１のパッド電極１０ａは、例えば、コレクタ電極である。第２のパッド電極１０ｂは、例えば、エミッタ電極である。半導体素子１０は、図示しないゲートパッド電極を備える。
なお、半導体素子１０は、上下に電極を備えるデバイスであれば、特に限定されるものではなく、例えば、ＦＲＤ（Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）等のダイオードであってもかまわない。また、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもかまわない。また、例えば、ＩＥＧＴとＦＲＤが混載されてもかまわない。また、ダイオードとＩＥＧＴがワンチップ化されたＲＣ−ＩＥＧＴ（Ｒｅｖｅｒｓｅ Ｃｏｄｕｃｔｉｎｇ−ＩＥＧＴ）であってもかまわない。さらに、シリコンに限らず、炭化珪素（ＳｉＣ）を用いたデバイスであってもかまわない。
半導体素子１０は、ハウジング（第１のフレーム）１２の内側に配置される。ハウジング１２は環状であり、セラミックで形成される。ハウジング１２は、例えば、円筒形状である。
ハウジング１２の内径は、例えば、８０ｍｍ以上である。ハウジング１２の径方向の厚さは、例えば、４ｍｍ以上２０ｍｍ以下である。
ハウジング１２は、例えば、アルミナである。アルミナ以外にも、例えば、窒化珪素、ジルコニア、窒化アルミニウム等を用いることも可能である。
ハウジング１２は、例えば、第１の電極ブロック１８と第２の電極ブロック２０の絶縁性（沿面距離）を保つための突起部１２ａを備える。
樹脂フレーム１４は、ハウジング１２の内側に設けられる。樹脂フレーム１４の少なくとも一部が第１の電極ブロック１８と第２の電極ブロック２０との間に設けられる。樹脂フレーム１４は、樹脂で形成される。
樹脂フレーム１４は、複数の半導体素子１０を保持する。樹脂フレーム１４は、半導体素子１０間の絶縁距離を確保し、複数の半導体素子１０をアライメントする機能を備える。
樹脂フレーム１４は、第１のサブフレーム１４ａと第２のサブフレーム１４ｂとを有する。第１のサブフレーム１４ａと第２のサブフレーム１４ｂとの間に半導体素子１０が挟まれる。
第１のサブフレーム１４ａには、複数の凹部Ｘが設けられる。また、第２のサブフレーム１４ｂには、複数の凸部Ｙが設けられる。凹部Ｘに凸部Ｙがはめ込まれることにより、第１のサブフレーム１４ａと第２のサブフレーム１４ｂとが固定されて一体化する。
第１のサブフレーム１４ａと第２のサブフレーム１４ｂは、材料の弾性を利用した固定方法、いわゆるスナップフィットにより固定される。なお、複数の凹部Ｘが第２のサブフレーム１４ｂに、複数の凸部Ｙが第１のサブフレーム１４ａに設けられる構成でもかまわない。
第１の熱補償板１６ａは、半導体素子１０の第１の面側に設けられる。第２の熱補償板１６ｂは、半導体素子１０の第２の面側に設けられる。第１の熱補償板１６ａ、第２の熱補償板１６ｂには、半導体素子１０と熱膨張係数の近い材料が適用される。例えば、半導体素子１０がシリコンの場合には、シリコンと熱膨張係数の近いモリブデンが材料として適用される。
第１の電極ブロック１８は、半導体素子１０の第１の面側に設けられる。また、第２の電極ブロック２０は、半導体素子１０の第２の面側に設けられる。第１の電極ブロック１８及び第２の電極ブロック２０は、例えば、円柱形状である。
第１の電極ブロック１８は、熱補償板１６ａに接して設けられ、第２の電極ブロック２０は熱補償板１６ｂに接して設けられる。第１の電極ブロック１８及び第２の電極ブロック２０は、金属、例えば、銅で形成される。
第１のフランジ２２は、第１の電極ブロック１８の周囲に設けられる。第１のフランジ２２は環状である。第１のフランジ２２は、金属、例えば、銅、ステンレスで形成される。
第１のフランジ２２は、第１の電極ブロック１８とハウジング１２を接続する。第１の電極ブロック１８と第１のフランジ２２は、例えば、銀ロウ付けで接続される。
第１のフランジ２２は、第１の金属板３０及び第２の金属板３２を介してハウジング１２に接続される。第１の金属板３０及び第２の金属板３２は、例えば、第１のフランジ２２よりも高融点、且つ、セラミックと接着性の高い金属で形成される。第１の金属板３０及び第２の金属板３２は、例えば、鉄ニッケル合金で形成される。第１の金属板３０及び第２の金属板３２は、環状である。
第２の金属板３２と第１のフランジ２２は、例えば、銀ロウ付けで接続される。第１の金属板３０はメタライジングされたハウジング１２の表面に接着される。第１の金属板３０及び第２の金属板３２は、例えば、レーザを用いた溶接により接合される。
第２のフランジ２４は、第２の電極ブロック２０の周囲に設けられる。第２のフランジ２４は環状である。第２のフランジ２４は、金属、例えば、銅、ステンレスで形成される。
第２のフランジ２４は、第２の電極ブロック２０とハウジング１２を接続する。第２の電極ブロック２０と第２のフランジ２４は、例えば、銀ロウ付けで接続される。
第２のフランジ２４は、第３の金属板３４を介してハウジング１２に接続される。第３の金属板３４は、例えば、第２のフランジ２４よりも高融点、且つ、セラミックと接着性の高い金属で形成される。第３の金属板３４は、例えば、鉄ニッケル合金で形成される。第３の金属板３４は、環状である。
第３の金属板３４と第２のフランジ２４は、例えば、銀ロウ付けで接続される。第３の金属板３４はメタライジングされたハウジング１２の表面に接着される。
半導体素子１０と第１のフランジ２２との間の距離は、半導体素子１０と第２のフランジ２４との間の距離よりも小さい。
半導体素子１０が収容される半導体装置の内部は、ハウジング１２、第１の電極ブロック１８、第２の電極ブロック２０、第１のフランジ２２、第２のフランジ２４、第１の金属板３０、第２の金属板３２、及び、第３の金属板３４によって気密封止される。半導体装置の内部には、不活性ガス、例えば、窒素ガスが充填される。不活性ガスを充填することによって、内部の半導体素子１０、第１の熱補償板１６ａ、第２の熱補償板１６ｂ等が酸化されることを防止している。
第１のフランジ２２、第２のフランジ２４は、例えば、板状の金属で、適度な強さのばね特性を備える。このため、半導体装置の外部から、第１の電極ブロック１８と第２の電極ブロック２０に押圧力が加えられると、半導体素子１０、第１の熱補償板１６ａ、第２の熱補償板１６ｂ、第１の電極ブロック１８、第２の電極ブロック２０が互いに密着し、良好な電気的接触が保持される。よって、第１の電極ブロック１８が第１のパッド電極１０ａと、第２の電極ブロック２０が第２のパッド電極１０ｂと電気的に導通する。
図２は、本実施形態の半導体装置の模式上面図である。第１の電極ブロック１８等を除き、第１の保護材２６の上面から見た形状を示している。なお、図１（ａ）は、図２のＡＡ’断面に相当する断面である。
第１の保護材２６は、第１の電極ブロック１８の周囲に設けられる。第１の保護材２６は、環状である。第１の保護材２６の少なくとも一部が、第１のフランジ２２と樹脂フレーム１４との間に設けられる。第１の保護材２６は第１のフランジ２２に接して設けられる。
第１の保護材２６は、外周部の６箇所に凸領域（領域）２６ａを備える。凸領域２６ａは、ハウジング１２に重なっている。言い換えれば、凸領域２６ａの端部（図１（ｃ）、図２中のＰ）は、ハウジング１２の内縁（図１（ｃ）、図２中のＱ）よりもハウジング１２の外周側（外側）にある。凸領域２６ａ以外の第１の保護材２６の外周部は、ハウジング１２の内縁よりも内側にある。なお、凸領域２６ａの数は、６個に限定されるものではない。
第１の保護材２６は、第１のフランジ２２よりも弾性限界に至るまでの変位量が大きい。第１の保護材２６は、例えば、シリコーン、ＰＴＦＥ（ポリテトラフルオロエチレン）、又は、ポリイミドである。第１の保護材２６は、例えば、シリコーンゴム等のゴムである。
第１の保護材２６は、例えば、半導体素子１０が故障破壊し過電流が流れ、温度上昇により半導体素子が溶融するような場合、飛散する部材の個片等から第１のフランジ２２やハウジング１２を保護する機能を備える。
本実施形態において、凸領域２６ａは、第１のサブフレーム１４ａに設けられた凹部Ｘと第１のフランジ２２に挟まれた第１の保護材２６の外周部に設けられる。なお、本実施形態において凹部Ｘは、第１のサブフレーム１４ａの６箇所に設けられている。
第２の保護材２８は、第２の電極ブロック２０の周囲に設けられる。第２の保護材２８は、環状である。第２の保護材２８の少なくとも一部が、第２のフランジ２４と樹脂フレーム１４との間に設けられる。第２の保護材２８は第２のフランジ２４に接して設けられる。
本実施形態では、第２の保護材２８の外周部は、ハウジング１２の内縁よりも内側にある。言い換えれば、第２の保護材２８はハウジング１２と離間している。
第２の保護材２８は、第２のフランジ２４よりも弾性限界に至るまでの変位量が大きい。第２の保護材２８は、例えば、シリコーン、ＰＴＦＥ、又は、ポリイミドである。第２の保護材２８は、例えば、シリコーンゴム等のゴムである。
第２の保護材２８は、第１の保護材２６同様、第１のフランジ２２やハウジング１２を保護する機能を備える。
次に、本実施形態の半導体装置の作用・効果について説明する。
例えば、故障破壊した半導体素子１０に過剰な負荷がかかり過電流が流れると、著しい温度上昇により半導体素子１０が溶融して蒸発する場合がある。半導体素子１０が蒸発することで、内部圧力が上昇して半導体装置が爆発し破損に至るおそれがある。半導体装置の破損が生じると装置の個片が飛散し、半導体装置周辺の回路や冷却装置を損傷し、システムの稼働が不能となるおそれがある。
図３は、比較形態の半導体装置の模式図である。図３（ａ）が模式断面図、図３（ｂ）は、半導体装置の一部の拡大模式断面図である。比較形態の半導体装置は、本実施形態の半導体装置同様、圧接型半導体装置である。比較形態の半導体装置は、第１の弾性体が、第１のフレームと離間している点で、本実施形態の半導体装置と異なっている。
図３の示すように、比較形態の半導体装置では、第１の保護材（第１の弾性体）２６が、ハウジング（第１のフレーム）１２の内縁（図３（ｂ）中のＱ）よりもハウジング１２の内側にある。
図４は、本実施形態の半導体装置の作用・効果の説明図である。図４（ａ）は比較形態の場合の説明図、図４（ｂ）は本実施形態の場合の説明図である。
シリコンの半導体素子１０が溶融して一部が蒸発するような場合、半導体装置の内部圧力が上昇する。溶融した高温のシリコンが第１のフランジ２２に付着すると、第１のフランジ２２が熱により溶融して半導体装置が破損する。第１のフランジ２２が溶融した箇所から、半導体装置の内容物が吹き出して周囲に飛散し、半導体装置周辺の回路や冷却装置を損傷するおそれがある。図４（ａ）に示すように、比較形態では、第１のフランジ２２の内表面が露出しているため、溶融した高温のシリコンが第１のフランジ２２に直接付着する。
一方、図４（ｂ）に示すように、本実施形態では、凸領域２６ａが設けられることにより、第１のフランジ２２の内表面は、第１の保護材２６で覆われている。したがって、溶融した高温のシリコンが第１のフランジ２２に直接付着しない。したがって、第１のフランジ２２の溶融による半導体装置の破損が抑制される。
第１のサブフレーム１４ａと第２のサブフレーム１４ｂとを固定するために設けられた凹部Ｘや凸部Ｙが存在する領域では、樹脂フレーム１４の機械的強度が他の領域に比較して弱くなる。このため、特に、凹部Ｘや凸部Ｙが存在する領域でシリコンが第１のフランジ２２に向けて飛びやすくなり、第１のフランジ２２の溶融が生じやすい。
本実施形態の半導体装置では、特に、凹部Ｘと第１のフランジ２２に挟まれた第１の保護材２６の外周部に凸領域２６ａを選択的に設けることにより、半導体装置の破損を抑制する。
また、例えば、半導体素子１０と第１のフランジ２２との距離が近い箇所で、第１のフランジ２２の溶融が生じやすい。したがって、複数の半導体素子１０の内、少なくとも、第１のフランジ２２との距離が最短の半導体素子１０に対応する箇所に選択的に、ハウジング１２に重なる第１の保護材２６の領域２６ａを設けることにより、半導体装置の破損を抑制することが可能となる。半導体素子１０に対応する箇所とは、当該半導体素子１０の外周側の領域である。
本実施形態において、ハウジング１２、第１の電極ブロック１８、第２の電極ブロック２０、第１のフランジ２２、及び、第２のフランジ２４で囲まれる領域内に存在する空洞部４０の体積を第１の体積とし、第１の保護材２６及び第２の保護材２８の占める体積を第２の体積とした場合に、第１の体積と第２の体積の和に対して第２の体積が占める割合が４５％以下であることが望ましい。
第１の体積と第２の体積の和に対して第２の体積が占める割合を、以後、保護材占有率と称する。保護材占有率＝（第２の体積）÷（第１の体積＋第２の体積）である。
なお、上記空洞部４０の体積とは、ハウジング１２、第１の電極ブロック１８、第２の電極ブロック２０、第１のフランジ２２、及び、第２のフランジ２４で囲まれる領域から、半導体素子１０、樹脂フレーム１４、第１の熱補償板１６ａ、第２の熱補償板１６ｂ、第１の保護材（第１の弾性体）２６、第２の保護材（第２の弾性体）２８等、ハウジング１２内部に設けられる部材の占める体積を除いた体積に相当する。
発明者の検討により、例えば、第１のフランジ２２の保護を強化するために第１の保護材２６のサイズを拡大し、保護材占有率を高くすると、ハウジング１２を形成するセラミックにクラックが入ることで半導体装置が破損しやすくなることが明らかになった。
表１は、保護材占有率とハウジング１２のクラック発生有無の関係を示す。半導体素子１０を意図的に絶縁破壊して故障させた場合のハウジング１２のクラック発生有無を示している。
Figure 2017130531
表１から明らかなように、保護材占有率を４５％以下とすることにより、ハウジング１２のクラック発生を抑制することが可能となる。保護材占有率が高い場合にクラック発生が生じやすくなるのは、空洞部４０の割合が減少することにより、半導体素子１０が蒸発した場合に内圧が上昇しやすくなることに起因すると考えられる。
本実施形態では、第１の保護材２６に、選択的に凸領域２６ａを設けることにより、保護材占有率の上昇を抑制している。また、半導体素子１０との距離が第２のフランジ２４よりも小さく破損が生じやすい第１のフランジ２２側の第１の保護材２６にのみ、凸領域２６ａを設けることにより、保護材占有率の上昇を抑制している。
本実施形態の半導体装置によれば、第１の保護材２６に第１のフランジ２２を保護する領域２６ａを設けることにより、フランジの溶融に起因する半導体装置の破損を抑制することが可能となる。また、保護材占有率の上昇を抑制することにより、ハウジング１２の破損に起因する半導体装置の破損を抑制することが可能となる。
（第２の実施形態）
本実施形態の半導体装置は、第１の弾性体の外周部の全部の領域が第１のフレームに重なる点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については、記述を省略する。
図５は、半導体装置の模式上面図である。第１の電極ブロック１８等を除き、第１の保護材２６の上面から見た形状を示している。
図５に示すように、本実施形態の半導体装置は、第１の保護材（第１の弾性体）２６の外周部の全部の領域２６ａが、ハウジング１２に重なっている。言い換えれば、領域２６ａの端部（図５中のＰ）は、すべてハウジング１２の内縁（図５中のＱ）よりもハウジング１２の外周側（外側）にある。
本実施形態の半導体装置によれば、第１の実施形態同様、第１の保護材２６に第１のフランジ２２を保護する領域２６ａを設けることにより、フランジの溶融に起因する半導体装置の破損を抑制することが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、第１の弾性体の外周部の少なくとも一部の領域が第１のフレームに接する点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については、記述を省略する。
図６は、本実施形態の半導体装置の模式図である。図６（ａ）が模式断面図、図６（ｂ）は、半導体装置の一部の拡大模式断面図である。
第１の保護材２６は、第１の実施形態同様、外周部の６箇所に凸領域（領域）２６ａを備える。凸領域２６ａは、ハウジング１２に接している。言い換えれば、凸領域２６ａの端部（図６（ｂ）中のＰ）は、ハウジング１２の内縁（図６（ｂ）中のＱ）に一致している。
また、本実施形態においては、第２の保護材２８も、外周部の６箇所に凸領域（領域）２８ａを備える。凸領域２８ａは、ハウジング１２に接している。言い換えれば、凸領域２８ａの端部は、ハウジング１２の内縁に一致している。
本実施形態の半導体装置によれば、第１の実施形態同様、第１の保護材２６に第１のフランジ２２を保護する領域２６ａを設けることにより、フランジの溶融に起因する半導体装置の破損を抑制することが可能となる。また、第２の保護材２８に第２のフランジ２２を保護する領域２８ａを設けることにより、更に、フランジの溶融に起因する半導体装置の破損を更に抑制することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体素子
１２ ハウジング（第１のフレーム）
１４ 樹脂フレーム（第２のフレーム）
１４ａ 第１のサブフレーム
１４ｂ 第２のサブフレーム
１８ 第１の電極ブロック（第１の電極）
２０ 第２の電極ブロック（第２の電極）
２２ 第１のフランジ（第１の部材）
２４ 第２のフランジ（第２の部材）
２６ 第１の保護材（第１の弾性体）
２６ａ 凸領域（領域）
２８ 第２の保護材（第２の弾性体）
２８ａ 凸領域（領域）

Claims (5)

  1. 環状の第１のフレームと、
    複数の半導体素子と、
    第１の電極と、
    第２の電極と、
    前記第１のフレームの内側に設けられ、少なくとも一部が前記第１の電極と前記第２の電極との間に設けられ、樹脂を含み、前記複数の半導体素子を保持する第２のフレームと、
    前記第１の電極の周囲に設けられ、前記第１のフレームと前記第１の電極を接続し、金属を含み、環状の第１の部材と、
    前記第２の電極の周囲に設けられ、前記第１のフレームと前記第２の電極を接続し、金属を含み、環状の第２の部材と、
    前記第１の電極の周囲に設けられ、少なくとも一部が前記第１の部材と前記第２のフレームとの間に設けられ、外周部の少なくとも一部の領域が前記第１のフレームに接するか又は重なり、前記第１の部材よりも弾性限界に至るまでの変位量が大きい、環状の第１の弾性体と、
    前記第２の電極の周囲に設けられ、少なくとも一部が前記第２の部材と前記第２のフレームとの間に設けられ、前記第２の部材よりも弾性限界に至るまでの変位量が大きい、環状の第２の弾性体と、
    を備える半導体装置。
  2. 前記領域が複数設けられ、前記領域が前記第１の部材の外周部に設けられた凸領域である請求項１記載の半導体装置。
  3. 前記第２のフレームが、第１のサブフレーム、前記第１のサブフレームとの間に前記半導体素子を挟む第２のサブフレームを有し、前記第１のサブフレームと前記第２のサブフレームの一方に複数の凹部が設けられ、前記第１のサブフレームと前記第２のサブフレームの他方に前記複数の凹部にはめ込まれた凸部が設けられ、前記凹部と前記第１の部材との間に挟まれた前記第１の弾性体の外周部に前記領域が設けられた請求項２記載の半導体装置。
  4. 前記第１のフレーム、前記第１の電極、前記第２の電極、前記第１の部材、及び、前記第２の部材で囲まれる領域内に存在する空洞部の体積を第１の体積とし、前記第１の弾性体及び前記第２の弾性体の占める体積を第２の体積とした場合に、前記第１の体積と前記第２の体積の和に対して前記第２の体積が占める割合が４５％以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第１の弾性体及び前記第２の弾性体は、シリコーン、ＰＴＦＥ、又は、ポリイミドである請求項１乃至請求項４いずれか一項記載の半導体装置。
JP2016008331A 2016-01-19 2016-01-19 半導体装置 Expired - Fee Related JP6359573B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016008331A JP6359573B2 (ja) 2016-01-19 2016-01-19 半導体装置
US15/252,048 US10032760B2 (en) 2016-01-19 2016-08-30 Semiconductor device
CN201610801251.9A CN106981460B (zh) 2016-01-19 2016-09-05 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016008331A JP6359573B2 (ja) 2016-01-19 2016-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2017130531A true JP2017130531A (ja) 2017-07-27
JP6359573B2 JP6359573B2 (ja) 2018-07-18

Family

ID=59314918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016008331A Expired - Fee Related JP6359573B2 (ja) 2016-01-19 2016-01-19 半導体装置

Country Status (3)

Country Link
US (1) US10032760B2 (ja)
JP (1) JP6359573B2 (ja)
CN (1) CN106981460B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444529B2 (ja) 2021-05-17 2024-03-06 東芝三菱電機産業システム株式会社 電力変換装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113330556B (zh) * 2019-02-01 2024-07-30 三菱电机株式会社 半导体装置
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019362U (ja) * 1973-06-18 1975-03-04
JPS52156449U (ja) * 1977-05-11 1977-11-28
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
JPH06177272A (ja) * 1992-12-08 1994-06-24 Fuji Electric Co Ltd 平形半導体整流素子の取付け構造
JPH0737914A (ja) * 1993-06-28 1995-02-07 Fuji Electric Co Ltd 加圧接触式平形半導体素子の組立構造
JPH11345935A (ja) * 1998-06-02 1999-12-14 Fuji Electric Co Ltd 半導体装置
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP2001298152A (ja) * 2000-02-07 2001-10-26 Toshiba Corp 圧接型半導体装置
JP2003309133A (ja) * 2002-04-16 2003-10-31 Hitachi Ltd 高耐熱半導体素子及びこれを用いた電力変換器
JP2004214524A (ja) * 2003-01-08 2004-07-29 Fuji Electric Holdings Co Ltd 平型半導体装置
JP2006521685A (ja) * 2003-02-18 2006-09-21 ユーペック ユーロパイシェ ゲゼルシャフト ファー ライスタングシャルブライテル エムベーハー 半導体モジュール
JP2008084926A (ja) * 2006-09-26 2008-04-10 Mitsubishi Electric Corp 圧接型半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760893B2 (ja) * 1989-11-06 1995-06-28 三菱電機株式会社 半導体装置およびその製造方法
US5371386A (en) 1992-04-28 1994-12-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of assembling the same
JP2741822B2 (ja) 1992-09-07 1998-04-22 三菱電機株式会社 半導体装置およびその組立方法
DE19839422A1 (de) 1998-08-29 2000-03-02 Asea Brown Boveri Explosionsschutz für Halbleitermodule
JP2016082105A (ja) 2014-10-17 2016-05-16 株式会社東芝 半導体装置
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5019362U (ja) * 1973-06-18 1975-03-04
JPS52156449U (ja) * 1977-05-11 1977-11-28
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
JPH06177272A (ja) * 1992-12-08 1994-06-24 Fuji Electric Co Ltd 平形半導体整流素子の取付け構造
JPH0737914A (ja) * 1993-06-28 1995-02-07 Fuji Electric Co Ltd 加圧接触式平形半導体素子の組立構造
JPH11345935A (ja) * 1998-06-02 1999-12-14 Fuji Electric Co Ltd 半導体装置
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP2001298152A (ja) * 2000-02-07 2001-10-26 Toshiba Corp 圧接型半導体装置
JP2003309133A (ja) * 2002-04-16 2003-10-31 Hitachi Ltd 高耐熱半導体素子及びこれを用いた電力変換器
JP2004214524A (ja) * 2003-01-08 2004-07-29 Fuji Electric Holdings Co Ltd 平型半導体装置
JP2006521685A (ja) * 2003-02-18 2006-09-21 ユーペック ユーロパイシェ ゲゼルシャフト ファー ライスタングシャルブライテル エムベーハー 半導体モジュール
JP2008084926A (ja) * 2006-09-26 2008-04-10 Mitsubishi Electric Corp 圧接型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444529B2 (ja) 2021-05-17 2024-03-06 東芝三菱電機産業システム株式会社 電力変換装置

Also Published As

Publication number Publication date
CN106981460A (zh) 2017-07-25
JP6359573B2 (ja) 2018-07-18
US10032760B2 (en) 2018-07-24
US20170207211A1 (en) 2017-07-20
CN106981460B (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
JP6301857B2 (ja) 半導体モジュール
US10115798B2 (en) Semiconductor device and method of manufacturing the same
US10861833B2 (en) Semiconductor device
JP6359573B2 (ja) 半導体装置
JP6585569B2 (ja) 半導体装置
JP2016082105A (ja) 半導体装置
JP2019169493A (ja) 半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
US9024430B2 (en) Semiconductor device
JP2015188026A (ja) 電力用半導体装置、および電力用半導体装置の製造方法
JP2007201247A (ja) 高耐圧半導体装置
JP6461264B1 (ja) 電力変換装置
US11424178B2 (en) Semiconductor module
JP7175095B2 (ja) 半導体装置
JP2019102519A (ja) 半導体装置
JP7203222B2 (ja) パワー半導体装置のためのハイブリッド短絡故障モード用のプリフォーム
JP2014175604A (ja) 半導体装置および半導体素子の取り付け構造体
JP2019021831A (ja) 半導体装置及び半導体装置用サブモジュール
US20220077017A1 (en) Semiconductor module and semiconductor module manufacturing method
JP2023044582A (ja) 半導体装置
JP2015198132A (ja) 半導体装置
JP2021034701A (ja) 半導体装置
TW201608692A (zh) 半導體晶片及電子組件
JP2005159012A (ja) 半導体装置
JP2017168516A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170831

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180620

R150 Certificate of patent or registration of utility model

Ref document number: 6359573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees