JP2741822B2 - 半導体装置およびその組立方法 - Google Patents

半導体装置およびその組立方法

Info

Publication number
JP2741822B2
JP2741822B2 JP23831592A JP23831592A JP2741822B2 JP 2741822 B2 JP2741822 B2 JP 2741822B2 JP 23831592 A JP23831592 A JP 23831592A JP 23831592 A JP23831592 A JP 23831592A JP 2741822 B2 JP2741822 B2 JP 2741822B2
Authority
JP
Japan
Prior art keywords
electrode plate
semiconductor substrate
insulating member
semiconductor device
cylindrical insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23831592A
Other languages
English (en)
Other versions
JPH0685109A (ja
Inventor
太 徳能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23831592A priority Critical patent/JP2741822B2/ja
Priority to US08/047,436 priority patent/US5371386A/en
Priority to DE69308361T priority patent/DE69308361T2/de
Priority to EP19930106796 priority patent/EP0567996B1/en
Publication of JPH0685109A publication Critical patent/JPH0685109A/ja
Priority to US08/291,753 priority patent/US5543363A/en
Application granted granted Critical
Publication of JP2741822B2 publication Critical patent/JP2741822B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主電極を圧接によって
少なくとも1つ以上のPN接合を有する半導体基体に電
気接触させる全圧接型の半導体装置およびその組立方法
に関する。
【0002】
【従来の技術】全圧接型の半導体装置では、例えば図2
9及び図30に示すように、半導体基体2の上方主面に
アノード電極として金属を蒸着して形成されたアノード
メタライズ層12が形成されるとともに、下方主面の中
央部にはゲート電極としてのゲートメタライズ層14及
びその周囲領域にカソード電極としてのカソードメタラ
イズ層16がアノードメタライズ層12と同様に金属を
蒸着することによって形成されている。そして、半導体
基体2の外周端部とアノード電極板4の外周部がシリコ
ンゴム20で覆われて、半導体基体2の外周端部が保護
されるとともに、半導体基体2が固定用電極板として機
能するアノード電極板4に位置決め固定される。
【0003】こうしてアノード電極板4に固定された半
導体基体2は、カソード電極板などの他の部材ととも
に、図示を省略するケーシングに嵌入される。このケー
シングは、その内径がアノード電極板4の外径とほぼ一
致するように形成されている。このため、半導体基体2
をケーシングに収納すると、アノード電極板4の外周部
がケーシングの内周面に適合し、半導体基体2がケーシ
ングのほぼ中央部に位置決めされることになる。
【0004】
【発明が解決しようとする課題】ところで、カソードメ
タライズ層16とアノード電極板4との間には半導体装
置に印加される電圧と同一の電圧が印加されるので、半
導体装置の耐圧特性に応じてシリコンゴム20の沿面距
離を設定する必要がある。ここで、「沿面距離」とは、
半導体基体2の上面側と下面側とを絶縁性物質の表面に
沿って結ぶ距離をいい、例えば、図30においては、点
PA ,PB ,PC に沿った経路の距離がそれに相当す
る。この沿面距離が長いほど、半導体基体2の上方主面
と下方主面との電気的距離が長く、短絡などの現象が生
じにくい。そこで、シリコンゴム20の沿面距離を長く
するために、シリコンゴム20の塗布量を多くすること
がある。
【0005】上記の場合、例えば、図29に示すよう
に、シリコンゴム20がアノード電極板4の外周側面部
や裏面側に流れてしまうことがあるが、半導体基体2を
ケーシングに嵌入するためには、これら余分のシリコン
ゴムを除去する必要がある。そのため、従来より、2つ
の成形方法が提案されている。まず第1の方法として、
半導体基体2の外周部及びアノード電極板4の外周部を
覆うようにシリコンゴム20を塗布し、さらに固化させ
た後、図30に示すように、アノード電極板4の外形に
沿って余分なシリコンゴム20a,20bを機械的に削
除して、所望形状のシリコンゴム20cに成形する方法
がある。また、第2の方法として、予めアノード電極板
4の外形に沿って成形治具を配置し、成形治具,半導体
基体2及びアノード電極板4で規定される空間部にシリ
コンゴム20を塗布し、固化させた後、成形治具を取り
はずす方法がある。
【0006】しかしながら、いずれの方法を採用したと
しても、シリコンゴム20a,20bの除去治具や成形
装置からの汚染によって半導体装置の耐圧特性が不安定
となり、半導体装置の信頼性が低下する。例えば、シリ
コンゴム20a,20bを除去するために旋盤等の工作
機械を用いると、油やイオン性物質(室内の水分に含ま
れる塩分中のNaイオン等)がシリコンゴム20に混入
し、シリコンゴム20の絶縁性等を阻害する。また、半
導体装置の信頼性が低下するという問題以外に、製造工
程が増えてしまうという問題がある。
【0007】さらに、上記のように、半導体基体2はシ
リコンゴム20によってアノード電極板4と接着されて
いるので、半導体基体2とアノード電極板4の外形寸法
の差が小さくなると、半導体基体2とアノード電極板4
との接着強度が低下してしまう。特に、半導体基体2に
プレーナ形(PN接合が半導体基体の主面上に露出して
いるタイプ)半導体素子が形成されている場合には、高
耐圧を得るためにカソード領域の外周部にガードリング
等の電界緩和領域を設けることが多く、PN接合が半導
体基体2の外周側面部に露出したメサ型半導体素子を形
成した場合に比べて、半導体基体2の外形を大きくする
ことが必要となる。その結果、半導体基体2とアノード
電極板4の外形寸法の差がより小さくなり、接着強度の
低下が顕著な問題となる。
【0008】本発明は、上述のような問題点を解消し、
半導体基体が充分な接着強度で固定され、しかも簡単な
作業で高信頼性を得ることができる半導体装置及びその
組立方法を提供することを目的とする。
【0009】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、半導体基体と、前記半導体基体
の一方の主面に設けられた第1のメタライズ層と、前記
半導体基体の他方の主面に設けられた第2のメタライズ
層と、その一方面が前記第1のメタライズ層に接触され
た第1の電極板と、外形寸法が前記第1の電極板よりも
大きく、しかもその一方の主面が前記第2のメタライズ
層に接触された第2の電極板と、前記第2の電極の外
周部に適合する略筒状の絶縁部材とを備え、前記筒状絶
縁部材が前記第2の電極と結合された状態で、前記筒
状絶縁部材、前記第2の電極板及び前記半導体基体によ
って空間部が形成され、さらにその空間部に絶縁性接着
部材が充填されて、前記半導体基体を、その外周端部が
前記絶縁性接着部材で保護された状態で少なくとも前記
第2の電極板及び前記筒状絶縁部材に固定している。
【0010】請求項2の発明は、前記第2の電極板の前
記一方主面側の外周部に切欠部を設けている。
【0011】請求項3の発明は、前記筒状絶縁部材の一
方端部を前記第2の電極板の切欠部で係止している。
【0012】請求項4の発明は、前記筒状絶縁部材の一
方端側の内周面から内向きに係止部が突設されており、
前記筒状絶縁部材が前記第2の電極と結合された状態
で、その係止部を前記第2の電極板の他方の主面に係止
させている。
【0013】請求項5の発明は、前記第2の電極板の外
周部に貫通孔を設け、その貫通孔によって前記空間部を
前記第2の電極板の他方主面側に連通している。
【0014】請求項6の発明は、前記第2の電極板の一
方主面のうち前記第2のメタライズ層と接触する接触領
域に閉ループ状の溝を設けている。
【0015】請求項7の発明は、前記接触領域にさらに
少なくとも1つ以上の閉ループ状の溝を設けている。
【0016】請求項8の発明は、前記溝に対応して前記
第2の電極板に貫通孔を設け、その貫通孔によって前記
溝を前記第2の電極板の他方主面側に連通している。
【0017】請求項9の発明は、前記第2の電極板の一
方主面のうち前記第2のメタライズ層の接触する第2の
接触領域の外形寸法を前記第1の電極板の一方主面のう
ち前記第1のメタライズ層の接触する第1の接触領域よ
りも大きくし、しかも前記第2の電極板の一方主面に前
記第1の接触領域を投影したとき、その投影領域が前記
第2の接触領域内に位置するようにしている。
【0018】請求項10の発明は、前記半導体基体の外
形寸法を前記第2の電極板の外形寸法及び前記筒状絶縁
部材の内形寸法よりも小さくし、しかも前記半導体基体
にPN接合を設けられ、そのPN接合の一部を前記半導
体基体の外周端部に露出している。
【0019】請求項11の発明は、前記半導体基体にP
N接合が前記半導体基体の前記一方の主面に露出するよ
うにして設けられるとともに、前記半導体基体の外形寸
法が前記第2の電極板の外形寸法と実質的に等しくなる
ようにしている。
【0020】請求項12の発明は、前記半導体基体にP
N接合が前記半導体基体の両主面に露出するように設け
られるとともに、前記半導体基体の他方主面側の露出領
域を前記第2の電極板の前記切欠部と対向させている。
【0021】請求項13の発明は、前記半導体基体にP
N接合が前記半導体基体の少なくとも一つの主面に露出
するように設けられることによって露出領域が形成さ
れ、さらにその露出領域の外周部にリング状の電界緩和
領域が設けられるとともに、その電界緩和領域の一部に
接続された金属膜が形成され、しかも前記絶縁性接着部
材がその金属膜を覆うようにしている。
【0022】請求項14の発明は、両主面に電極層が形
成された半導体基体が第1及び第2の電極板に挟まれて
なる半導体装置を組立てる方法であって、上記目的を達
成するために、(a) 対向する2つの開口部を有する
ケーシングを準備する工程と、(b) 前記半導体基体
を前記第2の電極板及び略筒状の絶縁部材に固定する工
程であって、前記筒状絶縁部材には、その一方端側の内
周面から内向きに係止部材が突設され、前記筒状絶縁部
材に前記第2の電極を嵌入可能となっており、(b−
1) 前記筒状絶縁部材の他方端側が上になるように置
き、前記第2の電極板を前記筒状絶縁部材に嵌入する工
程と、(b−2) 前記筒状絶縁部材に嵌入された状態
で、前記第2の電極板の上面の所定位置に前記半導体基
体を載置する工程と、(b−3) 前記筒状絶縁部材の
内周面、前記第2の電極板の上面及び前記半導体基体の
外周端部で形成される空間部に絶縁性接着部材を充填す
る工程と、(b−4) 前記絶縁性接着部材を固化させ
ることによって、前記半導体基体が前記筒状絶縁部材及
び前記第2の電極板に固定された結合体を得る工程と、
含む半導体基体の固定工程と、(c) 前記結合体、前
記第1の電極板、及び第1及び第2の外部電極を、前記
第1の電極板が前記半導体基体の前記第2の電極板と反
対側の主面に接触するとともに、前記第1と第2の外部
電極が前記第1の電極板と前記第2の電極板のそれぞれ
の外側の主面に接触しかつそれらの主面が前記ケーシン
グの開口部に平行になるように、前記ケーシング内に収
納する工程と、(d) 前記第1の外部電極および第2
の外部電極を前記ケーシングのそれぞれの開口部端部に
固定する工程と、備えている。
【0023】請求項15の発明は、両主面に電極層が形
成された半導体基体が第1及び第2の電極板に挟まれて
なる半導体装置を組立てる方法であって、上記目的を達
成するために、(a) 対向する2つの開口部を有する
ケーシングを準備する工程と、(b) 前記半導体基体
を前記第2の電極板及び略筒状の絶縁部材に固定する工
程であって、 前記筒状絶縁部材は、その一方端部が前
記第2の電極板の外周部に適合する形状を有し、(b−
1) 前記筒状絶縁部材を、その他方端側を上にした状
態において、前記筒状絶縁部材の一方端部側の開口を前
記第2の電極板によって塞ぐ工程と、(b−2) 前記
第2の電極板の上面の所定位置に前記半導体基体を載置
する工程と、(b−3) 前記筒状絶縁部材の内周面、
前記第2の電極板の上面及び前記半導体基体の外周端部
で形成される空間部に絶縁性接着部材を充填する工程
と、(b−4) 前記絶縁性接着部材を固化させること
によって、前記半導体基体が前記筒状絶縁部材及び前記
第2の電極板に固定された結合体を得る工程と、含む半
導体基体の固定工程と、(c) 前記結合体、前記第1
の電極板、及び第1及び第2の外部電極を、前記第1の
電極板が前記半導体基体の前記第2の電極板と反対側の
主面に接触するとともに、前記第1と第2の外部電極が
前記第1の電極板と前記第2の電極板のそれぞれの外側
の主面に接触しかつそれらの主面が、前記ケーシングの
開口部に平行になるように、前記ケーシング内に収納す
る工程と、(d) 前記第1の外部電極および第2の外
部電極を前記ケーシングのそれぞれの開口部端部に固定
する工程と、備えている。
【0024】さらに、請求項16の方法では、 (a)
対向する2つの開口部を有するケーシングを準備する
工程と、 (b) 前記半導体基体を前記第1及び第2
の電極板及び略筒状の絶縁部材に固定する工程であっ
て、前記筒状絶縁部材は、その一方端部が前記第2の電
極板の外周部に適合する形状を有し、(b−1) 前記
筒状絶縁部材を、その他方端側を上にした状態におい
て、前記筒状絶縁部材の一方端部側の開口を前記第2の
電極板によって塞ぐ工程と、(b−2) 前記第2の電
極板の上面の所定位置に前記半導体基体を載置する工程
と、(b−3) 前記半導体基体の上に前記第2の電極
板を載置する工程と、(b−4) 前記筒状絶縁部材の
内周面、前記第2の電極板の上面,前記半導体基体の外
周端部及び前記第1の電極板の側面で形成される空間部
に絶縁性接着部材を充填する工程と、(b−5) 前記
絶縁性接着部材を固化させることによって、前記半導体
基体が前記筒状絶縁部材及び前記第1及び第2の電極板
に固定された結合体を得る工程とを含む半導体基体の固
定工程と、(c) 前記結合体、及び第1及び第2の外
部電極を、前記第1と第2の外部電極が前記第1の電極
板と前記第2の電極板のそれぞれの外側の主面に接触し
かつそれらの主面が、前記ケーシングの開口部に平行に
なるように、前記ケーシング内に収納する工程と、
(d) 前記第1の外部電極および第2の外部電極を前
記ケーシングのそれぞれの開口部端部に固定する工程と
を備える。
【0025】
【作用】請求項1ないし13の発明では、筒状絶縁部材
が第2の電極と結合されて、前記筒状絶縁部材、前記
第2の電極板及び半導体基体によって空間部が形成され
る。そして、その空間部に絶縁性接着部材が充填される
ことによって、前記半導体基体が前記第2の電極板のみ
ならず前記筒状絶縁部材にも固定されて、半導体基体の
接着強度が向上する。また、前記筒状絶縁部材を第2の
電極と結合することによって、所定の空間部を規定
し、前記絶縁性接着部材の充填範囲を制限しているの
で、余分な絶縁性接着部材の流出がなく、その除去作業
も不要となる。その結果、前記絶縁性接着部材の汚染が
防止され、高信頼性の半導体装置が得られる。
【0026】請求項14,15及び16の発明によれ
ば、上記のような構造の半導体装置を適切に組み立てる
ことができる。
【0027】
【実施例】A.第1実施例 図1は、この発明にかかる半導体装置の第1実施例を示
す縦断面図である。同図に示すように、この圧接型半導
体装置は、半導体基体2、アノード電極板4、カソード
電極板6、外部アノード電極8および外部カソード電極
10などを有しており、この装置を外部機器に組付けた
状態では、その外部機器からの加圧圧力によって当該半
導体基体2が外部アノード電極8及び外部カソード電極
10を介して加圧挟持される構造となっている。
【0028】この半導体基体2は、例えばシリコン基板
からなり、少なくとも1つのPN接合が形成されてい
る。例えば、図2に示すように、半導体基体2にメサ型
サイリスタが形成されている。すなわち、半導体基体2
の上方及び下方主面側にPエミッタ層PE ,Pベース層
PB がそれぞれ形成されるとともに、Pエミッタ層PE
及びPベース層PB の間にNベース層NB が形成されて
いる。また、Pベース層PB の一部にNエミッタ層NE
が設けられている。このメサ型サイリスタでは、同図に
示すように、半導体基体2の外周部2cの側面でPN接
合が露出しているため、その側面の汚染を防止すること
が特に重要となる。
【0029】また、半導体基体2の上方主面2aの一部
にアルミニウム等の金属が蒸着されて、アノード電極と
して機能するアノードメタライズ層12が形成されてい
る。一方、下方主面2bの中央部にはゲート電極として
のゲートメタライズ層14が、また、その周囲領域にカ
ソード電極としてのカソードメタライズ層16が、それ
ぞれアノードメタライズ層12と同様にして形成されて
いる。
【0030】アノード電極板4は略円盤状であり、その
直径は半導体基体2より大きく、しかもセラミックで形
成された筒状のケーシング28の内径より小さくなるよ
うに形成されている。また、アノード電極板4の下方主
面にはその外周と同心円のリング状切欠部4a(図2)
が形成されている。
【0031】このアノード電極板4には、略筒形状の耐
熱絶縁部材(以下「筒状絶縁部材」という)18が嵌入
されており、この筒状絶縁部材18は好ましくはセラミ
ックによって形成される。図3は、その筒状絶縁部材1
8の斜視図である。同図に示すように、この筒状絶縁部
材18の側面部18cの一方端側から内向きに係止部1
8bが突設されている。そのため、筒状絶縁部材18の
他方端側からアノード電極板4を嵌入すると、アノード
電極板4の上方主面に係止部18bが係合して位置決め
される(図1)。なお、係止部18bの形状及び個数に
ついては、図3に示したものに限定されるものではな
く、例えば図4に示すように複数の略台形状の係止部1
8bによって構成してもよい。また、筒状絶縁部材18
は、マイカやポリイミド成形体で構成されていてもよ
い。
【0032】また、筒状絶縁部材18にアノード電極板
4を嵌入することによって、図2に示すように、筒状絶
縁部材18の側面部18cと、半導体基体2の外周部2
cと、アノード電極板4の切欠部4aとで囲まれた空間
部SPが規定されており、その空間部SPにシリコンゴ
ム20が充填されている。このため、半導体基体2はシ
リコンゴム20によってアノード電極板4に接着される
のみならず筒状絶縁部材18にも接着される。しかも、
アノード電極板4と筒状絶縁部材18の間には若干の隙
間22が生じており、その隙間22にもシリコンゴム2
0が充填されており、それらアノード電極板4,筒状絶
縁部材18が相互に接着されている。その結果、半導体
基体2は、その端側部および外周部の表裏をシリコンゴ
ム20で保護されるとともに、充分な接着強度でアノー
ド電極板4に固定される。なお、ここでは、絶縁性接着
部材としてシリコンゴムを用いているが、これ以外にワ
ニス系材料を用いてもよい。
【0033】図1に示すように、外部アノード電極8の
凸部8bが筒状絶縁部材18の貫通孔18aに挿通さ
れ、アノード電極板4の上方主面に接触されている。
【0034】一方、カソード電極板6には、その中央部
に貫通孔30が設けられ、これに対応して外部カソード
電極10にも貫通孔30と断面形状が同じ凹部32が設
けられており、この凹部32と貫通孔30によって形成
される嵌挿穴に、ゲート電極支持体34が摺動可能に嵌
挿される。
【0035】内部ゲート電極36には、導線38の一端
が接続され、この導線38の他端は、ゲート電極支持体
34の頭部を貫通し、さらにケーシング28を貫通して
設けられた絶縁管40の内部を通って、ケーシング28
の外部に引き出され、その端部で外部ゲート電極42が
溶接される。
【0036】ゲート電極支持体34は絶縁部材で形成さ
れており、その下端には、バネ44が当接されて上方に
付勢される。この結果、内部ゲート電極36が、しっか
りとゲートメタライズ層14に圧接され、電気的に接続
される。
【0037】また、ゲート電極支持体34は、上述のよ
うに同形断面形状を有するカソード電極板6の貫通孔3
0と外部カソード電極10の凹部32によって形成され
る嵌挿穴に嵌挿されるので、当該ゲート電極支持体34
がいわば杭の働きをなし、カソード電極板6が外部カソ
ード電極10の所定位置からずれないように位置決めす
る。
【0038】外部アノード電極8および外部カソード電
極10は、各基部8a、10aの外周に、それぞれ金属
製のリング状フランジ24,26が固定されており、こ
のフランジ24,26をケーシング28の開口部端部に
それぞれろう付けすることにより固定される。
【0039】次に、図1に示す半導体装置の組立の手順
を図5の組立分解を参照しながら説明する。
【0040】(1) まず、絶縁管40を筒状部の所定
位置に水平に貫通させて固定したケーシング28を用意
する。
【0041】(2) その周囲にリング状のフランジ2
6を固着した外部カソード電極10をその凸部10bが
上方に来るように載置し、中央に形成された凹部32に
バネ44を挿入する。
【0042】(3) ケーシング28を、その絶縁管4
0が、外部カソード電極10の上面に形成された溝10
cの位置に来るようにして、フランジ26上に載置す
る。
【0043】(4) 頭部に内部ゲート電極36が取り
付けられたゲート電極支持体34を、当該外部カソード
電極10の貫通孔30に嵌挿する。この際に、内部ゲー
ト電極36に接続された導線38を絶縁管40に通して
おく。
【0044】この内部ゲート電極36は、図10に示す
ようにゲート電極支持体34を軸方向に貫通する孔34
aに、一方に内部ゲート電極36を接続した導線38の
他端を挿入し、当該ゲート電極支持体34下部に形成さ
れた切欠部34bから引き出すことにより取り付けられ
る。
【0045】(5) カソード電極板6を、その中央の
貫通孔30に上記ゲート電極支持体34の頭部を嵌挿す
るようにして、外部カソード電極10上に載置する。
【0046】(6) 次に、アノード電極板4及び筒状
絶縁部材18に固着された半導体基体2をそのカソード
メタライズ層16を下にした状態でケーシング28内に
挿入し、上記カソード電極板6の上面に載置する。この
ように半導体基体2はあらかじめアノード電極板4に固
定されるが、その固定方法を図6ないし図9を参照しつ
つ説明する。
【0047】まず、図6に示すように、筒状絶縁部材1
8を、その係止部18bが下方に位置するようにして、
所定の位置に載置する。そして、切欠部4aが上に来る
ようにして、アノード電極板4を筒状絶縁部材18に嵌
入する。
【0048】次に、アノードメタライズ層12がアノー
ド電極板4と接触するように、アノード電極板4上に半
導体基体2を載置する(図7)。これにより、筒状絶縁
部材18の側面部18cと、半導体基体2と、アノード
電極板4の切欠部4aとで、空間部SPが規定される。
【0049】そして、半導体基体2上に位置ずれ防止用
の重り50を載置する(図8)。その後、シリコンゴム
20をその空間部SPに充填し、重り28を乗せたまま
の状態で所定温度で、一定時間加熱し、シリコンゴム2
0を固化させる(図9)。
【0050】このように、この実施例では、筒状絶縁部
材18と、半導体基体2と、アノード電極板4とによっ
て空間部SPを形成し、その空間部SPにシリコンゴム
20を充填するようにしているので、シリコンゴム20
の塗布時に、余分のシリコンゴムが流出するという事態
が防止される。そのため、シリコンゴム20の固化後
に、余分なシリコンゴムの除去作業が不要となる。ま
た、シリコンゴム20の成形用治具を用いる必要もな
い。その結果、シリコンゴム20の汚染による半導体装
置の耐圧の不安定化を防止することができ、半導体装置
の信頼性を高めることができる。
【0051】また、シリコンゴムの除去作業が不要とな
る等の理由から、製造工程を簡略化することができる。
【0052】しかも、アノードメタライズ層12とカソ
ードメタライズ層16の間に存在する絶縁物はシリコン
ゴム20と筒状絶縁部材18の側面部18cとになり、
アノードメタライズ層12とカソードメタライズ層16
との間の沿面距離は長くなり、半導体装置の耐圧を高め
ることができる。
【0053】さらに、絶縁性接着部材としてシリコンゴ
ム20が用いられており、固化しても一定の弾性を有す
るため、半導体基体2の端部の保護材としても優れてい
る。また、シリコンゴム20の代わりにワニス系材料を
用いた場合にも同様の効果が得られる。
【0054】(7) 次に、半導体装置の組立方法の説
明に戻る。アノード電極板4の上方から、外部アノード
電極8の凸部8bを下にしてケーシング28内に挿入
し、フランジ24をケーシング28の上端部に合わせ
る。
【0055】(8) 外部カソード電極10のフランジ
26および外部アノード電極8のフランジ24を、それ
ぞれケーシング28の端面にろう付けにより固着する。
【0056】(9) 最後に、外部ゲート電極42を、
絶縁管40内を通されて外部に露出した導線38の端部
に溶接して固着する。
【0057】このようにして、図1の半導体装置が組み
立てられる。
【0058】<変形例>なお、上記実施例では、筒状絶
縁部材18の一方端側に係止部18bを設けているが、
これはこの実施例の必須構成要件となるものではなく、
例えば図11に示すように、係止部18bを有さない筒
状絶縁部材18を用いてもよい。ただし、この場合に
は、筒状絶縁部材18の側面部18cの一方端がアノー
ド電極板4の切欠部4aと係合するように構成する必要
がある。すなわち、筒状絶縁部材18がアノード電極板
4と係合した状態(図11)で、半導体基体2とアノー
ド電極板4と協働して空間部SPを形成するようにすれ
ばよい。
【0059】また、図11の筒状絶縁部材18を用いた
場合には、上記とは異なる手順で半導体基体2をアノー
ド電極板4及び筒状絶縁部材18に固定する必要があ
る。そこで、その手順について、図12ないし図15を
参照しつつ説明する。
【0060】まず、図12に示すように、筒状絶縁部材
18の側面部18cの一方端部と係合可能に仕上げられ
た切欠部4aが上方に来るようにして、アノード電極板
4を所定位置に載置する。そして、筒状絶縁部材18の
側面部18cの一方端部を切欠部4aに係合させ、筒状
絶縁部材18をアノード電極板4上に位置決め載置す
る。なお、筒状絶縁部材18とアノード電極板4とは後
述するシリコンゴム20によって相互に接着されるが、
この時点で、適当な接着剤を用いてアノード電極板4と
筒状絶縁部材18をあらかじめ接着しておくのが望まし
い。
【0061】そして、上記と同様にして、半導体基体2
を固定する。すなわち、アノードメタライズ層12がア
ノード電極板4と接触するように、アノード電極板4上
に半導体基体2を載置する(図13)。それに続いて、
半導体基体2上に位置ずれ防止用の重り50を載置し
(図14)、その状態のままで、シリコンゴム20を筒
状絶縁部材18の側面部18cと、半導体基体2と、ア
ノード電極板4の切欠部4aとで規定される空間部SP
に充填した後、所定の加熱処理を施して、シリコンゴム
20を固化させる(図15)。
【0062】また、アノード電極板4の切欠部4aの幅
を筒状絶縁部材18の側面部18cの厚みとほぼ同一に
して、図16に示すように、筒状絶縁部材18がアノー
ド電極板4と2箇所、つまり上方端部と側面部18cと
で当接されるようにしてもよく、この場合、接合強度が
図11の接合状態に比べて、より大きくなる。
【0063】また、図17に示すように、アノード電極
板4の外径と筒状絶縁部材18の内径をほぼ一致させ
て、アノード電極板4の外径部が筒状絶縁部材18の内
周面で接合されるようにしてもよい。
【0064】また、図18に示すように、シリコンゴム
20が筒状絶縁部材18,アノード電極板4及び半導体
基体2のみならずカソード電極6にも行き渡るよう
に、シリコンゴム20を空間部SPに充填してもよい。
なお、この場合には、上記とは異なる手順で半導体基体
2をアノード電極板4、カソード電極板6及び筒状絶縁
部材18に固定する必要がある。そこで、その手順につ
いて、図19ないし図21を参照しつつ説明する。
【0065】まず、筒状絶縁部材18を、その係止部1
8bが下方に位置するようにして、所定の位置に載置す
る。そして、切欠部4aが上に来るようにして、アノー
ド電極板4を筒状絶縁部材18に嵌入する。さらに、ア
ノードメタライズ層12がアノード電極板4と接触する
ように、アノード電極板4上に半導体基体2を載置した
後、カソードメタライズ層16上にカソード電極板6を
載置する(図19)。これにより、筒状絶縁部材18の
側面部18cと、半導体基体2と、アノード電極板4
と、カソード電極板6とで、空間部SPが規定される。
【0066】そして、上記と同様にして、半導体基体2
を固定する。すなわち、半導体基体2上に位置ずれ防止
用の重り50を載置し(図20)、その状態のままで、
シリコンゴム20をその空間部SPに充填した後、所定
の加熱処理を施して、シリコンゴム20を固化させる
(図21)。
【0067】さらに、筒状絶縁部材18の側面部18c
の他方端が半導体基体2の下方主面2bの水平レベル
(図22の1点鎖線)よりも上方位置に位置するように
してもよい。
【0068】ところで、上記のような固着方法において
は、毛細管現象により充填中のシリコンゴム20がアノ
ードメタライズ層12とアノード電極板4の隙間に浸透
し、そこで固化するおそれがある。この場合には、アノ
ードメタライズ層12とアノード電極板4の電気的接合
が不良になる可能性があり、また、当該浸透したシリコ
ンゴム20が厚い膜を形成する場合には、内部に中空部
が形成され、外部アノード電極8及び外部カソード電極
10の外側から圧力をかけると、半導体基体2の中央部
が撓み、最悪の場合には破損するおそれがある。
【0069】そこで、図23に示すようにアノード電極
板4の下方主面のうちアノードメタライズ層12と接触
する接触領域Rに閉ループ状(リング状)の溝52を設
けておけばこのような事態が解消される。
【0070】すなわち、シリコンゴム20が半導体基体
2とアノード電極板4の隙間に浸透してきても当該溝5
2の部分で浸透が阻止されてそれ以上内部に浸透しなく
なり、上述のような問題が解消される。
【0071】なお、リング状溝52の本数は、図23に
示すように2本に限定されないが、1本だけではシリコ
ンゴム20の浸透を完全に阻止できない場合があり、ま
た本数が多すぎてもアノードメタライズ層12との電気
的接触面積が少なくなるので、2本程度が望ましい。ま
た、溝52の断面形状は同図に示すような3角形状に限
定されるものではなく必要に応じて変形しうるものであ
る。
【0072】さらに、半導体基体2をアノード電極板4
に載置して固着する際に、半導体基体2とアノード電極
板4の隙間に空気が残留する場合やシリコンゴム20の
固化のための加熱により内部にガスを発生する場合も考
えられ、このような場合半導体基体2とアノード電極板
4間の電気的接合が不良になってしまうので、図24に
示すようにアノード電極板4を貫通して空間部SPに連
通する空気抜き孔54、およびアノード電極板4の中央
部に設けられた同様の空気抜き孔58を形成するように
してもよい。
【0073】B.第2実施例 図25は、この発明にかかる半導体装置の第2実施例を
示す縦断面図である。第2実施例が第1実施例と大きく
相違する点は、筒状絶縁部材18がカソード電極板6に
係合されている点である。すなわち、第2実施例では、
カソード電極板6は、その直径が半導体基体2よりも大
きくなるように仕上げられており、しかもその上方主面
にはその外周と同心円のリング状切欠部が形成されてい
る。そして、筒状絶縁部材18にカソード電極板6が嵌
入された状態で、筒状絶縁部材18と、カソード電極板
6と、半導体基体2とによって空間部SPが規定され、
その空間部SPにシリコンゴム20が充填されている。
なお、その他の基本的構成は、第1実施例と同様であ
る。
【0074】このように、第2実施例によれば、半導体
基体2がシリコンゴム20によってカソード電極板6及
び筒状絶縁部材18に接着されるので、充分な接着強度
で半導体基体2を固着することができる。また、空間部
SPにシリコンゴム20を充填するようにしているの
で、第1実施例と同様の効果、つまり(1) 半導体装置の
信頼性を高めることができる、(2) 製造工程を簡略化す
ることができる、(3) 半導体装置の耐圧を高めることが
できるという効果が得られる。
【0075】C.第3実施例 図26は、この発明にかかる半導体装置の第3実施例を
示す縦断面図である。この実施例が先の第1実施例と大
きく相違する点は、第1実施例では半導体基体2にメサ
型サイリスタが形成されているのに対し、第3実施例で
はプレーナ型サイリスタが形成されている点であり、そ
の他の基本的構成は同一である。
【0076】図27は、半導体基体2の部分拡大図であ
る。このプレーナ型サイリスタは、Pエミッタ層PE 及
びNベース層NB の一部がそれぞれ半導体基体2の下方
主面に露出している点及びNベース層NB の露出面にP
層Pが形成されている点を除いて、メサ型サイリスタと
ほぼ同様に構成されている。また、半導体基体2の下方
主面の外周部にはSiO2 層64が設けられ、さらにそ
のSiO2 層64上に電界緩和用のフィールドプレート
66が設けられるとともに、SiO2 層64の開口を介
してP層Pと電気的に接続されている。このようにPN
接合が主面(下方主面)に露出したプレーナ形サイリス
タでは、この主面に露出する層の相互間隔を比較的広く
とることができる。このため、メサ型ではシリコンゴム
20による側面保護作用が重要であるのに対し、プレー
ナ型では接着作用がより重要である。
【0077】この第3実施例では、半導体基体2の直径
を筒状絶縁部材18の内径と実質的に等しくしている
が、上記接着作用を考慮してアノード電極板4と筒状絶
縁部材18との間及び半導体基体2と筒状絶縁部材1の
側面部18cとの間に、0.1〜0.2mm程度の隙間
60,62をそれぞれ形成している。そして、空間部S
P及び隙間60,62にシリコンゴム20を充填され
て、上記実施例と同様の効果が得られる。なお、図27
に示すように、半導体基体2の外周部に電界緩和用のフ
ィールドプレート66が設けられている場合には、単に
空間部SPにシリコンゴム20を充填するだけでなく、
シリコンゴム20でその外周部を保護する方が好まし
い。
【0078】D.第4実施例 上記第3実施例では、半導体基体2の一方主面(図27
の下方主面)にPN接合が露出するプレーナ形サイリス
タの場合について説明したが、この発明は両主面にPN
接合が露出するタイプ、例えば図28に示すプレーナ型
サイリスタにも適用することができる。
【0079】なお、同図において、半導体基体2の外周
端部の両主面側にn+ 領域が形成され、フィールドリミ
ットリング68と電気的に接続されている。
【0080】
【発明の効果】以上のように、この発明によれば、筒状
絶縁部材を第2の電極と結合することによって、前記
筒状絶縁部材、前記第2の電極板及び半導体基体で空間
部を形成し、その空間部に絶縁性接着部材を充填してい
るので、前記半導体基体が前記第2の電極板のみならず
前記筒状絶縁部材にも固定されて、半導体基体の接着強
度を向上することができる。また、前記筒状絶縁部材を
第2の電極と係合することによって、所定の空間部を規
定し、前記絶縁性接着部材の充填範囲を制限しているの
で、余分な絶縁性接着部材の流出がなく、その除去作業
も不要となるので、前記絶縁性接着部材の汚染を防止す
ることができ、高信頼性の半導体装置を得ることができ
る。
【図面の簡単な説明】
【図1】この発明にかかる半導体装置の第1実施例を示
す縦断面図である。
【図2】図1の半導体装置の部分拡大図である。
【図3】筒状絶縁部材の一例を示す斜視図である。
【図4】筒状絶縁部材の他の例を示す斜視図である。
【図5】図1の半導体装置の組立分解図である。
【図6】半導体基体をアノード電極板に固定する手順を
示す図である。
【図7】半導体基体をアノード電極板に固定する手順を
示す図である。
【図8】半導体基体をアノード電極板に固定する手順を
示す図である。
【図9】半導体基体をアノード電極板に固定する手順を
示す図である。
【図10】ゲート電極支持体に内部ゲート電極を取り付
ける手順を示す図である。
【図11】この発明にかかる半導体装置の第1変形例を
示す部分拡大図である。
【図12】第1変形例における半導体基体のアノード電
極板への固定手順を示す図である。
【図13】第1変形例における半導体基体のアノード電
極板への固定手順を示す図である。
【図14】第1変形例における半導体基体のアノード電
極板への固定手順を示す図である。
【図15】第1変形例における半導体基体のアノード電
極板への固定手順を示す図である。
【図16】この発明にかかる半導体装置の第2変形例を
示す部分拡大図である。
【図17】この発明にかかる半導体装置の第3変形例を
示す部分拡大図である。
【図18】この発明にかかる半導体装置の第4変形例を
示す部分拡大図である。
【図19】第4変形例における半導体基体のアノード電
極板及びカソード電極板への固定手順を示す図である。
【図20】第4変形例における半導体基体のアノード電
極板及びカソード電極板への固定手順を示す図である。
【図21】第4変形例における半導体基体のアノード電
極板及びカソード電極板への固定手順を示す図である。
【図22】この発明にかかる半導体装置の第5変形例を
示す部分拡大図である。
【図23】補助溝を設けたアノード電極板を示す図であ
る。
【図24】空気抜き穴を設けたアノード電極板を示す図
である。
【図25】この発明にかかる半導体装置の第2実施例を
示す縦断面図である。
【図26】この発明にかかる半導体装置の第3実施例を
示す縦断面図である。
【図27】図26の半導体装置の部分拡大図である。
【図28】この発明にかかる半導体装置の第4実施例を
示す部分拡大図である。
【図29】従来の半導体装置を示す部分拡大図である。
【図30】従来の半導体装置を示す部分拡大図である。
【符号の説明】
2 半導体基体 4 アノード電極板 4a 切欠部 6 カソード電極板 8 外部アノード電極 10 外部カソード電極 12 アノードメタライズ層 14 ゲートメタライズ層 16 カソードメタライズ層16 18 筒状絶縁部材 20 シリコンゴム 28 ケーシング 52 溝 54,56,58 空気抜き孔

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基体と、 前記半導体基体の一方の主面に設けられた第1のメタラ
    イズ層と、 前記半導体基体の他方の主面に設けられた第2のメタラ
    イズ層と、 その一方面が前記第1のメタライズ層に接触された第1
    の電極板と、 外形寸法が前記第1の電極板よりも大きく、しかもその
    一方の主面が前記第2のメタライズ層に接触された第2
    の電極板と、 前記第2の電極の外周部に適合する略筒状の絶縁部材と
    を備え、 前記筒状絶縁部材が前記第2の電極と結合された状態
    で、前記筒状絶縁部材、前記第2の電極板及び前記半導
    体基体によって空間部が形成され、さらにその空間部に
    絶縁性接着部材が充填されて、前記半導体基体が、その
    外周端部が前記絶縁性接着部材で保護された状態で少な
    くとも前記第2の電極板及び前記筒状絶縁部材に固定さ
    れることを特徴とする半導体装置。
  2. 【請求項2】 前記第2の電極板の前記一方主面側の外
    周部に切欠部が設けられた請求項1記載の半導体装置。
  3. 【請求項3】 前記筒状絶縁部材の一方端部が前記第2
    の電極板の切欠部に係止された請求項2記載の半導体装
    置。
  4. 【請求項4】 前記筒状絶縁部材の一方端側の内周面か
    ら内向きに係止部が突設されており、前記筒状絶縁部材
    が前記第2の電極と結合された状態で、その係止部が前
    記第2の電極板の他方の主面に係止される請求項1記載
    の半導体装置。
  5. 【請求項5】 前記第2の電極板の外周部に貫通孔が設
    けられ、その貫通孔によって前記空間部が前記第2の電
    極板の他方主面側に連通された請求項1記載の半導体装
    置。
  6. 【請求項6】 前記第2の電極板の一方主面のうち前記
    第2のメタライズ層と接触する接触領域に閉ループ状の
    溝が設けられた請求項1記載の半導体装置。
  7. 【請求項7】 前記接触領域にさらに少なくとも1つ以
    上の閉ループ状の溝が設けられた請求項6記載の半導体
    装置。
  8. 【請求項8】 前記溝に対応して前記第2の電極板に貫
    通孔が設けられ、その貫通孔によって前記溝が前記第2
    の電極板の他方主面側に連通された請求項6または7記
    載の半導体装置。
  9. 【請求項9】 前記第2の電極板の一方主面のうち前記
    第2のメタライズ層の接触する第2の接触領域の外形寸
    法が前記第1の電極板の一方主面のうち前記第1のメタ
    ライズ層の接触する第1の接触領域よりも大きく、しか
    も前記第2の電極板の一方主面に前記第1の接触領域を
    投影したとき、その投影領域が前記第2の接触領域内に
    位置する請求項1記載の半導体装置。
  10. 【請求項10】 前記半導体基体の外形寸法が前記第2
    の電極板の外形寸法及び前記筒状絶縁部材の内形寸法よ
    りも小さく、しかも前記半導体基体にPN接合が設けら
    れ、そのPN接合の一部が前記半導体基体の外周端部に
    露出された請求項1記載の半導体装置。
  11. 【請求項11】 前記半導体基体にPN接合が前記半導
    体基体の前記一方の主面に露出するようにして設けられ
    るとともに、前記半導体基体の外形寸法が前記第2の電
    極板の外形寸法と実質的に等しくされた請求項1記載の
    半導体装置。
  12. 【請求項12】 前記半導体基体にPN接合が前記半導
    体基体の両主面に露出するように設けられるとともに、
    前記半導体基体の他方主面側の露出領域が前記第2の電
    極板の前記切欠部と対向する請求項3記載の半導体装
    置。
  13. 【請求項13】 前記半導体基体にPN接合が前記半導
    体基体の少なくとも一つの主面に露出するように設けら
    れることによって露出領域が形成され、さらにその露出
    領域の外周部にリング状の電界緩和領域が設けられると
    ともに、その電界緩和領域の一部に接続された金属膜が
    形成され、しかも前記絶縁性接着部材がその金属膜を覆
    う請求項1記載の半導体装置。
  14. 【請求項14】 両主面に電極層が形成された半導体基
    体が第1及び第2の電極板に挟まれてなる半導体装置を
    組立てる方法であって、 (a) 対向する2つの開口部を有するケーシングを準
    備する工程と、 (b) 前記半導体基体を前記第2の電極板及び略筒状
    の絶縁部材に固定する工程であって、 前記筒状絶縁部材には、その一方端側の内周面から内向
    きに係止部材が突設され、前記筒状絶縁部材に前記第2
    の電極を嵌入可能となっており、 (b−1) 前記筒状絶縁部材の他方端側が上になるよ
    うに置き、前記第2の電極板を前記筒状絶縁部材に嵌入
    する工程と、 (b−2) 前記筒状絶縁部材に嵌入された状態で、前
    記第2の電極板の上面の所定位置に前記半導体基体を載
    置する工程と、 (b−3) 前記筒状絶縁部材の内周面、前記第2の電
    極板の上面及び前記半導体基体の外周端部で形成される
    空間部に絶縁性接着部材を充填する工程と、 (b−4) 前記絶縁性接着部材を固化させることによ
    って、前記半導体基体が前記筒状絶縁部材及び前記第2
    の電極板に固定された結合体を得る工程と、 を含む半導体基体の固定工程と、 (c) 前記結合体、前記第1の電極板、及び第1及び
    第2の外部電極を、前記第1の電極板が前記半導体基体
    の前記第2の電極板と反対側の主面に接触するととも
    に、前記第1と第2の外部電極が前記第1の電極板と前
    記第2の電極板のそれぞれの外側の主面に接触しかつそ
    れらの主面が前記ケーシングの開口部に平行になるよう
    に、前記ケーシング内に収納する工程と、 (d) 前記第1の外部電極および第2の外部電極を前
    記ケーシングのそれぞれの開口部端部に固定する工程
    と、 を備えることを特徴とする半導体装置の組立方法。
  15. 【請求項15】 両主面に電極層が形成された半導体基
    体が第1及び第2の電極板に挟まれてなる半導体装置を
    組立てる方法であって、 (a) 対向する2つの開口部を有するケーシングを準
    備する工程と、 (b) 前記半導体基体を前記第2の電極板及び略筒状
    の絶縁部材に固定する工程であって、 前記筒状絶縁部材は、その一方端部が前記第2の電極板
    の外周部に適合する形状を有し、 (b−1) 前記筒状絶縁部材を、その他方端側を上に
    した状態において、前記筒状絶縁部材の一方端部側の開
    口を前記第2の電極板によって塞ぐ工程と、 (b−2) 前記第2の電極板の上面の所定位置に前記
    半導体基体を載置する工程と、 (b−3) 前記筒状絶縁部材の内周面、前記第2の電
    極板の上面及び前記半導体基体の外周端部で形成される
    空間部に絶縁性接着部材を充填する工程と、 (b−4) 前記絶縁性接着部材を固化させることによ
    って、前記半導体基体が前記筒状絶縁部材及び前記第2
    の電極板に固定された結合体を得る工程と、 を含む半導体基体の固定工程と、 (c) 前記結合体、前記第1の電極板、及び第1及び
    第2の外部電極を、前記第1の電極板が前記半導体基体
    の前記第2の電極板と反対側の主面に接触するととも
    に、前記第1と第2の外部電極が前記第1の電極板と前
    記第2の電極板のそれぞれの外側の主面に接触しかつそ
    れらの主面が、前記ケーシングの開口部に平行になるよ
    うに、前記ケーシング内に収納する工程と、 (d) 前記第1の外部電極および第2の外部電極を前
    記ケーシングのそれぞれの開口部端部に固定する工程
    と、 を備えることを特徴とする半導体装置の組立方法。
  16. 【請求項16】両主面に電極層が形成された半導体基体
    が第1及び第2の電極板に挟まれてなる半導体装置を組
    立てる方法であって、 (a) 対向する2つの開口部を有するケーシングを準
    備する工程と、 (b) 前記半導体基体を前記第1及び第2の電極板及
    び略筒状の絶縁部材に固定する工程であって、 前記筒状絶縁部材は、その一方端部が前記第2の電極板
    の外周部に適合する形状を有し、 (b−1) 前記筒状絶縁部材を、その他方端側を上に
    した状態において、前記筒状絶縁部材の一方端部側の開
    口を前記第2の電極板によって塞ぐ工程と、 (b−2) 前記第2の電極板の上面の所定位置に前記
    半導体基体を載置する工程と、 (b−3) 前記半導体基体の上に前記第2の電極板を
    載置する工程と、 (b−4) 前記筒状絶縁部材の内周面、前記第2の電
    極板の上面,前記半導体基体の外周端部及び前記第1の
    電極板の側面で形成される空間部に絶縁性接着部材を充
    填する工程と、 (b−5) 前記絶縁性接着部材を固化させることによ
    って、前記半導体基体が前記筒状絶縁部材及び前記第1
    及び第2の電極板に固定された結合体を得る工程と、 を含む半導体基体の固定工程と、 (c) 前記結合体、及び第1及び第2の外部電極を、
    前記第1と第2の外部電極が前記第1の電極板と前記第
    2の電極板のそれぞれの外側の主面に接触しかつそれら
    の主面が、前記ケーシングの開口部に平行になるよう
    に、前記ケーシング内に収納する工程と、 (d) 前記第1の外部電極および第2の外部電極を前
    記ケーシングのそれぞれの開口部端部に固定する工程
    と、 を備えることを特徴とする半導体装置の組立方法。
JP23831592A 1992-04-28 1992-09-07 半導体装置およびその組立方法 Expired - Lifetime JP2741822B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP23831592A JP2741822B2 (ja) 1992-09-07 1992-09-07 半導体装置およびその組立方法
US08/047,436 US5371386A (en) 1992-04-28 1993-04-15 Semiconductor device and method of assembling the same
DE69308361T DE69308361T2 (de) 1992-04-28 1993-04-27 Halbleiteranordnung und Verfahren zum Zusammensetzen derselben
EP19930106796 EP0567996B1 (en) 1992-04-28 1993-04-27 Semiconductor device and method of assembling the same
US08/291,753 US5543363A (en) 1992-04-28 1994-08-16 Process for adhesively attaching a semiconductor device to an electrode plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23831592A JP2741822B2 (ja) 1992-09-07 1992-09-07 半導体装置およびその組立方法

Publications (2)

Publication Number Publication Date
JPH0685109A JPH0685109A (ja) 1994-03-25
JP2741822B2 true JP2741822B2 (ja) 1998-04-22

Family

ID=17028384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23831592A Expired - Lifetime JP2741822B2 (ja) 1992-04-28 1992-09-07 半導体装置およびその組立方法

Country Status (1)

Country Link
JP (1) JP2741822B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032760B2 (en) 2016-01-19 2018-07-24 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034138B4 (de) * 2009-07-22 2011-06-01 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Sandwich mit einem Leistungshalbleiterbauelement
JP2016062983A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置
JP6452748B2 (ja) * 2017-03-31 2019-01-16 株式会社三社電機製作所 積層部材の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032760B2 (en) 2016-01-19 2018-07-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JPH0685109A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
JP3153638B2 (ja) 圧接型半導体装置及びその製造方法並びに熱補償板
JP3087709B2 (ja) 半導体装置およびその製造方法
US5371386A (en) Semiconductor device and method of assembling the same
JP3248149B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR970013292A (ko) 반도체 장치 어셈블리
JP2741822B2 (ja) 半導体装置およびその組立方法
JP4526125B2 (ja) 大電力用半導体装置
JP2845739B2 (ja) 圧接型半導体装置及びその製造方法
JP2867954B2 (ja) チップ型半導体装置の製造方法
JP2004119773A (ja) 半導体装置及びその製造方法
JP2918389B2 (ja) 半導体装置およびその組立方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP3530757B2 (ja) 光ファイバ用フェルールの気密構造
JPH04112578A (ja) 平形半導体装置
JP3036324B2 (ja) 電子部品とその製造方法
JPS61194754A (ja) 半導体装置
JP2001176994A (ja) 電子部品搭載容器封止用蓋部材、電子部品の収納構造および電子部品収納構造の製造方法
JP2728519B2 (ja) 固体電解コンデンサの製造方法
JPH10189792A (ja) 半導体パッケージ
JP2598573B2 (ja) 圧接型半導体装置
JPH04158539A (ja) 半導体装置とこれにおけるボンディング方法
JPH08162497A (ja) 半導体装置の実装方法とその実装体
JP2776126B2 (ja) ヒューズ付きチップ固体電解コンデンサ及びその製造方法
JPS5940775Y2 (ja) 半導体素子
JPH0443671A (ja) 半導体装置およびその製造方法