JP6585569B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6585569B2
JP6585569B2 JP2016180689A JP2016180689A JP6585569B2 JP 6585569 B2 JP6585569 B2 JP 6585569B2 JP 2016180689 A JP2016180689 A JP 2016180689A JP 2016180689 A JP2016180689 A JP 2016180689A JP 6585569 B2 JP6585569 B2 JP 6585569B2
Authority
JP
Japan
Prior art keywords
electrode
metal plate
frame
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016180689A
Other languages
English (en)
Other versions
JP2018046190A (ja
Inventor
芳光 桑原
芳光 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2016180689A priority Critical patent/JP6585569B2/ja
Priority to US15/447,121 priority patent/US9818705B1/en
Priority to CN201710383196.0A priority patent/CN107833913B/zh
Publication of JP2018046190A publication Critical patent/JP2018046190A/ja
Application granted granted Critical
Publication of JP6585569B2 publication Critical patent/JP6585569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本発明の実施形態は、半導体装置に関する。
産業用インバータやファン、ポンプ駆動装置などの大電流が通電されるシステムにおいては、圧接型の半導体装置が用いられる。この半導体装置では、内部に設けられた半導体チップに不具合が生じた際に、半導体チップが破裂する場合がある。このとき、飛散した半導体チップの破片によって、半導体チップを収納している半導体装置が破損し、外部にまで破片が飛び散って他の装置を損傷させる可能性がある。
特開２０１３−１４９７６２号公報
本発明が解決しようとする課題は、破損を抑制することが可能な半導体装置を提供することである。
実施形態に係る半導体装置は、半導体チップと、枠体と、第１電極と、第２電極と、金属板と、を有する。前記半導体チップは、第１端子と、前記第１端子の反対側に設けられた第２端子と、を有する。前記第１電極は、前記半導体チップの前記第１端子側に設けられたブロック部と、前記ブロック部よりも薄いフランジ部と、を含み、前記第１端子と電気的に接続される。前記第２電極は、前記半導体チップの前記第２端子側に設けられ、前記第２端子と電気的に接続される。前記金属板は、前記半導体チップと前記第１電極の前記ブロック部との間に配置される。前記枠体は、前記半導体チップおよび前記金属板を囲む。前記第１電極の前記フランジ部は、前記枠体と前記金属板との間の隙間を跨ぐように前記枠体に係合される。前記金属板は、その外周に沿って、前記枠体と前記金属板との間の前記隙間中に突出し、前記枠体および前記フランジ部から離間した、突出部を有する。前記突出部は、前記金属板の外周において、前記半導体チップよりも前記第１電極に近い位置から突出している。
実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置の一部を表す断面図である。 実施形態に係る半導体装置が有する金属板の平面図である。 実施形態の変形例に係る半導体装置の断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。下部電極２０から上部電極２４に向かう方向をＺ方向（第１方向）とし、Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向およびＹ方向とする。
図１は、実施形態に係る半導体装置１００の断面図である。
図１（ａ）では、半導体装置１００の全体が表され、図１（ｂ）では、半導体装置１００が有する半導体チップ１０が表されている。
半導体装置１００は、例えば、複数の半導体チップを有する圧接型のプレスパックＩＥＧＴ（Injection Enhanced IGBT）である。
図１（ａ）に表すように、半導体装置１００は、半導体チップ１０、ハウジング１２（枠体）、樹脂フレーム１４、熱補償板１６および１８、下部電極２０（第２電極）、金属板２２、および上部電極２４（第１電極）を有する。
図１（ｂ）に表すように、半導体チップ１０は、上部端子１０ａ（第１端子）と、上部端子１０ａと反対側に設けられた下部端子１０ｂ（第２端子）と、上部端子１０ａおよび下部端子１０ｂの間に設けられた半導体部１０ｃと、を有する。
半導体チップ１０は、例えば、シリコンを用いたＩＥＧＴである。ＩＥＧＴは、電子注入促進効果を備えるＩＧＢＴ(Insulated Gate Bipolar Transistor)である。半導体チップ１０がＩＥＧＴである場合、上部端子１０ａは、エミッタ電極として機能し、下部端子１０ｂは、コレクタ電極として機能する。また、この場合、半導体チップ１０は、図示しないゲート電極をさらに備える。
なお、半導体チップ１０は、上下に電極を備えるデバイスであれば、ＩＥＧＴ以外のデバイスであってもよい。半導体チップ１０は、例えば、ＦＲＤ(Fast Recovery Diode)等のダイオードや、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)であってもよい。あるいは、半導体装置１００が有する複数の半導体チップ１０の一部がＩＥＧＴであり、他の一部がダイオードであってもよい。また、半導体チップ１０は、シリコン以外の、炭化珪素などを用いたデバイスであってもよい。
ハウジング１２は、環状であり、半導体チップ１０の外周を囲んでいる。ハウジング１２は、アルミナなどの絶縁性セラミックで形成されている。ハウジング１２の外周には、環状の突起部１２ａが複数設けられている。突起部１２ａが設けられていることで、上部電極２４と下部電極２０との間の絶縁性（沿面距離）を向上させることができる。
樹脂フレーム１４は、ハウジング１２の内側に設けられ、複数の半導体チップ１０を支持している。
熱補償板１６は、半導体チップ１０の上部端子１０ａ側に設けられている。熱補償板１８は、半導体チップ１０の下部端子１０ｂ側に設けられている。熱補償板１６および１８には、半導体チップ１０と熱膨張係数の近い材料が用いられる。半導体チップ１０にシリコンが用いられる場合、熱補償板１６および１８には、モリブデンを用いることができる。
下部電極２０は、電極ブロック２０ａおよびフリンジ２０ｂを有する。フリンジ２０ｂは、電極ブロック２０ａの外周に設けられている。フリンジ２０ｂの厚みは、電極ブロック２０ａの厚みよりも薄い。すなわち、フリンジ２０ｂが設けられている下部電極２０の外周部分における厚み（Ｚ方向における寸法）は、電極ブロック２０ａが設けられている下部電極２０の中心部分における厚みよりも薄い。電極ブロック２０ａは、上面に複数の突起を有し、熱補償板１６および半導体チップ１０は、それぞれの突起の上に設けられている。下部電極２０は、熱補償板１６を介して、複数の半導体チップ１０の下部端子１０ｂと電気的に接続されている。
金属板２２は、熱補償板１８の上に設けられている。金属板２２の外周には、側方に向けて突出した突出部２２ａが設けられている。また、金属板２２は、下面に複数の突起を有し、それぞれの突起が半導体チップ１０の上に位置し、熱補償板１８に接続されている。
上部電極２４は、金属板２２の上に設けられ、電極ブロック２４ａおよびフリンジ２４ｂを有している。フリンジ２４ｂは、電極ブロック２４ａの外周に設けられている。フリンジ２４ｂの厚みは、電極ブロック２４ａの厚みよりも薄い。すなわち、フリンジ２４ｂが設けられている上部電極２４の外周部分における厚みは、電極ブロック２４ａが設けられている上部電極２４の中心部分における厚みよりも薄い。上部電極２４は、熱補償板１８および金属板２２を介して、複数の半導体チップ１０の上部端子１０ａと電気的に接続されている。
電極ブロック２０ａおよび２４ａ、金属板２２は、例えば、銅で形成されている。
フリンジ２０ｂおよび２４ｂは、例えば、鉄ニッケル合金で形成されている。
電極ブロック２０ａとフリンジ２０ｂ、および電極ブロック２４ａとフリンジ２４ｂは、溶接などで接続されている。
フリンジ２０ｂおよび２４ｂは、それぞれ、ハウジング１２の上下にろう付けによって接続されている。
複数の半導体チップ１０は、ハウジング１２、下部電極２０、および上部電極２４によって囲われている。これらの内部の空間には、不活性ガスが充填され、複数の半導体チップ１０は、気密に封止される。
フリンジ２０ｂおよび２４ｂは、板状であり、適度な強さのばね特性を備える。半導体装置の上下方向から、上部電極２４と下部電極２０に押圧力が加えられると、半導体チップ１０、熱補償板１６、熱補償板１８、下部電極２０、金属板２２、および上部電極２４が互いに密着し、良好な電気的接触が得られる。
次に、図２および図３を参照しつつ、金属板２２について具体的に説明する。
図２は、実施形態に係る半導体装置１００の一部を表す断面図である。
図３は、実施形態に係る半導体装置１００が有する金属板２２の平面図である。
上述したように、金属板２２は、その外周において側方に突出した突出部２２ａを有する。この突出部２２ａは、図２に表すように、Ｚ方向において上部電極２４と離間している。また、突出部２２ａは、ハウジング１２の内壁面から離間して設けられている。
突出部２２ａは、フリンジ２４ｂの少なくとも一部とＺ方向において対向しており、電極ブロック２４ａの外周およびフリンジ２４ｂを下方から覆っている。すなわち、突出部２２ａは、上部電極２４の厚みが薄い外周部分の少なくとも一部を下方から覆っている。
突出部２２ａの下部電極２０側の面（下面）には、凹部Ｒ１が形成されている。凹部Ｒ１は、図３に表すように、金属板２２の外周に沿って、環状に形成されている。
ここで、本実施形態による効果について説明する。
半導体装置１００において、複数の半導体チップ１０の一部に不具合が生じ、不具合が生じた半導体チップ１０に大きな電流が流れると、半導体チップ１０の温度が上昇し、熱暴走が起こる。そして、熱暴走によって半導体チップ１０の温度がさらに上昇していくと、半導体チップ１０が溶け始める。このとき、半導体チップ１０が破裂するとともに、半導体装置１００の内圧が大きく上昇する場合がある。半導体チップ１０が破裂し、その破片によってハウジング１２や下部電極２０、上部電極２４が破損し、半導体装置１００の外にまで破片が飛散すると、半導体装置１００以外の装置を損傷させる可能性がある。このため、半導体チップ１０が破裂した場合でも、半導体装置１００が破損せず、半導体装置１００の外に破片が飛散しないことが望ましい。
半導体チップ１０の破裂による半導体装置１００の破損は、特に、下部電極２０や上部電極２４の外周で生じやすい。下部電極２０および上部電極２４の中央部分（電極ブロック２０ａおよび２４ａ）は厚く形成されており、ハウジング１２も厚みを増加させることで、強度を向上させることができるのに対して、下部電極２０および上部電極２４の外周のフリンジ２０ｂおよび２４ｂは、適度なばね特性を備えている必要があるためである。
本実施形態に係る半導体装置１００では、半導体チップ１０と上部電極２４との間の金属板２２に突出部２２ａが設けられ、この突出部２２ａは上部電極２４と離間している。このような構造において、半導体チップ１０の破片が上部電極２４の外周に向けて飛散した場合、破片は、まず突出部２２ａに衝突する。突出部２２ａと上部電極２４は、Ｚ方向に離間しているため、突出部２２ａに破片が衝突したときの衝撃が上部電極２４に伝わることを抑制できる。また、破片の衝突によって突出部２２ａが折れた場合であっても、突出部２２ａが上方に向けて撓むことで、破片の運動エネルギーを突出部２２ａおよび金属板２２によって緩和させた上で、上部電極２４に破片を衝突させることができる。このため、本実施形態によれば、半導体チップ１０が破裂した場合でも、上部電極２４の破損が生じる可能性を低減することが可能である。
また、突出部２２ａに凹部Ｒ１が形成されていることで、突出部２２ａのばね特性を高め、突出部２２ａに破片が衝突した際に、破片の運動エネルギーをより緩和し易くなる。このため、半導体チップ１０が破裂した場合に、上部電極２４の破損が生じる可能性をさらに低減することが可能である。
なお、凹部Ｒ１は、突出部２２ａの上面に形成されていてもよいが、下面に形成されていることが望ましい。凹部Ｒ１が突出部２２ａの下面に形成されていることで、下方から力を受けた際のばね特性を高めることができるためである。
また、図３に表す例に限らず、凹部Ｒ１は、突出部２２ａに複数形成されていてもよい。
（変形例）
図４は、実施形態の変形例に係る半導体装置１１０の断面図である。
半導体装置１１０は、複数の半導体チップ１０と下部電極２０との間に、金属板２６が設けられている点で、半導体装置１００と異なる。
金属板２６は、上面に複数の突起を有し、熱補償板１６および半導体チップ１０は、それぞれの突起の上に設けられている。下部電極２０は、熱補償板１６および金属板２６を介して、複数の半導体チップ１０の下部端子１０ｂと電気的に接続されている。
金属板２６は、金属板２２と同様に、その外周において側方に向けて突出した突出部２６ａ（第２突出部）を有する。突出部２６ａは、下部電極２０とＺ方向において離間している。また、突出部２６ａは、下部電極２０のフリンジ２０ｂとＺ方向において対向し、電極ブロック２０ａの外周およびフリンジ２０ｂを上方から覆っている。すなわち、突出部２６ａは、下部電極２０の厚みが薄い外周部分の少なくとも一部を上方から覆っている。
突出部２２ａと同様に、突出部２６ａの上部電極２４側の面（上面）には、凹部Ｒ２が形成され、この凹部Ｒ２は、金属板２６の外周に沿って、環状に設けられている。
このように、半導体チップ１０と下部電極２０との間の金属板２６に突出部２６ａが設けられていることで、突出部２２ａが設けられているときと同様に、半導体チップ１０が破裂した場合でも、下部電極２０の破損が生じる可能性を低減することが可能である。
また、凹部Ｒ２は、上面に形成されていることが望ましい。凹部Ｒ２が突出部２６ａの上面に形成されていることで、上方から力を受けた際のばね特性を高めることができるためである。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、半導体チップ１０、ハウジング１２、下部電極２０、金属板２２、上部電極２４、金属板２６などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１００、１１０ 半導体装置、 １０ 半導体チップ、 １２ ハウジング、 １４ 樹脂フレーム、 １６、１８ 熱補償板、 ２０ 下部電極、 ２２ 金属板、 ２４ 上部電極、 ２６ 金属板

Claims (6)

  1. 第１端子と、前記第１端子の反対側に設けられた第２端子と、を有する半導体チップと、
    前記半導体チップの前記第１端子側に設けられたブロック部と、前記ブロック部よりも薄いフランジ部と、を含み、前記第１端子と電気的に接続される第１電極と、
    前記半導体チップの前記第２端子側に設けられ、前記第２端子と電気的に接続される第２電極と、
    前記半導体チップと前記第１電極の前記ブロック部との間に配置された金属板と、
    前記半導体チップおよび前記金属板を囲む枠体と、
    を備え、
    前記第１電極の前記フランジ部は、前記枠体と前記金属板との間の隙間を跨ぐように前記枠体に係合され、
    前記金属板は、その外周に沿って、前記枠体と前記金属板との間の前記隙間中に突出した突出部であって、前記枠体および前記フランジ部から離間した突出部を有し、
    前記突出部は、前記金属板の外周において、前記半導体チップよりも前記第１電極に近い位置から突出した半導体装置。
  2. 前記突出部の前記第２電極側の面に、凹部が形成されている請求項１記載の半導体装置。
  3. 前記凹部は、前記金属板の外周に沿って環状に形成されている請求項２記載の半導体装置。
  4. 複数の前記半導体チップを備え、
    前記第１電極は、前記複数の前記第１端子と電気的に接続され、
    前記第２電極は、前記複数の前記第２端子と電気的に接続された請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１電極の前記ブロック部は、前記金属板に接する中心部分と、前記中心部分の厚さよりも薄い外縁と、を有し、前記フランジ部は、前記外縁に係合され、
    前記突出部は、前記ブロック部の前記外縁よりも外側に突出し、前記第２電極から前記第１電極に向かう方向において、前記フランジ部と対向している請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記半導体チップを支持する絶縁性のフレームをさらに備え、
    前記第２電極は、前記フレームの開口を介して、前記第２端子に電気的に接続され、
    前記枠体は、前記フレームを囲むように配置され、
    前記フレームの外周は、前記金属板の前記外周よりも前記枠体に近接し、
    前記金属板の前記突出部は、前記第１電極のフランジ部と、前記枠体と、前記フレームと、前記金属板と、に囲まれた前記隙間に突出した請求項１〜５のいずれか１つに記載の半導体装置。
JP2016180689A 2016-09-15 2016-09-15 半導体装置 Active JP6585569B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016180689A JP6585569B2 (ja) 2016-09-15 2016-09-15 半導体装置
US15/447,121 US9818705B1 (en) 2016-09-15 2017-03-02 Semiconductor device
CN201710383196.0A CN107833913B (zh) 2016-09-15 2017-05-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180689A JP6585569B2 (ja) 2016-09-15 2016-09-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2018046190A JP2018046190A (ja) 2018-03-22
JP6585569B2 true JP6585569B2 (ja) 2019-10-02

Family

ID=60255658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180689A Active JP6585569B2 (ja) 2016-09-15 2016-09-15 半導体装置

Country Status (3)

Country Link
US (1) US9818705B1 (ja)
JP (1) JP6585569B2 (ja)
CN (1) CN107833913B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652612B (zh) * 2019-10-12 2022-07-05 深圳第三代半导体研究院 一种堆叠型压接式功率模块及其制造方法
JP7395452B2 (ja) 2020-09-23 2023-12-11 株式会社東芝 半導体装置
CN112466856B (zh) * 2020-11-17 2023-04-14 深圳宝铭微电子有限公司 一种igbt器件及其制备方法
CN112597678B (zh) * 2020-12-15 2023-03-24 重庆大学 一种压接型igbt器件微动磨损失效演化的数值模拟方法
EP4128334A1 (en) * 2021-05-28 2023-02-08 Dynex Semiconductor Limited Semiconductor device
EP4162524A1 (en) * 2021-08-27 2023-04-12 Dynex Semiconductor Limited Semiconductor device with failure-protection structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850425B2 (ja) * 1977-11-07 1983-11-10 三菱電機株式会社 半導体装置
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置
JPH0760893B2 (ja) * 1989-11-06 1995-06-28 三菱電機株式会社 半導体装置およびその製造方法
US5371386A (en) * 1992-04-28 1994-12-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of assembling the same
JP2918389B2 (ja) * 1992-04-28 1999-07-12 三菱電機株式会社 半導体装置およびその組立方法
US5598036A (en) 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JP5040234B2 (ja) 2006-09-26 2012-10-03 三菱電機株式会社 圧接型半導体装置
JP5899952B2 (ja) 2012-01-19 2016-04-06 株式会社明電舎 半導体モジュール
JP2015056487A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置
JP2016082105A (ja) 2014-10-17 2016-05-16 株式会社東芝 半導体装置
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール

Also Published As

Publication number Publication date
CN107833913B (zh) 2021-11-19
CN107833913A (zh) 2018-03-23
US9818705B1 (en) 2017-11-14
JP2018046190A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6585569B2 (ja) 半導体装置
US7728413B2 (en) Resin mold type semiconductor device
JP6301857B2 (ja) 半導体モジュール
EP1906443B1 (en) Pressure-contact semiconductor device
US20160111554A1 (en) Semiconductor device
JP2018081980A (ja) 半導体装置
US9024430B2 (en) Semiconductor device
US11011442B2 (en) Power module
JP2013157578A (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN106981460B (zh) 半导体装置
JP2015122453A (ja) パワーモジュール
JP4485995B2 (ja) パワー半導体モジュール
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2020102544A (ja) 半導体装置とその製造方法
JP4870204B2 (ja) パワー半導体モジュール
KR20160127051A (ko) 복수의 도금 관통 반도체 소자를 위한 개선된 디스크형 사이리스터
JP5602703B2 (ja) パワー半導体モジュール
US12002722B2 (en) Power semiconductor device
US20220328385A1 (en) Semiconductor device
JP2013222886A (ja) 半導体モジュール
JP2012160639A (ja) 半導体モジュール及び応力緩衝部材
JP6645402B2 (ja) 半導体装置
JP2017050498A (ja) パワー半導体モジュール
JP2024055514A (ja) 半導体素子の積層構造体
JP2001110923A (ja) 平型半導体装置のパッケージ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190905

R150 Certificate of patent or registration of utility model

Ref document number: 6585569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150