CN112652612B - 一种堆叠型压接式功率模块及其制造方法 - Google Patents

一种堆叠型压接式功率模块及其制造方法 Download PDF

Info

Publication number
CN112652612B
CN112652612B CN201910969060.7A CN201910969060A CN112652612B CN 112652612 B CN112652612 B CN 112652612B CN 201910969060 A CN201910969060 A CN 201910969060A CN 112652612 B CN112652612 B CN 112652612B
Authority
CN
China
Prior art keywords
boss
metal
molybdenum sheet
chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910969060.7A
Other languages
English (en)
Other versions
CN112652612A (zh
Inventor
敖日格力
刘洋
叶怀宇
刘旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN201910969060.7A priority Critical patent/CN112652612B/zh
Priority to PCT/CN2019/123831 priority patent/WO2021068399A1/zh
Publication of CN112652612A publication Critical patent/CN112652612A/zh
Application granted granted Critical
Publication of CN112652612B publication Critical patent/CN112652612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00

Abstract

一种堆叠型压接式功率模块，包括：至少两层堆叠设置的预制件，所述预制件之间通过压接连接；所述预制件包括第一金属底板，所述第一金属底板上刻制至少一个用于放置芯片的凸台，及至少一条位于凸台之间的间隙区；所述凸台外设置高于凸台高度的绝缘外壳，所述绝缘外壳包裹的凸台上部设置上钼片、功率芯片或FRD芯片、以及下钼片。本发明解决了现有功率器件阻断电压低、杂散电感大、散热效率差的技术问题，增大了功率器件的安全工作区，提高了各子弹元间的均流性能，有效提升器件的耐压值，效降低寄生电感，提高散热性及芯片的受力均匀程度。

Description

一种堆叠型压接式功率模块及其制造方法
技术领域
半导体领域，具体涉及电力电子器件的制备
背景技术
在传统的焊接式IGBT内部，线路的杂散参数较大，关断的过程中会产生很大的电压尖峰并伴随着一定的电磁干扰。当电力系统对功率等级提出更高的要求，需要更多的芯片并联时，将进一步增大芯片栅极、发射极、集电极的寄生参数及其差异性，加剧了电压过冲、增大了开关损耗，并导致电流极大的不均衡，从而降低了器件的可靠性。相比于焊接式IGBT，压接式具有高电压、大电流、杂散电感低、开关速度快、可双面散热等优势，因此压接式IGBT已经成为高压直流输电中半导体器件的主流选择。
而压接式功率模块由于是通过压力将各个子模块并联压接在一起，只有单独一级，所以压接式器件的耐压值与单颗芯片的耐压值一致。而将多个器件串联时，又会引入过大的杂散电感，影响器件的瞬态表现。
因此，现有技术的功率芯片面临以下技术问题：单个压接器件的最大阻断电压受芯片本身的性能限制，无法突破；单个器件相互串联时，连接引入的杂散电感非常大，并且散热收到了非常大的影响；压接式器件所使用的芯片的栅极在边角处，而栅极是使用弹簧顶针支撑，及容易产生芯片压力受力不均匀。
发明内容
为克服现有技术的不足，避免功率芯片阻断电压低、杂散电感大、散热效率差的技术问题，本发明提出：
一种堆叠型压接式功率模块，包括：
至少两层堆叠设置的预制件，所述预制件之间通过压接连接；
所述预制件包括第一金属底板，所述第一金属底板上刻制至少一个用于放置芯片的凸台，及至少一条位于凸台之间的间隙区；
所述凸台外设置高于凸台高度的绝缘外壳，所述绝缘外壳包裹的凸台上部设置上钼片、功率芯片或FRD芯片、以及下钼片。
优选的，所述第一金属的凸台间隙区设置至少一个第一金属条，所述金属条用于定位栅极弹簧顶针；所述第一金属地板内设置多条通道，所述通道用于传输用于冷却的液体或气体材料。
优选的，所述金属条包括上下设置的两层印制电路板：第一印制电路板、第二印制电路板，及夹与所述第一印制电路板、第二印制电路板中的金属层；所述金属条上设置至少一个弹簧顶针，所述弹簧顶针贯通第一印制电路板与金属层接触。
优选的，所述绝缘外壳包括：外框架，及，与设置于外框架内的贯通条；所述贯通条平行且高于凸台设置，所述贯通条用于限制下钼片移动；
所述下钼片包括平行放置的第一下钼片及第二下钼片，所述第一下钼片及第二下钼片与绝缘外壳的贯通条卡接；
所述上钼片的上表面高度高于对应的凸台的绝缘外壳高度。
优选的，所述至少一个位于第一金属基板边缘的凸台上一一对应设置至少一个功率芯片，所述位于金属基板中心的凸台上一一对应设置至少一个FRD芯片。
一种堆叠型压接式功率模块制造方法，包括：
S1：制备至少一个第一金属底板，所述第一金属底板上刻制至少一个用于放置芯片的凸台；
S2：在第一金属板的每个所述凸台外套置绝缘外壳并对应安装下钼片；
S3：在至少一个凸台的下钼片上倒装功率芯片，在剩余至少一个凸台的下钼片上正装FRD芯片；
S4：在每个所述功率芯片或FRD芯片上盖置上钼片，形成预制件；
S5：在所述预制件上叠置第一金属板；
S6：在叠置的第一金属板上重复步骤S2-S5 n次，获得堆叠型压接式功率模块；n>1。
优选的，所述S1还包括：在所述第一金属底板上设置至少一个第一金属条，所述金属条用于定位栅极弹簧顶针；所述第一金属地板内设置多条通道，所述通道用于传输用于冷却的液体或气体材料。
优选的，所述金属条包括上下设置的两层印制电路板：第一印制电路板、第二印制电路板，及夹与所述第一印制电路板、第二印制电路板中的金属层；所述金属条上设置至少一个弹簧顶针，所述弹簧顶针贯通第一印制电路板与金属层接触。
优选的，所述S2的绝缘外壳包括：外框架，及，与设置于外框架内的贯通条；所述贯通条平行且高于凸台设置，所述贯通条用于限制下钼片移动；
所述下钼片包括平行放置的第一下钼片及第二下钼片，所述第一下钼片及第二下钼片与绝缘外壳的贯通条卡接；所述上钼片的上表面高度高于对应的凸台的绝缘外壳高度。
优选的，所述至少一个位于第一金属基板边缘的凸台上一一对应设置至少一个功率芯片，所述位于金属基板中心的凸台上一一对应设置至少一个FRD芯片。
本发明的压接式功率模块及其制造方法，在上端盖中直接刻凸台，直接在上端盖上继续安装子模块，让上端盖成为上一级的下端盖，这种紧凑的结构可以使得杂散电感降低；在各个端盖内挖槽使得冷却液可以通过，从而提高散热能力；在子模块中对分栅极在中心的芯片特别设计了限位方法。本发明的压接式功率模块及其制造方法可提升器件的耐压值，有效降低寄生电感，提高散热性及芯片的受力均匀程度。
附图说明
图1为实施例一提供的堆叠型压接式功率模块俯视图
图2为实施例一提供的安装PCB条的铜底板俯视图
图3为实施例一提供的PCB条的俯视图
图4为实施例一提供的安装绝缘外壳的凸台俯视图
图5为实施例一提供的安装下钼片的凸台俯视图
图6为实施例一提供的安装下钼片的功率模块俯视图
图7为实施例一提供的倒装IGBT的功率模块俯视图
图8为实施例一提供的正装FRD的功率模块俯视图
图9为实施例一提供的安装上钼片的功率模块俯视图
具体实施方式
下面详细说明本发明的具体实施，有必要在此指出的是，以下实施只是用于本发明的进一步说明，不能理解为对本发明保护范围的限制，该领域技术熟练人员根据上述本发明内容对本发明做出的一些非本质的改进和调整，仍然属于本发明的保护范围。
实施例一
本实施例提供一种堆叠型压接式功率模块及其制造方法，如图1-8所示。
堆叠型压接式功率模块如图1所示，包括至少两层堆叠设置的预制件，所述预制件之间通过压接连接。
所述预制件包括第一金属底板，所述第一金属底板上刻制至少一个用于放置芯片的凸台，及至少一条位于凸台之间的间隙区；所述第一金属的凸台间隙区设置至少一个第一金属条，所述金属条用于定位栅极弹簧顶针；所述第一金属地板内设置多条通道，所述通道用于传输用于冷却的液体或气体材料。
所述金属条上包括上下设置的两个及夹与所述中的；所述金属条上设置至少一个弹簧顶针，所述弹簧顶针贯通第一与接触。
所述凸台外设置高于凸台高度的绝缘外壳，所述绝缘外壳包裹的凸台上部设置上钼片、功率芯片或FRD芯片、以及下钼片。所述绝缘外壳包括在所述绝缘外壳内高于凸台位置设置的贯通条，所述贯通条用于限制下钼片移动。所述下钼片包括平行放置的第一下钼片及第二下钼片，所述第一下钼片及第二下钼片与绝缘外壳的贯通条卡接。所述贯通条上设置通孔，所述通孔用于通过弹簧顶针。所述上钼片的上表面高度高于对应的凸台的绝缘外壳高度。
所述至少一个位于第一金属基板边缘的凸台上一一对应设置至少一个功率芯片，所述位于金属基板中心的凸台上一一对应设置至少一个FRD芯片。
本实施例还提供一种堆叠型压接式功率模块制造方法，如图2-9所示，包括如下步骤：
步骤1：制备铜底板，制备对应芯片位置的凸台，按要求放置事先安装好弹簧顶针的PCB条，所述安装好PCB条的铜底板如图2所示，所述PCT条细节如图3所示。
步骤2:把绝缘外壳套在凸台上。绝缘外壳的中间竖条稍微高过两侧凸台平面，用于限制钼片的移动，如图4所示。
步骤3:安装下钼片，下钼片有左右两块组成，被中间竖条分开，并卡在外绝缘外壳里，如图5所示。
步骤4:给所有凸台装上外壳和钼片，如图6所示。
步骤5:在边缘一圈的凸台的下钼片上一一对应的倒装IGBT芯片，如图7所示。所述IBGT芯片也可替换为MOSFET芯片等其他功率芯片。
步骤6:在正中间位置的凸台的下钼片上一一对应的正装9个FRD芯片，如图8所示。
步骤7：在所有安装好的IGBT芯片和FRD芯片的表面盖置上钼片，上钼片的上表面稍微高于绝缘外壳，获得一层芯片基板，如图9所示。
步骤8:在一层芯片基板上叠置第二片与步骤1相同的铜底板，并重复步骤2-8两次，获得三层堆叠的芯片基板，完成10000v/1000A的功率芯片规格，如图1所示。
本发明设计的一种堆叠型压接功率器件可用于公共交通、高压直流输电(HVDC)、有源无功控制器及中压牵引系统等高压大功率应用领域。现有的压接器件封装由于只有芯片并联的原因，所以器件会受到芯片本身的耐压值的限制。而将单个器件相互串联时，会引入较大的杂散电感此，外栅极在边角的设计在压接器件中容易产生受力不均匀。所以需要设计一个使用栅极在中心的芯片的结构紧凑的串联型器件。本发明采用多个金属板将多级功率芯片压接在一个器件中，可增加有效的增加器件的耐压值，在现有的外壳进行改进，在上端盖中直接刻凸台，直接在上端盖上继续安装子模块，让上端盖成为上一级的下端盖，这种紧凑的结构相对于将单个器件相互串联该设计的杂散电感更小，另外在各级级联的铜板中刻有液槽来进行液冷散热。
综上，本发明可获得的技术效果如下：
(1)提升压接式器件的耐压值；
(2)使用紧凑结构有效降低了串联时的寄生电感；
(3)在端盖中可以实现液冷，有效提升器件散热性能；
(4)使用栅极在中心的芯片有效的提升芯片的受力均匀程度；
(5)使用独特的PCB限位方法为栅极弹簧顶针定位，定准准确，不易松动。
尽管为了说明的目的，已描述了本发明的示例性实施方式，但是本领域的技术人员将理解，不脱离所附权利要求中公开的发明的范围和精神的情况下，可以在形式和细节上进行各种修改、添加和替换等的改变，而所有这些改变都应属于本发明所附权利要求的保护范围，并且本发明要求保护的产品各个部门和方法中的各个步骤，可以以任意组合的形式组合在一起。因此，对本发明中所公开的实施方式的描述并非为了限制本发明的范围，而是用于描述本发明。相应地，本发明的范围不受以上实施方式的限制，而是由权利要求或其等同物进行限定。

Claims (8)

1.一种堆叠型压接式功率模块，其特征在于，包括：
至少两层堆叠设置的预制件，所述预制件之间通过压接连接；
所述预制件包括第一金属底板，所述第一金属底板上刻制至少一个用于放置芯片的凸台，及至少一条位于凸台之间的间隙区；
所述凸台外设置高于凸台高度的绝缘外壳，所述绝缘外壳包裹的凸台上部设置上钼片、功率芯片或FRD芯片、以及下钼片；
所述第一金属的凸台间隙区设置至少一个第一金属条，所述金属条用于定位栅极弹簧顶针；所述第一金属地板内设置多条通道，所述通道用于传输用于冷却的液体或气体材料。
2.根据权利要求1所述的堆叠型压接式功率模块，其特征在于，所述金属条包括上下设置的两层印制电路板：第一印制电路板、第二印制电路板，及夹与所述第一印制电路板、第二印制电路板中的金属层；所述金属条上设置至少一个弹簧顶针，所述弹簧顶针贯通第一印制电路板与金属层接触。
3.根据权利要求1所述的堆叠型压接式功率模块，其特征在于，所述绝缘外壳包括：外框架，及，与设置于外框架内的贯通条；所述贯通条平行且高于凸台设置，所述贯通条用于限制下钼片移动；
所述下钼片包括平行放置的第一下钼片及第二下钼片，所述第一下钼片及第二下钼片与绝缘外壳的贯通条卡接；
所述上钼片的上表面高度高于对应的凸台的绝缘外壳高度。
4.根据权利要求1所述的堆叠型压接式功率模块，其特征在于，所述至少一个位于第一金属基板边缘的凸台上一一对应设置至少一个功率芯片，所述位于金属基板中心的凸台上一一对应设置至少一个FRD芯片。
5.一种堆叠型压接式功率模块制造方法，其特征在于，包括：
S1：制备至少一个第一金属底板，所述第一金属底板上刻制至少一个用于放置芯片的凸台；
S2：在第一金属板的每个所述凸台外套置绝缘外壳并对应安装下钼片；
S3：在至少一个凸台的下钼片上倒装功率芯片，在剩余至少一个凸台的下钼片上正装FRD芯片；
S4：在每个所述功率芯片或FRD芯片上盖置上钼片，形成预制件；
S5：在所述预制件上叠置第一金属板；
S6：在叠置的第一金属板上重复步骤S2-S5 n次，获得堆叠型压接式功率模块；n>1；
所述S1还包括：在所述第一金属底板上设置至少一个第一金属条，所述金属条用于定位栅极弹簧顶针；所述第一金属地板内设置多条通道，所述通道用于传输用于冷却的液体或气体材料。
6.根据权利要求5所述的堆叠型压接式功率模块制造方法，其特征在于，所述金属条包括上下设置的两层印制电路板：第一印制电路板、第二印制电路板，及夹与所述第一印制电路板、第二印制电路板中的金属层；所述金属条上设置至少一个弹簧顶针，所述弹簧顶针贯通第一印制电路板与金属层接触。
7.根据权利要求5所述的堆叠型压接式功率模块制造方法，其特征在于，所述S2的绝缘外壳包括：外框架，及，与设置于外框架内的贯通条；所述贯通条平行且高于凸台设置，所述贯通条用于限制下钼片移动；
所述下钼片包括平行放置的第一下钼片及第二下钼片，所述第一下钼片及第二下钼片与绝缘外壳的贯通条卡接；所述上钼片的上表面高度高于对应的凸台的绝缘外壳高度。
8.根据权利要求5所述的堆叠型压接式功率模块制造方法，其特征在于，所述至少一个位于第一金属基板边缘的凸台上一一对应设置至少一个功率芯片，所述位于金属基板中心的凸台上一一对应设置至少一个FRD芯片。
CN201910969060.7A 2019-10-12 2019-10-12 一种堆叠型压接式功率模块及其制造方法 Active CN112652612B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910969060.7A CN112652612B (zh) 2019-10-12 2019-10-12 一种堆叠型压接式功率模块及其制造方法
PCT/CN2019/123831 WO2021068399A1 (zh) 2019-10-12 2019-12-06 一种堆叠型压接式功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910969060.7A CN112652612B (zh) 2019-10-12 2019-10-12 一种堆叠型压接式功率模块及其制造方法

Publications (2)

Publication Number Publication Date
CN112652612A CN112652612A (zh) 2021-04-13
CN112652612B true CN112652612B (zh) 2022-07-05

Family

ID=75343285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910969060.7A Active CN112652612B (zh) 2019-10-12 2019-10-12 一种堆叠型压接式功率模块及其制造方法

Country Status (2)

Country Link
CN (1) CN112652612B (zh)
WO (1) WO2021068399A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238901B (zh) * 2023-11-16 2024-03-08 西安西电电力系统有限公司 压接式igbt结构及功率组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552038A (zh) * 2015-12-18 2016-05-04 华北电力大学 一种大功率压接式igbt器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166527B2 (ja) * 1995-01-18 2001-05-14 富士電機株式会社 加圧接触形半導体装置
CN201788954U (zh) * 2010-08-13 2011-04-06 株洲南车时代电气股份有限公司 一种半导体芯片封装装置
CN103515365B (zh) * 2013-10-14 2016-04-20 国家电网公司 一种大功率压接式igbt器件
CN105679750B (zh) * 2014-11-19 2019-01-08 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN104966704B (zh) * 2015-07-23 2019-01-25 国网智能电网研究院 一种低热阻的压接式功率器件封装
JP6585569B2 (ja) * 2016-09-15 2019-10-02 株式会社東芝 半導体装置
CN107845617B (zh) * 2017-09-19 2020-12-15 全球能源互联网研究院有限公司 一种芯片烧结品、子单元、igbt封装模块及制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552038A (zh) * 2015-12-18 2016-05-04 华北电力大学 一种大功率压接式igbt器件

Also Published As

Publication number Publication date
WO2021068399A1 (zh) 2021-04-15
CN112652612A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
CN105514095B (zh) 一种凸台高度可变的压接式igbt模块
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
US8189324B2 (en) Power electronic assembly with slotted heatsink
CN103515365B (zh) 一种大功率压接式igbt器件
CN105097716A (zh) 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
EP3104412B1 (en) Power semiconductor module
US7148562B2 (en) Power semiconductor device and power semiconductor module
CN111261601B (zh) 一种夹具内嵌型的高集成度压接式封装功率模块
CN110246835B (zh) 一种三维集成高压碳化硅模块封装结构
US20160366778A1 (en) Semiconductor device with stacked terminals
JP2020013987A (ja) パワーモジュール構造
CN104465549A (zh) 一种功率半导体模块
CN112652612B (zh) 一种堆叠型压接式功率模块及其制造方法
CN116565007A (zh) 一种高压大功率压接器件封装结构
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN109545779B (zh) 二极管压接组件单元、全桥级联单元及模块
TW202110289A (zh) 功率模組
CN204031003U (zh) 一种叠层母排及二极管钳位三电平拓扑装置
US11532557B2 (en) Planar power module with spatially interleaved structure
CN111463191B (zh) 一种碳化硅dsrd的堆叠式压接封装结构
KR20210076469A (ko) 파워 모듈 및 그 제조 방법
CN105374806A (zh) 一种圆形分组布局的压接式功率器件封装
CN107768340B (zh) 一种功率模块陶瓷衬板
CN110676233B (zh) 一种压接式功率开关模块及其制备方法
US9524919B2 (en) Semiconductor module and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230412

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: 518000 1st floor, Taizhou building, South University of science and technology, 1088 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute