CN204031003U - 一种叠层母排及二极管钳位三电平拓扑装置 - Google Patents

Abstract

本实用新型提供了一种叠层母排及二极管钳位三电平拓扑装置，所述叠层母排包括第一母排层、第二母排层，所述第一母排层，包括中点母排；所述第二母排层，包括正母排、负母排、模块间连接母排及输入输出母排；所述正母排、负母排、模块间连接母排及输入输出母排之间互相绝缘隔离，所述模块间连接母排包括第一连接母排和第二连接母排，所述叠层母排应用于二极管钳位三电平拓扑装置，用于实现功率器件、钳位二极管的电气连接，叠层母排采用两层结构，减轻重量，降低成本，有利于加工的实现和装配的便利，并且接线非常方便和整齐。

Description

一种叠层母排及二极管钳位三电平拓扑装置

技术领域

本实用新型涉及变频器领域，特别涉及一种叠层母排及二极管钳位三电平拓扑装置。

背景技术

复合母排又称叠层母排(Laminated Busbar)，是一种多层复合结构连接排，可称得上是配电系统中的高速公路。与传统的、笨重的、费时和麻烦的配线方法相比，使用叠层母排可以提供现代的、易于设计、安装快速和结构清晰的配电系统。叠层母排具有可重复电气性能、低阻抗、抗干扰、可靠性好、节省空间、装配简洁快捷等特点的大功率模块化连接结构部件。叠层母排广泛应用在电力及混合牵引、电力牵引设备、蜂窝通讯、基站、电话交换系统、大型网络设备、大中型计算机、电力开关系统、焊接系统、军事设备系统、发电系统、电动设备的功率转换模块等。

在三电平变频器中，功率器件和叠层母排直接关系到系统的整体性能，叠层母排的主要作用是连接功率器件、钳位二极管以及直流母线，是功率器件换流回路的主要组成部分。

现有技术中，叠层母排结构包括了多层母排结构，母排侧层数过多导致低杂散电感的实现效果变差，另外，母排层数过多使得叠层母排整体厚度较大，结构复杂，材料使用多，重量大，装配过程也较复杂。

实用新型内容

本实用新型实施例的提供了一种叠层母排，相对于三层或三层以上的叠层母排，本实用新型中叠层母排采用两层结构，重量减轻，降低成本，有利于加工的实现和装配的便利。

一种叠层母排，用于二极管钳位三电平拓扑装置，所述二极管钳位三电平拓扑装置包括二极管箝位三电平拓扑中的单相电路，所述单相电路包括功率器件和钳位二极管，所述功率器件包括第一功率器件、第二功率器件第三功率器件及第四功率器件，所述钳位二极管包括第一钳位二极管及第二钳位二极管，所述叠层母排包括第一母排层、第二母排层；

所述第一母排层，包括中点母排；

所述第二母排层，包括正母排、负母排、模块间连接母排及输入输出母排；

所述正母排、负母排、模块间连接母排及输入输出母排之间互相绝缘隔离，所述模块间连接母排包括第一连接母排和第二连接母排；

所述正母排设有用于与第一功率器件的正极电连接的接口、以及正母线接线端；

所述第一连接母排设有用于与所述第一功率器件的负极、第一钳位二极管的负极及第二功率器件的正极电连接的接口；

所述第二连接母排设有用于与所述第四功率器件的正极、第二钳位二极管的正极及第三功率器件的负极电连接的接口；

所述负母排设有用于与所述第四功率器件的负极电连接的接口、以及负母线接线端；

所述中点母排设有用于与所述第一钳位二极管的正极及第二钳位二极管的负极电连接的接口、以及中点接线端；

所述输入输出母排设有用于与所述第二功率器件的负极及所述第三功率器件的正极电连接的接口、以及输入输出接线端。

作为一种优选的方案，还包括：

绝缘件，设置在所述叠层母排上每个功率器件的正极接口和负极接口之间，所述绝缘件位于叠层母排的上表面和下表面。

作为一种优选的方案，所述绝缘件的表面具有至少一个用于增大爬电距离的沟槽；

所述沟槽的延伸方向与所述功率器件的长度方向平行。

作为一种优选的方案，所述绝缘件包括第一绝缘件、第二绝缘件、第三绝缘件以及第四绝缘件，所述第一绝缘件位于所述叠层母排上第一功率器件的正极接口和负极接口之间，所述第二绝缘件位于所述叠层母排上第二功率器件的正极接口和负极接口之间，第三绝缘件位于所述叠层母排上第三功率器件的正极接口和负极接口之间，所述第四绝缘件位于所述叠层母排上第四功率器件的正极接口和负极接口之间。

作为一种优选的方案，所述第一母排层和第二母排层的表面分别设有绝缘纸。

作为一种优选的方案，所述间隔设有用于保持正母排、负母排、模块间连接母排及输入输出母排之间绝缘的绝缘条，所述绝缘条与正母排、负母排、模块间连接母排及输入输出母排位于同一层。

作为一种优选的方案，还包括：

用于保持第一母排层和第二母排层之间绝缘的绝缘板，设置在第一母排层和第二母排层之间。

作为一种优选的方案，所述正母排位于第二母排层的左下角，所述负母排位于第二母排层的右下角，所述输入输出母排位于所述第二母排层顶部中间位置，所述第一连接母排和第二连接母排分别由第二母排层的底端延伸至顶端且位于正母排、负母排及输入输出母排之间。

作为一种优选的方案，所述叠层母排上第一功率器件、第二功率器件及第一钳位二极管的正极接口均位于叠层母排上其中一侧并且位于同一列，所述叠层母排上第一功率器件、第二功率器件及第一钳位二极管的负极接口也均位于同一列；所述叠层母排上第三功率器件、第四功率器件及第二钳位二极管的负极接口均位于叠层母排上另一侧并且位于同一列，所述叠层母排上第三功率器件、第四功率器件及第二钳位二极管的正极接口也均位于同一列；

其中，第一钳位二极管的正负极接口位于第一功率器件、第二功率器件的正负极接口之间，第二钳位二极管的正负极接口位于第三功率器件、第四功率器件的正负极接口之间。

本实用新型还提供了一种二极管钳位三电平拓扑装置，包括二极管箝位三电平拓扑中的单相电路，所述单相电路包括功率器件和钳位二极管，所述功率器件包括第一功率器件、第二功率器件第三功率器件及第四功率器件，所述钳位二极管包括第一钳位二极管及第二钳位二极管，所述拓扑装置还包括：

上述的叠层母排，用于实现功率器件和钳位二极管的电气连接；

所述第一功率器件的正极与正母排电连接，所述第一功率器件的负极、第一钳位二极管的负极及第二功率器件的正极并联在第一连接母排，第二功率器件的负极及第三功率器件的正极并联在输入输出母排，所述第四功率器件的正极、第二钳位二极管的正极及第三功率器件的负极并联在第二连接母排，第四功率器件的负极与负母排电连接，所述第一钳位二极管的正极及第二钳位二极管的负极并联在中点母排。

作为一种优选的方案，还包括：

基板，用于承载所述单相电路；

第二母排层、第一母排层、单相电路及所述基板依次叠放。

从以上技术方案可以看出，本实用新型实施例具有以下优点：

本实用新型中叠层母排采用两层结构，重量减轻，降低成本，有利于加工的实现和装配的便利，且各层铜排结构和接口端子布局合理，方便功率器件和钳位二极管的接线。

另外，本实用新型还提供了一种二极管钳位三电平拓扑装置，包括上述叠层母排，使得重量减轻，可以适应更多工作场合。

附图说明

图1是本实用新型实施例中叠层母排一种实施例的示意图；

图2是本实用新型实施例单相电路中功率器件和钳位二极管连接关系的示意图；

图3是本实用新型实施例中叠层母排另一种实施例的示意图；

图3A是图3中A处的放大示意图；

图3B是本实用新型实施例中叠层母排另一种实施例的结构示意图；

图4A是本实用新型实施例中二极管钳位三电平拓扑装置一种实施例的结构示意图；

图4B是本实用新型实施例中二极管钳位三电平拓扑装置另一种实施例的结构示意图。

具体实施方式

本实用新型实施例提供了一种叠层母排，用于使得整体重量降低，降低成本，有利于加工的实现和装配的便利。

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

请参见图1，本实用新型实施例中叠层母排的一种实施例：

一种叠层母排，用于二极管钳位三电平拓扑装置，所述二极管钳位三电平拓扑装置包括二极管箝位三电平拓扑中的单相电路，所述单相电路包括功率器件和钳位二极管，所述功率器件包括第一功率器件101、第二功率器件102、第三功率器件103及第四功率器件104，所述钳位二极管包括第一钳位二极管111及第二钳位二极管112，所述叠层母排包括含有中点母排110的第一母排层，含有正母排105、负母排106、输入输出母排108及模块间连接母排107的第二母排层，所述正母排105、负母排106、模块间连接母排107及输入输出母排108之间互相绝缘隔离，所述模块间连接母排包括第一连接母排1071和第二连接母排1072，所述正母排105设有用于与第一功率器件101的正极电连接的接口、以及正母线接线端122，所述第一连接母排1071设有用于与所述第一功率器件101的负极、第一钳位二极管111的负极及第二功率器件102的正极电连接的接口，所述第二连接母排1072设有用于与所述第四功率器件104的正极、第二钳位二极管112的正极及第三功率器件103的负极电连接的接口，所述负母排106设有用于与所述第四功率器件104的负极电连接的接口、以及负母线接线端123，所述中点母排110设有用于与所述第一钳位二极管111的正极及第二钳位二极管112的负极电连接的接口、以及中点接线端124，所述输入输出母排108设有用于与所述第二功率器件102的负极及所述第三功率器件103的正极电连接接口、以及输入输出接线端125，相对于三层或三层以上的叠层母排，本实用新型中叠层母排采用两层结构，重量减轻，降低成本，有利于加工的实现和装配的便利，且各层铜排结构和接口端子布局合理，方便功率器件和钳位二极管的接线。

本实用新型中的叠层母排主要应用在二极管钳位三电平拓扑装置的单相电路上，每个单相电路的电路结构包括四个功率器件和二个钳位二极管，本领域技术人员应当了解，不再赘述。

请参见图1，本实用新型叠层母排的第二母排层提供了一种实施例是这样的：

所述正母排105位于第二母排层的左下角，所述负母排106位于第二母排层的右下角，所述输入输出母排108位于所述第二母排层顶部中间位置，所述第一连接母排1071和第二连接母排1072分别由第二母排层的底端延伸至顶端且位于正母排105、负母排106及输入输出母排108之间，并且正母排105的正母线接线端122、负母排106的负母线接线端123均位于所述第二母排层的底端，中点母排110的中点接线端124也位于第一母排层的底端，各母排布局结构紧凑，接口和接线端位置分布较合理，使得功率器件、钳位二极管、输入或输出、正负直流母线的接线都非常方便。

需要说明的是，本文中提到的上下左右方向以及底端、顶端是以附图中第二母排层以及基板100的摆放方向定义的，目的是为了对第二母排层中各部件的结构位置关系表达清楚，在其它等同变换实施例中，第二母排层以及基板100的摆放方向是可以变化的，例如左右、底端顶端可相互对调，仍落入本实用新型的保护范围之内。

请参见图2，下面针对二极管钳位三电平拓扑的单相电路中功率器件和钳位的电气连接关系进行说明：

该第一功率器件T1(对应第一功率器件101)的正极与直流母线正极连接，该第一功率器件T1的负极与第一钳位二极管D5(对应第一钳位二极管111)的负极、第二功率器件T2(对应第二功率器件102)的正极相连，该第二功率器件T2的负极与第三功率器件T3(对应第三功率器件103)的正极连接以形成交流输出或输入，该第三功率器件T3的负极与第二钳位二极管D6(对应第二钳位二极管112)的正极、第四功率器件T4(对应第四功率器件104)的正极相连，该第四功率器件T4的负极与直流母线负极连接,根据三电平拓扑结构的单相电路，第一功率器件T1和第四功率器件T4一起称为外管，第二功率器件T2和第三功率器件T3一起称为内管，本领域技术人员应当了解，不再赘述。

在本实用新型实施例中，所述叠层母排用于实现二极管箝位三电平拓扑结构单相电路中功率器件、钳位二极管的电气连接，叠层母排安装于功率器件、钳位二极管本体的上方，功率器件、钳位二极管安装在矩形基板100的表面上。所述叠层母排上第一功率器件101、第二功率器件102及第一钳位二极管111的正极接口均位于叠层母排上的其中一侧并且位于同一列(沿叠层母排或矩形基板100的长度方向)，所述叠层母排上第一功率器件101、第二功率器件102及第一钳位二极管111的负极接口也均位于同一列；所述叠层母排上第三功率器件103、第四功率器件104及第二钳位二极管112的负极接口均位于叠层母排上的另一侧并且位于同一列(沿叠层母排或矩形基板100的长度方向)，所述叠层母排上第三功率器件103、第四功率器件104及第二钳位二极管112的正极接口也均位于同一列。其中，第一钳位二极管111的正负极接口位于第一功率器件101、第二功率器件102的正负极接口之间，第二钳位二极管112的正负极接口位于第三功率器件103、第四功率器件104的正负极接口之间。

对应的，第一功率器件101、第二功率器件102、第三功率器件103、第四功率器件104、第一钳位二极管111及第二箝位二极管112的正极均位于各自本体的左部，所述第一功率器件101、第二功率器件102、第三功率器件103、第四功率器件104、第一钳位二极管111及第二箝位二极管112的负极均位于各自本体的右部，第一功率器件101、第二功率器件102及第一钳位二极管111的正极均位于所述矩形基板100的左侧，第三功率器件103、第四功率器件104及第二钳位二极管112的负极均位于所述矩形基板100的右侧。

这样，所述叠层母排上各正负极接口、各接线端非常方便与各功率器件、钳位二极管接线，也可以使得各器件排列整齐和布线整齐，结构紧凑，也方便散热，特别是在基板100上安装冷却水道时，只需要按照各器件的排列位置对应设置即可。

下面介绍一下元器件与叠层母排的连接关系，正母排105、负母排106、模块间连接母排107及输入输出母排108之间互相绝缘隔离，正母排105与直流母线正极电连接，负母排106与直流母线负极相连通，模块间连接母排107包括第一连接母排1071和第二连接母排1072，第一功率器件101的正极与正母排105电连接，所述第一功率器件101的负极、第一钳位二极管111的负极及第二功率器件102的正极并联在所述第一连接母排1071，所述第四功率器件104的正极、第二钳位二极管112的正极及第三功率器件103的负极并联在所述第二连接母排1072，第二功率器件102的负极及所述第三功率器件103的正极电连接在所述输入输出母排108，第四功率器件104的负极与负母排106电连接，第一钳位二极管111的正极及第二钳位二极管112的负极并联在中点母排110，通过运用叠层母排实现功率器件和钳位二极管电气连接可以有效减少电流回路，降低杂散电感，提高机械性能。

上文中提到的功率器件(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)，每一个功率器件都装有模块驱动板，并配有驱动电源，实现电源隔离，满足高电压下的安全规定耐压要求，本领域技术人员应该知道，不再赘述。

本实施例中，第一功率器件101、第一钳位二极管111和第二功率器件102呈线性依次设置在矩形基板100的一侧，第一功率器件101、第一钳位二极管111和第二功率器件102本身的长度方向均与矩形基板100的长度方向一致，第一功率器件101、第一钳位二极管111和第二功率器件102的中心共线，第三功率器件103、第二钳位二极管112和第四功率器件104呈线性依次设置在矩形基板100的另一侧，第三功率器件103、第二钳位二极管112和第四功率器件104本身的长度方向均与矩形基板100的长度方向一致，第三功率器件103、第二钳位二极管112和第四功率器件104的中心共线，沿矩形基板100的宽度方向，第一功率器件101与第四功率器件104紧密相邻，第二功率器件102和第三功率器件103紧密相邻，使得整体排布紧凑，减小二极管钳位三电平拓扑装置的宽度和体积。本实用新型实施例中提供的叠层母排的结构特别匹配于此实施例中功率器件、钳位二极管在矩形基板100上的结构布局方式，适用于本实施例中功率器件、钳位二极管的正负极端子与叠层母排上各个接口、端子的电气连接。

为了进一步加强不同极性母排之间绝缘性能，正母排105、负母排106、模块间连接母排107及输入输出母排108之间绝缘隔离，所述正母排105、负母排106、模块间连接母排107及输入输出母排108之间设有绝缘条(图中未示出)，所述绝缘条与正母排105、负母排106、模块间连接母排107及输入输出母排108位于同一层或同一平面内，方便安装，结构简单。

结合图1所示，为了方便描述元器件与叠层母排的对应连接关系，针对矩形基板100的形状和各器件在矩形基板100上的位置进行介绍，需要说明的是，矩形基板100和各元器件不是叠层母排的组成部分，只是为了方面说明连接关系。

该矩形基板100为水冷基板，第一功率器件101、第二功率器件102、第三功率器件103及第四功率器件104分别为位于该矩形基板100一侧的四个角，并且以第一功率器件101、第二功率器件102为一列，第一功率器件101、第三功率器件103为对角设置。

第一功率器件101、第二功率器件102为一列，第一功率器件101、第三功率器件103为对角设置，则第二功率器件102和第四功率器件102也为对角设置，所以第一功率器件101、第二功率器件102、第三功率器件103及第四功率器件104在本实施例中成矩形排布在矩形基板100上。

电流接线端121包括正极接线端122、负极接线端123、中点接线端124以及输入输出接线端125，正极接线端122与第一功率器件101及第二功率器件102所在列共线，并且正极接线端122位于第一功率器件101一侧，负极接线端123与第三功率器件103、第四功率器件104所在列共线，并且负极接线端123位于第四功率器件104一侧，中点接线端124位于正极接线端122和负极接线端123之间。

该第一钳位二极管111位于矩形基板100上第一功率器件101及第二功率器件的中间位置，该第二钳位二极管112位于矩形基板100上第三功率器件103及第四功率器件104的中间位置。

具体为：

第一功率器件101位于该矩形基板100的左下角；

第二功率器件102位于该矩形基板100的左上角；

第三功率器件103位于该矩形基板100的右上角；

第四功率器件104位于该矩形基板100的右下角；

该第一钳位二极管111位于该矩形基板100左侧中部；

该第二钳位二极管112位于该矩形基板100右侧中部；

该第一功率器件101、第二功率器件102、第三功率器件103及第四功率器件104的正极朝向左侧负极朝向右侧；

该第一钳位二极管111和该第二钳位二极管112的正极朝向左侧负极朝向右侧。

当然，这里以上各器件的正极也可以朝向左侧，可以根据实际需要统一朝向任意方向，可以布置在矩形基板100上即可。

需要说明的是，本文中提到的长度方向是指物体自身边长长度最长所对应的方向，宽度方向指物体自身的比长度值小的边长所对应的方向，下文中对此不再赘述。

本文中为了方便描述，以三电平大功率模组结构工作时矩形基板100的竖直放置位置为参考，定义矩形基板100的上下左右，便于本文中对位置的限定。

请参见图3，下面具体介绍一下关于第二母排层的结构，本实用新型实施例中的另一种实施例包括：

因为第二母排层302中包括了几种极性的母排，而不同极性母排之间不能电性接触，需要采用绝缘处理，所以该第二母排层302包括绝缘件304，

绝缘件304设置在叠层母排上每个功率器件的正极接口和负极接口之间，所述绝缘件位于叠层母排的上表面和下表面，具体来说，绝缘件304的位置位于第一母排层301的下表面和第二母排层302的上表面，在本实施例中以附图中复合母排放置的位置关系来定义方向，第一母排层301的下表面为第一母排层301背离第二母排层302的一面，第二母排层302的上表面为第二母排层302背离第一母排层301的一面。

为了起到绝缘的作用，绝缘件304应当设置在同一功率器件的不同极性之间，本实施例中，绝缘件304位于同一功率器件的正极和负极之间。

结合图3所示，绝缘件304包括第一绝缘件3041、第二绝缘件3042、第三绝缘件3043以及第四绝缘件3044，所述第一绝缘件3041位于第一功率器件的正极接口和负极接口之间，所述第二绝缘件3042位于所述第二功率器件的正极接口和负极接口之间，第三绝缘件3043位于第三功率器件的正极接口和负极接口之间，第四绝缘件3044位于第四功率器件的正极接口和负极接口之间，以使得该功率器件的正极接口和负极接口之间相互绝缘。

请参见图3A和图3B，作为更好的方案，为了进一步增大爬电距离，该绝缘件304的表面具有至少一个的沟槽303，沟槽303的个数可以根据实际需要选取，满足增加爬电距离即可，由于沟槽303的存在，使得绝缘件304表面的路径更长，避免爬电情况的产生，提高了安全性。

为了进一步提高第一母排层301和第二母排层302之间的绝缘，本实施例中在第一母排层301的表面和第二母排层302表面设有绝缘纸，通过绝缘纸将第一母排层301或者第二母排层302的表面包裹起来，增强表面绝缘，提高安全性。

需要说明的是，叠层母排可以广泛的采用现有技术中可以制作母排的材料，例如铜排等等，满足叠层母排导电性能即可，此处不作具体材料的限定。

为了进一步加强第一母排层和第二母排层之间的绝缘性能，该叠层母排包括绝缘板303，该绝缘板303设置在第一母排层301和第二母排层302之间用于绝缘，避免局部放电的产生，另外，绝缘板303的厚度随着电压等级的不同而不同，也随着叠层母排的面积增加而增厚，增加绝缘板303使得叠层母排满足避免高电压局部放电的安全规范要求。

请参见图4A和图4B，上面是针对本实用新型中叠层母排进行了描述，下面对本实用新型中基于上述叠层母排组成的二极管钳位三电平拓扑装置进行描述。

一种二极管钳位三电平拓扑装置，包括二极管箝位三电平拓扑中的单相电路，所述单相电路包括功率器件和钳位二极管，所述功率器件包括第一功率器件、第二功率器件第三功率器件及第四功率器件，所述钳位二极管包括第一钳位二极管及第二钳位二极管，所述拓扑装置还包括：

本实用新型实施例所述的叠层母排，用于实现功率器件和钳位二极管的电气连接；

所述叠层母排包括含有中点母排的第一母排层401及包含有正母排、负母排、输入输出母排及模块间连接母排的第二母排层402。

所述第一功率器件的正极与正母排电连接，所述第一功率器件的负极、第一钳位二极管的负极及第二功率器件的正极并联在第一连接母排，第二功率器件的负极及第三功率器件的正极并联在输入输出母排，所述第四功率器件的正极、第二钳位二极管的正极及第三功率器件的负极并联在第二连接母排，第四功率器件的负极与负母排电连接，所述第一钳位二极管的正极及第二钳位二极管的负极并联在中点母排。

相对于三层或三层以上的叠层母排，本实用新型中二极管钳位三电平拓扑装置的叠层母排采用两层结构，重量减轻，降低成本，有利于加工的实现和装配的便利。

请结合图4B，本实用新型提供了一种另外一种实施例：

所述二极管钳位三电平拓扑装置还包括：

基板400，用于承载所述单相电路420；

第二母排层402、第一母排层401、单相电路420及所述基板400依次叠放。

为了进一步加强第一母排层和第二母排层之间的绝缘性能，该叠层母排包括绝缘板410，该绝缘板设置在第一母排层401和第二母排层402之间用于绝缘，避免局部放电的产生，另外，绝缘板410的厚度随着电压等级的不同而不同，也随着叠层母排的面积增加而增厚，增加绝缘板410使得叠层母排满足避免高电压局部放电的安全规范要求。

在本实施例中，第二母排层402、绝缘板410、第一母排层401、单相电路420及所述基板400依次叠放。

当然叠放的次序可以有上至下，或者由左至右，根据实际需要来确定，只需要满足在一个方向上依次叠放即可，具体沿哪个方向叠放不做限定。

通过采用依次叠放的结构，不仅可以解决结构紧凑、安装简单、减轻重量的问题，还可以提高装置的绝缘性能。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本实用新型的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本实用新型各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (11)

1.一种叠层母排，用于二极管钳位三电平拓扑装置，其特征在于，所述二极管钳位三电平拓扑装置包括二极管箝位三电平拓扑中的单相电路，所述单相电路包括功率器件和钳位二极管，所述功率器件包括第一功率器件、第二功率器件、第三功率器件及第四功率器件，所述钳位二极管包括第一钳位二极管及第二钳位二极管，所述叠层母排包括第一母排层、第二母排层；

所述第一母排层，包括中点母排；

所述第二母排层，包括正母排、负母排、模块间连接母排及输入输出母排；

所述正母排、负母排、模块间连接母排及输入输出母排之间互相绝缘隔离，所述模块间连接母排包括第一连接母排和第二连接母排；

所述正母排设有用于与第一功率器件的正极电连接的接口、以及正母线接线端；

所述第一连接母排设有分别用于与所述第一功率器件的负极、第一钳位二极管的负极及第二功率器件的正极电连接的接口；

所述第二连接母排设有分别用于与所述第四功率器件的正极、第二钳位二极管的正极及第三功率器件的负极电连接的接口；

所述负母排设有用于与所述第四功率器件的负极电连接的接口、以及负母线接线端；

所述中点母排设有分别用于与所述第一钳位二极管的正极及第二钳位二极管的负极电连接的接口、以及中点接线端；

所述输入输出母排设有分别用于与所述第二功率器件的负极及所述第三功率器件的正极电连接的接口、以及输入输出接线端。

2.根据权利要求1所述的叠层母排，其特征在于，还包括：

绝缘件，设置在所述叠层母排上每个功率器件的正极接口和负极接口之间，所述绝缘件位于叠层母排的上表面和下表面。

3.根据权利要求2所述的叠层母排，其特征在于，所述绝缘件的表面具有至少一个用于增大爬电距离的沟槽；

所述沟槽的延伸方向与所述功率器件的正极或负极排布方向平行。

4.根据权利要求2或3所述的叠层母排，其特征在于，所述绝缘件包括第一绝缘件、第二绝缘件、第三绝缘件以及第四绝缘件，所述第一绝缘件位于所述叠层母排上第一功率器件的正极接口和负极接口之间，所述第二绝缘件位于所述叠层母排上第二功率器件的正极接口和负极接口之间，第三绝缘件位于所述叠层母排上第三功率器件的正极接口和负极接口之间，所述第四绝缘件位于所述叠层母排上第四功率器件的正极接口和负极接口之间。

5.根据权利要求1所述的叠层母排，其特征在于，所述第一母排层和第二母排层的表面分别设有绝缘纸。

6.根据权利要求1所述的叠层母排，其特征在于，所述正母排、负母排、模块间连接母排及输入输出母排之间均设置有绝缘条，所述绝缘条与正母排、负母排、模块间连接母排及输入输出母排位于同一层。

7.根据权利要求1所述的叠层母排，其特征在于，还包括：

用于保持第一母排层和第二母排层之间绝缘的绝缘板，设置在第一母排层和第二母排层之间。

8.根据权利要求1所述的叠层母排，其特征在于，所述正母排位于第二母排层的左下角，所述负母排位于第二母排层的右下角，所述输入输出母排位于所述第二母排层顶部中间位置，所述第一连接母排和第二连接母排分别由第二母排层的底端延伸至顶端且位于正母排、负母排及输入输出母排之间。

9.根据权利要求1所述的叠层母排，其特征在于，所述叠层母排上第一功率器件、第二功率器件及第一钳位二极管的正极接口均位于叠层母排上其中一侧并且位于同一列，所述叠层母排上第一功率器件、第二功率器件及第一钳位二极管的负极接口也均位于同一列；所述叠层母排上第三功率器件、第四功率器件及第二钳位二极管的负极接口均位于叠层母排上另一侧并且位于同一列，所述叠层母排上第三功率器件、第四功率器件及第二钳位二极管的正极接口也均位于同一列；

其中，第一钳位二极管的正负极接口位于第一功率器件、第二功率器件的正负极接口之间，第二钳位二极管的正负极接口位于第三功率器件、第四功率器件的正负极接口之间。

10.一种二极管钳位三电平拓扑装置，其特征在于，包括二极管箝位三电平拓扑中的单相电路，所述单相电路包括功率器件和钳位二极管，所述功率器件包括第一功率器件、第二功率器件第三功率器件及第四功率器件，所述钳位二极管包括第一钳位二极管及第二钳位二极管，所述拓扑装置还包括：

如权利要求1至9任一项所述的叠层母排，用于实现功率器件和钳位二极管的电气连接；

所述第一功率器件的正极与正母排电连接，所述第一功率器件的负极、第一钳位二极管的负极及第二功率器件的正极并联在第一连接母排，第二功率器件的负极及第三功率器件的正极并联在输入输出母排，所述第四功率器件的正极、第二钳位二极管的正极及第三功率器件的负极并联在第二连接母排，第四功率器件的负极与负母排电连接，所述第一钳位二极管的正极及第二钳位二极管的负极并联在中点母排。

11.根据权利要求10所述的二极管钳位三电平拓扑装置，其特征在于，还包括：

基板，用于承载所述单相电路；

第二母排层、第一母排层、单相电路及所述基板依次叠放。