CN105679750B - 压接式半导体模块及其制作方法 - Google Patents

Abstract

本发明公开了一种压接式半导体模块及其制作方法，模块包括：半导体芯片、上钼片、下钼片、管盖、底座、栅极引出端、PCB和引线。半导体芯片包括IGBT（或MOSFET）芯片，下钼片采用大钼圆片或单个子钼片或若干个子钼片的组合。IGBT（或MOSFET）芯片的集电极（漏极）烧结在下钼片上上钼片烧结在IGBT（或MOSFET）芯片的发射极（源极）上。PCB设置在下钼片上或底座上，IGBT（或MOSFET）芯片的栅极通过引线键合方式互连至PCB上，并通过PCB的内部线路汇集至栅极引出端。本发明能够有效地解决现有压接式半导体模块制作方法过于复杂，压接过程中芯片受到的应力大，绝缘性能较差的技术问题。

Description

压接式半导体模块及其制作方法

技术领域

本发明涉及功率半导体器件领域，尤其是涉及一种应用于压接式半导体模块的结构及其制作方法。

背景技术

IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT（双极型三极管）和MOSFET（绝缘栅型场效应管）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。BJT饱和压降低、载流密度大、但驱动电流较大。MOSFET驱动功率很小、开关速度快、导通压降大、载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。由于以上诸多优点，使得IGBT非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

而压接式半导体模块作为IGBT模块一种常用的封装方式，其具有双面散热、更宽广的安全工作区（SOA）、更高的工作结温、无焊层、无引线键合、高可靠性等特点。尤其是失效短路（Fail-to-Short）的特殊特性，使其相比于BJT晶闸管以及传统的引线键合/焊接式IGBT模块而言，在柔性直流输电换流阀中的器件直接串联、苛刻应用环境和高可靠性要求的铁路机车主变流器等应用领域中具有非常显著的竞争优势。

如附图1所示，为现有技术中一种典型的压接型IGBT封装结构，包括多个子模组17，一个PCB 7以及外壳（包括管盖4、底座5和管壳23等）等部分。外壳分别连接各子模组17的集电极（漏极）和发射极（源极），栅极通过弹簧针19与PCB 7连接，再通过PCB 7上的电路汇集到栅极引出端6。其中，银片16的作用是补偿半导体芯片1厚度不一致而产生的误差，使得各半导体芯片1承受的压力均匀分布，当然也可以采用其他方案。为便于安装子模组17，外壳的电极台面被加工成与子模组17对应的多个凸台15，附图2给出了该结构的分解结构示意图。其中，每一个子模组17又是由独立的半导体芯片1、钼片（包括上钼片2和下钼片3）、弹簧针19以及塑料定位件18等部分构成。半导体芯片1进一步包括IGBT（或MOSFET）芯片26，或者还有可能包括FRD（或SBD）芯片22。

附图3和附图4示出了一个IGBT模块子模组的基本结构，如果是FRD（或SBD）芯片22则不需要弹簧针19。

在原有压接式半导体模块的基础上，有人继而提出了改进的方案：即将半导体芯片1烧结在一个大的圆钼片上，通过压接时PCB 7的各金属电极20与IGBT（或MOSFET）芯片26栅极的接触实现IGBT（或MOSFET）芯片26栅极互连并引出至IGBT模块，上钼片2仍然通过压接与半导体芯片1的正面金属连接，如附图5所示。IGBT芯片26进一步包括栅极13、发射极24和集电极27，FRD芯片22进一步包括阴极25和阳极21。

然而无论是第一种典型的压接式半导体模块，还是单面与下钼片3烧结的压接式半导体模块，均存在一些技术缺陷：

（1）在第一种典型的压接式半导体模块中，子模组17需安装塑料定位件18以固定上钼片2、下钼片3和半导体芯片1，并固定定位IGBT栅极的弹簧针19，这就要求其各个部件配合紧密，因此组装过程非常复杂，且半导体芯片1在压接过程中非常容易破损。改进后的压接式半导体模块采用单面与下钼片3烧结的方式，虽取消了塑料定位件18，在一定程度上简化了组装的工艺，但当模块遇到冲击或振动时，上钼片2可能松动，从而导致与半导体芯片1的接触不可靠。

（2）第一种典型的压接式半导体模块采用弹簧针19与半导体芯片1的栅极接触，并通过PCB 7压接引出至模块的外端。采用这种方式组装复杂，压接过程控制不好，很容易导致IGBT（或MOSFET）芯片26的栅极破损。而改进后的压接式IGBT采用PCB 7上的电极直接压在IGBT（或MOSFET）芯片26的栅极引出至模块的外端。虽然在一定程度上简化了组装工艺，但如果PCB 7的平整度控制不好，非常容易出现接触不良的问题。

（3）对于平板型功率器件而言，内部均需通过充氮来确保其绝缘性能，但随着平板型IGBT模块电压等级的不断提升，对绝缘性能提出了更高的要求.而目前采用的充氮方式绝缘能力有限，严重影响了平板型IGBT模块的性能。

发明内容

有鉴于此，本发明的目的在于提供一种压接式半导体模块及其制作方法，能够有效地解决现有压接式IGBT的制作方法过于复杂，压接过程中芯片受到的应力大，绝缘性能较差的技术问题。

为了实现上述发明目的，本发明具体提供了一种压接式半导体模块的技术实现方案，压接式半导体模块，包括：半导体芯片、上钼片、下钼片、管盖、底座、栅极引出端、PCB和引线。所述上钼片设置在所述半导体芯片的上表面，所述下钼片设置在所述半导体芯片的下表面，所述下钼片采用大钼圆片结构。所述半导体芯片包括IGBT芯片或MOSFET芯片，所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片上，并作为压接式半导体模块的集电极/漏极。所述上钼片烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极。所述PCB设置在烧结有半导体芯片的下钼片上，所述IGBT芯片/MOSFET芯片的栅极通过引线键合方式互连至所述PCB上，并通过所述PCB的内部线路汇集至所述栅极引出端。烧结有半导体芯片的下钼片固定在所述底座上，所述管盖设置在所述上钼片的上部。

优选的，烧结有半导体芯片的下钼片通过定位销固定在所述底座上。

优选的，在所述底座边缘的台阶表面或槽内设置有密封胶涂层。

本发明还具体提供了另外一种压接式半导体模块的技术实现方案，压接式半导体模块，包括：半导体芯片、上钼片、下钼片、管盖、底座、栅极引出端、PCB和引线。所述上钼片设置在所述半导体芯片的上表面，所述下钼片设置在所述半导体芯片的下表面，所述下钼片采用两个或三个以上子钼片的组合结构。所述半导体芯片包括IGBT芯片或MOSFET芯片，所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片上，并作为压接式半导体模块的集电极/漏极。所述上钼片烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极。两面分别烧结有所述上钼片和下钼片的半导体芯片通过所述PCB固定在所述底座的凸台上，所述IGBT芯片或MOSFET芯片的栅极通过引线键合方式互连至所述PCB上，并通过所述PCB的内部线路汇集至所述栅极引出端。烧结有半导体芯片的下钼片固定在所述底座上，所述管盖设置在所述上钼片的上部。

优选的，在所述底座的凸台边缘的台阶表面设置有密封胶涂层。

优选的，所述半导体芯片还包括FRD芯片或SBD芯片，所述FRD芯片或SBD芯片的阴极烧结在所述下钼片上，所述FRD芯片或SBD芯片的阳极烧结在所述上钼片上。

优选的，所述压接式半导体模块还包括管壳，在所述管壳与两面分别烧结上钼片和下钼片的半导体芯片之间设置有绝缘胶灌注层，所述绝缘胶灌注层的上表面低于所述上钼片的上表面。

优选的，所述PCB通过压紧配合或绝缘螺丝紧固的方式安装在烧结有半导体芯片的下钼片上或安装在所述底座上。

本发明还具体提供了一种基于上述第一种压接式半导体模块的制作方法的技术实现方案，压接式半导体模块的制作方法，包括以下步骤：

S100：分别在半导体芯片的上表面、下表面烧结上钼片和下钼片，所述下钼片采用大钼圆片结构；所述半导体芯片包括IGBT芯片或MOSFET芯片，将所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片上，并作为压接式半导体模块的集电极/漏极，将所述上钼片烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极；

S101：将PCB安装在烧结有所述半导体芯片的下钼片上；

S102：通过引线键合方式将所述IGBT芯片或MOSFET芯片的栅极互连至所述PCB上，并通过所述PCB的内部线路汇集至栅极引出端；

S103：在底座边缘的台阶表面或槽内涂覆密封胶，将烧结有所述半导体芯片的下钼片固定在所述底座上，并固化密封胶；

S104：在所述压接式半导体模块的管壳中注入绝缘胶并固化，所述绝缘胶的液面低于所述上钼片的上表面；

S105：在所述上钼片的上部安装管盖。

优选的，所述步骤S101进一步包括：通过压紧配合或绝缘螺丝紧固的方式将所述PCB安装在烧结有半导体芯片的下钼片上。

本发明还另外具体提供了一种基于上述第二种压接式半导体模块的制作方法的技术实现方案，压接式半导体模块的制作方法，包括以下步骤：

S200：分别在半导体芯片的上表面、下表面烧结上钼片和下钼片，所述下钼片采用两个或三个以上子钼片的组合结构；所述半导体芯片包括IGBT芯片或MOSFET芯片，将所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片上，并作为压接式半导体模块的集电极/漏极；将所述上钼片烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极；

S201：将PCB安装在底座上；

S202：在底座的凸台边缘的台阶上涂密封胶，将两面分别烧结有所述上钼片和下钼片的半导体芯片通过所述PCB固定在所述底座的凸台上，并固化密封胶，从而使得包括所述半导体芯片1、上钼片2和下钼片3在内的子模组固定在所述底座的凸台上；

S203：通过引线键合方式将所述IGBT芯片或MOSFET芯片的栅极互连至所述PCB上，并通过所述PCB的内部线路汇集至栅极引出端；

S204：在所述压接式半导体模块的管壳中注入绝缘胶并固化，所述绝缘胶的液面低于所述上钼片的上表面；

S205：在所述上钼片的上部安装管盖。

优选的，所述步骤S201进一步包括：通过压紧配合或绝缘螺丝紧固的方式将所述PCB安装在所述底座上。

优选的，所述半导体芯片进一步包括FRD芯片或SBD芯片，所述步骤S100或步骤S200进一步包括：将所述FRD芯片或SBD芯片的阴极烧结在所述下钼片上，将所述FRD芯片或SBD芯片的阳极烧结在所述上钼片上。

通过实施上述本发明提供的压接式半导体模块及其制作方法，具有如下有益效果：

（1）本发明抛弃了现有的压接式半导体模块采用直接压接钼片和半导体芯片的方式，而是采用在半导体芯片的两面均烧结有钼片，极大地简化了组装工艺，增强了半导体芯片的承压能力，可以有效避免半导体芯片在压接过程产生的破损，能够极大地提高组装效率，并可避免组装过程产生的半导体芯片破损。

（2）本发明抛弃了现有的压接式半导体模块采用弹簧针引出IGBT（或MOSFET）芯片栅极的方式，采用引线键合方式将IGBT（或MOSFET）芯片的栅极互连至PCB上，再通过PCB的内部线路汇集至栅极引出端，以便于与外部控制电路的连接，这种方案简化了结构，提高了互连的可靠性，同时也提高了组装效率。

（3）本发明抛弃了现有的平板型器件采用充氮方式来实现模块内部绝缘性能的方式，采用在IGBT模块内部注绝缘胶的方案，该方案可以极大地提高IGBT模块的绝缘性能，以满足更高电压等级平板型器件的需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1是现有压接型IGBT一种典型封装的剖面结构示意图；

图2是现有压接型IGBT一种典型封装的结构分解示意图；

图3是现有压接型IGBT子模组的分解结构示意图；

图4是现有压接型IGBT子模组的剖面结构示意图；

图5是现有压接型IGBT另一种典型封装的结构示意图；

图6是本发明压接式半导体模块一种具体实施方式的结构示意图；

图7是本发明压接式半导体模块另一种具体实施方式的结构示意图；

图8是本发明压接式半导体模块一种具体实施方式的局部结构示意俯视图；

图9是本发明压接式半导体模块一种具体实施方式的结构分解示意图；

图10是本发明压接式半导体模块另一种具体实施方式的结构分解示意图；

图中：1-半导体芯片，2-上钼片，3-下钼片，4-管盖，5-底座，6-栅极引出端，7-PCB，8-引线，9-定位销，10-绝缘螺丝，11-绝缘胶灌注层，12-密封胶涂层，13-栅极，14-焊盘，15-凸台，16-银片，17-子模组，18-塑料定位件，19-弹簧针，20-金属电极，21-阳极，22-FRD（或SBD）芯片，23-管壳，24-发射极，25-阴极，26-IGBT（或MOSFET）芯片，27-集电极。

具体实施方式

为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：

IGBT：Insulated Gate Bipolar Transistor，一种功率半导体开关器件，全称为绝缘栅双极晶体管；

FRD：Fast Recovery Diode，一种功率半导体器件，全称为快速恢复二极管；

PCB：Printed Circuit Board，全称为印刷线路板；

MOSFET: Metal Oxide Semiconductor Field Effect Transistor，金属氧化层半导体场效应晶体管；

SBD：Schottky Barrier Diode，肖特基二极管；

引线键合：一种通过热能或超声能量，利用引线实现半导体芯片和外部电路互连的方式。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如附图6至附图10所示，给出了本发明压接式半导体模块及其制作方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。

本发明具体实施例给出了压接式半导体模块的结构及其制作方法，基于本发明的压接式半导体模块主要包括两面烧结有钼片的半导体芯片1，采用引线键合方式的栅极互连结构，以及填充绝缘胶。其中，与半导体芯片1烧结的下钼片3既可以是大钼圆片，也可以是两个或三个以上子钼片的组合。

实施例1：

如附图6和附图8所示，一种压接式半导体模块的具体实施例，包括：半导体芯片1、上钼片2、下钼片3、管盖4、底座5、栅极引出端6、PCB 7和引线8。上钼片2设置在半导体芯片1的上表面，下钼片3设置在半导体芯片1的下表面，下钼片3采用大钼圆片结构。半导体芯片1包括IGBT（或MOSFET）芯片26，IGBT（或MOSFET）芯片26的集电极（漏极）烧结在下钼片3上，并作为压接式半导体模块的集电极（漏极），上钼片2烧结在IGBT（或MOSFET）芯片26的发射极（源极）上，并作为压接式半导体模块的发射极（源极）。PCB 7设置在烧结有半导体芯片1的下钼片3上，IGBT（或MOSFET）芯片26的栅极13通过引线键合方式互连至PCB 7上，并通过PCB7的内部线路汇集至栅极引出端6。烧结有半导体芯片1的下钼片3固定在底座5上，管盖4设置在上钼片2的上部。作为本发明一种典型的具体实施例，烧结有半导体芯片1的下钼片3进一步通过定位销9固定在底座5上，PCB 7通过压紧配合或绝缘螺丝10紧固的方式安装在烧结有半导体芯片1的下钼片3上。

如附图8所示为本发明采用引线键合方式的栅极互连结构。IGBT（或MOSFET）芯片26的栅极13通过引线键合方式互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6，以实现与外部电路的连接。其中，引线8通过焊盘14与IGBT（或MOSFET）芯片26的栅极13连接，每一个IGBT（或MOSFET）芯片26的栅极13均通过引线8连接至与其相邻的另一个IGBT（或MOSFET）芯片26的栅极13，以此实现引线键合方式的栅极互连结构。

作为本发明一种较佳的具体实施例，半导体芯片1还进一步包括FRD（或SBD）芯片22，FRD（或SBD）芯片22与IGBT（或MOSFET）芯片26反并联。FRD（或SBD）芯片22的阴极烧结在下钼片3上，FRD（或SBD）芯片22的阳极烧结在上钼片2上。FRD（或SBD）芯片22则无需通过引线键合方式进行栅极互连。

作为本发明一种更佳的具体实施例，在底座5边缘的台阶表面或槽内进一步设置有密封胶涂层12，以防止注绝缘胶时，胶水渗透至下钼片3与铜制的底座5之间的界面，从而影响电气连接。压接式半导体模块还包括管壳23，在管壳23中有绝缘胶灌注层11，绝缘胶灌注层11的上表面低于上钼片2的上表面。采用在压接式半导体模块内灌绝缘胶，提高模块的绝缘性能。

本发明上述具体实施例能够解决现有压接式半导体模块及其制作方法过于复杂，压接过程中芯片受到的应力大，绝缘性能较差的问题。通过在半导体芯片1的两面均烧结钼片，一方面使半导体芯片1产生的热量更好地散发出去，另一方面使半导体芯片1的承压能力获得增强，避免压接过程中半导体芯片1的破损。采用引线键合方式将IGBT（或MOSFET）芯片26的栅极互连至PCB 7上，再通过PCB 7内部的线路汇集至栅极引出端6，简化了互连结构，提高了互连可靠性，同时也提高了组装效率。

实施例2：

如附图7和附图8所示，另一种压接式半导体模块的具体实施例，包括：半导体芯片1、上钼片2、下钼片3、管盖4、底座5、栅极引出端6、PCB 7和引线8。上钼片2设置在半导体芯片1的上表面，下钼片3设置在半导体芯片1的下表面，下钼片3采用两个或三个以上子钼片的组合结构。半导体芯片1包括IGBT（或MOSFET）芯片26，IGBT（或MOSFET）芯片26的集电极（漏极）烧结在下钼片3上，并作为压接式半导体模块的集电极（漏极），上钼片2烧结在IGBT（或MOSFET）芯片26的发射极（源极）上，并作为压接式半导体模块的发射极（源极）。两面分别烧结有上钼片2和下钼片3的半导体芯片1通过PCB 7固定在底座5的凸台15上，IGBT（或MOSFET）芯片26的栅极13通过引线键合方式互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6。烧结有半导体芯片1的下钼片3固定在底座5上，管盖4设置在上钼片2的上部。作为本发明一种典型的具体实施例，PCB 7通过压紧配合或绝缘螺丝10紧固的方式安装在底座5上。

作为本发明一种较佳的具体实施例，半导体芯片1还进一步包括FRD（或SBD）芯片22，FRD（或SBD）芯片22与IGBT（或MOSFET）芯片26反向并联。FRD（或SBD）芯片22的阴极烧结在下钼片3上，FRD（或SBD）芯片22的阳极烧结在上钼片2上。FRD（或SBD）芯片22则无需通过引线键合方式进行栅极互连。

作为本发明一种更佳的具体实施例，在底座5的凸台15边缘的台阶表面进一步设置有密封胶涂层12。压接式半导体模块还包括管壳23，在管壳23中有绝缘胶灌注层11，绝缘胶灌注层11的上表面低于上钼片2的上表面。

实施例3：

如附图9所示，一种压接式半导体模块的制作方法的具体实施例，包括以下步骤：

S100：在半导体芯片1的两面均烧结有钼片，即分别在半导体芯片1的上表面、下表面烧结上钼片2和下钼片3，下钼片3采用大钼圆片结构；半导体芯片1包括IGBT（或MOSFET）芯片26，将IGBT（或MOSFET）芯片26的集电极（漏极）烧结在下钼片3上，并作为压接式半导体模块的集电极（漏极），将上钼片2烧结在IGBT（或MOSFET）芯片26的发射极（源极）上，并作为压接式半导体模块的发射极（源极）；

S101：将PCB 7安装在烧结有半导体芯片1的下钼片3上；作为本发明一种典型的具体实施例，PCB 7进一步通过压紧配合或绝缘螺丝10紧固的方式安装在烧结有半导体芯片1的下钼片3上；

S102：通过引线键合方式将IGBT（或MOSFET）芯片26的栅极互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6，以便于与外部控制电路的连接；

S103：在底座5边缘的台阶表面或槽内涂覆密封胶，将烧结有半导体芯片1的下钼片3固定在底座5上，并固化密封胶，以防止灌注绝缘胶时，胶水渗透至下钼片3与底座5之间的界面，从而影响电气连接；

S104：安装压接式半导体模块的管壳23（图中省略了该部分），并在管壳23中注入绝缘胶并固化，绝缘胶的液面低于上钼片2的上表面，防止其影响管盖4的电极与上钼片2的接触；

S105：在上钼片2的上部安装管盖4。

作为本发明一种较佳的具体实施例，半导体芯片1进一步包括FRD（或SBD）芯片22，FRD（或SBD）芯片22与IGBT（或MOSFET）芯片26反向并联。步骤S100进一步包括：将FRD（或SBD）芯片22的阴极烧结在下钼片3上，将FRD（或SBD）芯片22的阳极烧结在上钼片2上。

实施例4：

如附图10所示，另一种压接式半导体模块的制作方法的具体实施例，包括以下步骤：

S200：在半导体芯片1的两面均烧结有钼片，即分别在半导体芯片1的上表面、下表面烧结上钼片2和下钼片3，下钼片3采用两个或三个以上子钼片的组合结构；半导体芯片1、上钼片2和下钼片3组成子模组17，压接式半导体模块包括两个或三个以上的子模组17；半导体芯片1包括IGBT（或MOSFET）芯片26，将IGBT（或MOSFET）芯片26的集电极（漏极）烧结在下钼片3上，并作为压接式半导体模块的集电极（漏极）；将上钼片2烧结在IGBT（或MOSFET）芯片26的发射极（源极）上，并作为压接式半导体模块的发射极（源极）；

S201：将PCB 7安装在底座5上；作为本发明一种典型的具体实施例，PCB 7进一步通过压紧配合或绝缘螺丝10紧固的方式安装在底座5上；

S202：在底座5的凸台15边缘的台阶上涂密封胶，将两面分别烧结有上钼片2和下钼片3的半导体芯片1通过PCB 7固定在底座5的凸台15上，并固化密封胶，从而使得包括半导体芯片1、上钼片2和下钼片3在内的子模组17牢固地粘结在底座5的凸台15上，可避免在灌注绝缘胶时，胶水渗透至下钼片3与铜制底座5之间的接触界面，进而影响其接触；

S203：通过引线键合方式将IGBT（或MOSFET）芯片26的栅极互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6，以便于与外部控制电路的连接；

S204：安装压接式半导体模块的管壳23（图中省略了该部分），并在管壳23中注入绝缘胶并固化，绝缘胶的液面低于上钼片2的上表面，防止其影响管盖4的电极与上钼片2的接触；

S205：在上钼片2的上部安装管盖4。

作为本发明一种较佳的具体实施例，半导体芯片1进一步包括FRD（或SBD）芯片22，FRD（或SBD）芯片22与IGBT（或MOSFET）芯片26反向并联。步骤S200进一步包括：将FRD（或SBD）芯片22的阴极烧结在下钼片3上，将FRD（或SBD）芯片22的阳极烧结在上钼片2上。

通过实施本发明具体实施例描述的压接式半导体模块及其制作方法，能够达到以下技术效果：

（1）本发明具体实施例描述的压接式半导体模块及其制作方法抛弃了现有的压接式半导体模块采用直接压接钼片和半导体芯片的方式，而是采用在半导体芯片的两面均烧结有钼片，极大地简化了组装工艺，增强了半导体芯片的承压能力，可以有效避免半导体芯片在压接过程产生的破损，能够极大地提高组装效率，并可避免组装过程产生的半导体芯片破损。

（2）本发明具体实施例描述的压接式半导体模块及其制作方法抛弃了现有的压接式半导体模块采用弹簧针引出IGBT（或MOSFET）芯片栅极的方式，采用引线键合方式将IGBT（或MOSFET）芯片的栅极互连至PCB上，再通过PCB的内部线路汇集至栅极引出端，以便于与外部控制电路的连接，这种方案简化了结构，提高了互连的可靠性，同时也提高了组装效率。

（3）本发明具体实施例描述的压接式半导体模块及其制作方法抛弃了现有的平板型器件采用充氮方式来实现模块内部绝缘性能的方式，采用在IGBT模块内部注绝缘胶的方案，该方案可以极大地提高IGBT模块的绝缘性能，以满足更高电压等级平板型器件的需求。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种压接式半导体模块制作方法，其特征在于，包括以下步骤：

S100：分别在半导体芯片（1）的上表面、下表面烧结上钼片（2）和下钼片（3），所述下钼片（3）采用大钼圆片结构；所述半导体芯片（1）包括IGBT芯片或MOSFET芯片，将所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片（3）上，并作为压接式半导体模块的集电极/漏极，将所述上钼片（2）烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极；

S101：将PCB（7）安装在烧结有所述半导体芯片（1）的下钼片（3）上；

S102：通过引线键合方式将所述IGBT芯片或MOSFET芯片的栅极互连至所述PCB（7）上，并通过所述PCB（7）的内部线路汇集至栅极引出端（6）；

S103：在底座（5）边缘的台阶表面或槽内涂覆密封胶，将烧结有所述半导体芯片（1）的下钼片（3）固定在所述底座（5）上，并固化密封胶；

S104：在所述压接式半导体模块的管壳（23）中注入绝缘胶并固化，所述绝缘胶的液面低于所述上钼片（2）的上表面；

S105：在所述上钼片（2）的上部安装管盖（4）。

2.根据权利要求1所述的压接式半导体模块制作方法，其特征在于，所述步骤S101进一步包括：通过压紧配合或绝缘螺丝（10）紧固的方式将所述PCB（7）安装在烧结有半导体芯片（1）的下钼片（3）上。

3.根据权利要求1或2所述的压接式半导体模块制作方法，其特征在于：烧结有半导体芯片（1）的下钼片（3）通过定位销（9）固定在所述底座（5）上。

4.根据权利要求3所述的压接式半导体模块制作方法，其特征在于，所述半导体芯片（1）进一步包括FRD芯片或SBD芯片，所述步骤S100进一步包括：将所述FRD芯片或SBD芯片的阴极烧结在所述下钼片（3）上，将所述FRD芯片或SBD芯片的阳极烧结在所述上钼片（2）上。

5.一种压接式半导体模块制作方法，其特征在于，包括以下步骤：

S200：分别在半导体芯片（1）的上表面、下表面烧结上钼片（2）和下钼片（3），所述下钼片（3）采用两个或三个以上子钼片的组合结构；所述半导体芯片（1）包括IGBT芯片或MOSFET芯片，将所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片（3）上，并作为压接式半导体模块的集电极/漏极；将所述上钼片（2）烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极；

S201：将PCB（7）安装在底座（5）上；

S202：在底座（5）的凸台（15）边缘的台阶上涂密封胶，将两面分别烧结有所述上钼片（2）和下钼片（3）的半导体芯片（1）通过所述PCB（7）固定在所述底座（5）的凸台（15）上，并固化密封胶，从而使得包括所述半导体芯片（1）、上钼片（2）和下钼片（3）在内的子模组（17）固定在所述底座（5）的凸台（15）上；

S203：通过引线键合方式将所述IGBT芯片或MOSFET芯片的栅极互连至所述PCB（7）上，并通过所述PCB（7）的内部线路汇集至栅极引出端（6）；

S204：在所述压接式半导体模块的管壳（23）中注入绝缘胶并固化，所述绝缘胶的液面低于所述上钼片（2）的上表面；

S205：在所述上钼片（2）的上部安装管盖（4）。

6.根据权利要求5所述的压接式半导体模块制作方法，其特征在于，所述步骤S201进一步包括：通过压紧配合或绝缘螺丝（10）紧固的方式将所述PCB（7）安装在所述底座（5）上。

7.根据权利要求5或6所述的压接式半导体模块制作方法，其特征在于，所述半导体芯片（1）进一步包括FRD芯片或SBD芯片，所述步骤S200进一步包括：将所述FRD芯片或SBD芯片的阴极烧结在所述下钼片（3）上，将所述FRD芯片或SBD芯片的阳极烧结在所述上钼片（2）上。

8.根据权利要求7所述的压接式半导体模块制作方法，其特征在于：所述PCB（7）通过压紧配合或绝缘螺丝（10）紧固的方式安装在烧结有半导体芯片（1）的下钼片（3）上或安装在所述底座（5）上。