CN107731696B - 一种功率芯片封装方法和结构 - Google Patents

一种功率芯片封装方法和结构 Download PDF

Info

Publication number
CN107731696B
CN107731696B CN201710822772.7A CN201710822772A CN107731696B CN 107731696 B CN107731696 B CN 107731696B CN 201710822772 A CN201710822772 A CN 201710822772A CN 107731696 B CN107731696 B CN 107731696B
Authority
CN
China
Prior art keywords
power chip
plastic package
module
sub
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710822772.7A
Other languages
English (en)
Other versions
CN107731696A (zh
Inventor
武伟
韩荣刚
林仲康
石浩
田丽纷
张喆
李现兵
张朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201710822772.7A priority Critical patent/CN107731696B/zh
Publication of CN107731696A publication Critical patent/CN107731696A/zh
Application granted granted Critical
Publication of CN107731696B publication Critical patent/CN107731696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种功率芯片封装方法和结构，所述方法包括：将第一金属垫片、功率芯片和第二金属垫片放置在塑封模具内；将塑封材料升温化为液态；加压使液态塑封材料注入所述塑封模具；将所述态塑封材料在所述塑封模具中固化，形成塑封外壳后退掉所述塑封模具，得到塑封好的功率芯片子模组。该方案通过将第一金属垫片、功率芯片和第二金属垫片在塑封模具中进行塑封，简化了装配工序、降低了人为装配的误差，减少了各个零部件之间的接触热阻，并且提高了子模组装配过程中的均一性，有效保证了大规模芯片并联对误差精度的要求，提高了器件的可靠性。省去了传统的银片和绝缘框架，减少了生产工序，大幅提高了生产效率并且降低了器件的生产成本。

Description

一种功率芯片封装方法和结构
技术领域
本发明涉及封装技术领域，具体涉及一种功率芯片封装方法和结构。
背景技术
压接封装是大功率IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件最新的封装形式，与传统的焊接型IGBT(Soldered IGBT Module)相比，压接型IGBT(Press-pack IGBT)利用压力实现热力学和电气的连接，并保证了双面散热。压接型IGBT被认为是大功率应用场合以及输出功率有大幅波动的应用场合的理想器件，能满足高压直流输电和新能源并网对开关器件的要求。此外，压接型IGBT的可靠性很高，也能满足电力系统对供电高可靠性的要求。
目前，压接型IGBT主要分为刚性电极压接和碟簧的弹性电极压接。在刚性电极压接中，IGBT芯片集电极和发射极都直接同刚性材料直接接触，具体地，比如讲半导体芯片、芯片两面的钼片、银片以及上下两个导电电极直接通过压力结合在一起，在装配过程中，一方面由于芯片同其两面的钼片都需要手工施加压力进行组装，在这个过程中会对芯片造成损伤甚至导致芯片断裂。另一方面，由于装配过程是靠手工完成，这就难以避免人为因素造成的偏差导致存在平面度、厚度等偏差。由于零部件数量多，相应的装配工序也很多，人工操作带来的零部件间的接触界面的误差也越来越大，导致器件的压力分布不均匀，严重影响器件的散热。
发明内容
因此，本发明要解决的技术问题在于现有技术中IGBT器件的封装方式容易引入人为装配误差。从而提供一种功率芯片封装方法和结构。
有鉴于此，本发明实施例的第一方面提供了一种功率芯片封装方法，包括：将第一金属垫片、功率芯片和第二金属垫片放置在塑封模具内；将塑封材料升温化为液态；加压使液态塑封材料注入所述塑封模具；将所述态塑封材料在所述塑封模具中固化，形成塑封外壳后退掉所述塑封模具，得到塑封好的功率芯片子模组。
优选地，还包括：将栅极探针装配入所述塑封外壳中预留的孔洞处内。
优选地，还包括：将至少一个所述功率芯片子模组放置在第一盖板的凸台上；在至少一个所述功率芯片子模组上盖上第二盖板进行压力密封。
优选地，在所述在至少一个所述功率芯片子模组上盖上第二盖板进行压力密封之前，还包括：将所述第一盖板和所述第二盖板的直接相对的部分进行绝缘处理。
优选地，所述加压使液态塑封材料注入所述塑封模具包括：采用注塑机以及压力和厚度可控的辅助工装进行塑封。
优选地，所述将第一金属垫片、功率芯片和第二金属垫片放置在塑封模具内包括：将所述第一金属垫片、所述功率芯片和所述第二金属垫片依次连接形成连接子模组；将所述连接子模组放置在所述塑封模具内。
优选地，所述将所述第一金属垫片、所述功率芯片和所述第二金属垫片依次连接形成连接子模组包括：在所述第一金属垫片上设置第一烧结层；在所述第一烧结层上设置所述功率芯片；在所述第二金属垫片上设置第二烧结层；将设置有所述第二烧结层的所述第二金属垫片设置在所述功率芯片上，并使所述第二烧结层贴近所述功率芯片，以形成待烧结子模组；对所述待烧结子模组进行烧结形成所述连接子模组。
优选地，所述第一烧结层和/或所述第二烧结层的厚度在1纳米至20微米范围内。
优选地，所述第一烧结层和/或第二烧结层为：纳米银、锡银铜以及锡铅中的至少一种构成的焊膏、焊片或者薄膜。
优选地，所述在第一金属垫片上设置第一烧结层，包括：采用物理气相沉积或丝网印刷的方法将所述第一烧结层沉积在第一金属垫片上；和/或所述在第二金属垫片上设置第二烧结层包括：采用物理气相沉积或丝网印刷的方法将所述第二烧结层沉积在第二金属垫片上。
本发明实施例的第二方面提供了一种功率芯片封装结构，包括：第一盖板，所述第一盖板上设置有凸台；功率芯片子模组，包括塑封外壳和设置在所述塑封外壳内的第一金属垫片、功率芯片和第二金属垫片，所述功率芯片子模组设置在所述第一盖板的凸台上；第二盖板，所述第二盖板设置在所述功率芯片子模组上。
优选地，所述塑封外壳经由注入塑封模具的液态塑封材料固化后得到，所述塑封材料为耐温在200℃以上的热塑性聚合物材料。
优选地，所述第一盖板和所述第二盖板的材质为高导电材料，其表面均镀有抗氧化膜。
本发明的技术方案具有以下优点：
1.本发明实施例提供的功率芯片封装方法和结构，通过将第一金属垫片、功率芯片和第二金属垫片在塑封模具中进行塑封，采用塑封工艺进行封装，不仅简化了装配工序、降低了人为装配的误差，而且塑封材料对空隙进行完全填充，消除了打火放电的隐患。通过采用塑封结构大大提高了子模组装配过程中的均一性，有效保证了大规模芯片并联对误差精度的要求，提高了器件的可靠性。省去了传统的银片和绝缘框架，减少了各个零部件之间的接触热阻，改善器件的散热性，减少了生产工序，大幅提高了生产效率并且降低了器件的生产成本。
2.本发明实施例提供的功率芯片封装方法和结构，同以往的装配工艺相比，装配过程大大简化，在塑封工艺后，只需要进行栅极探针的装配和功率芯片子模组的放置，一方面，装配工艺的简化意味着能够减少功率芯片的损伤，提高功率芯片服役的可靠性，另一方面，能够避免装配过程中，由于人为因素造成的偏差导致存在平面度、厚度等偏差，提高了IGBT器件对未来高压大容量的电力系统的适应性，满足电网输配电发展的需求。
3.本发明实施例提供的功率芯片封装方法和结构，通过将第一金属垫片、功率芯片和第二金属垫片烧结在一起，首先，显著降低了各个零部件之间的接触热阻，改善器件的散热性；其次，由于第一金属垫片、第二金属垫片可以与功率芯片之间形成共融合金，因此使得功率芯片子模组具备短路失效性能，实验证明本发明提出的方案较传统刚性电极压接方案，可以使同样的功率芯片封装结构热阻有30％的下降。
4.本发明实施例提供的功率芯片封装方法和结构，在功率芯片同第一、二金属垫片烧结过程中，通过相应的压力和厚度可控的辅助工装，可以对这三个零部件最后的整体厚度公差进行管控，这样就降低了单独对这三个零部件以及其他零部件厚度的加工精度要求，进一步降低原材料零部件的加工成本，显著改善由于厚度差异导致的压力不均匀问题，更加适用于大规模芯片并联的高压大容量器件封装，满足电力系统对高压大容量电力电子器件的需求。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1的功率芯片封装方法的流程图；
图2A为本发明实施例1的塑封工艺的示意图；
图2B为本发明实施例1的功率芯片子模组的装配结构示意图；
图2C为本发明实施例1的功率芯片子模组的整体结构示意图；
图3为本发明实施例2的功率芯片封装结构的示意图；
附图标记：
1-功率芯片子模组，2-第二盖板，3-第一盖板，10-第二金属垫片，20-功率芯片，30-第一金属垫片，40-栅极探针，50-塑封外壳。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种功率芯片封装方法，适用于对功率芯片(比如IGBT芯片)进行封装，如图1所示，该方法包括如下步骤：
S11：将第一金属垫片30、功率芯片20和第二金属垫片10放置在塑封模具内；具体地，如图2A所示，首先将下垫片(即第一金属垫片30)、芯片(即功率芯片20)和上垫片(即第二金属垫片10)依次放入塑封模具(包括上、下塑封模具)中，该塑封模具与该芯片匹配使用，在实际应用中，可以根据芯片以及上下垫片的改变而改变，以适用多样的芯片封装。
S12：将塑封材料升温化为液态；塑封材料一般常温下为固体状态，在使用时，根据塑封材料的特性，对其升温到达其玻璃转化点后变成液态的塑封材料，才能使用，可选的，塑封材料可以为耐200℃以上高温的热塑性聚合物材料，比如聚醚醚酮、聚苯硫醚、聚对苯二甲酸丁二酯等材料。
S13：加压使液态塑封材料注入塑封模具；液态的塑封材料可以通过加压将其注入塑封模具成型，作为一种具体的实施方式，可以采用注塑机以及压力和厚度可控的辅助工装进行塑封，如图2A所示，通过压头将液态塑封材料注入塑封模具，通过相应的压力和厚度可控的辅助工装，可以对零部件最后的整体厚度公差进行管控，降低了单独对零部件厚度的加工精度要求。
S14：将态塑封材料在塑封模具中固化，形成塑封外壳50后退掉塑封模具，得到塑封好的功率芯片子模组1。如图2B所示，即最后液态的塑封材料固化成塑封外壳50，将塑封模具退掉即可获得塑封好的功率芯片子模组1。如此，通过将第一金属垫片30、功率芯片20和第二金属垫片10在塑封模具中进行塑封，采用塑封工艺进行封装，不仅简化了装配工序、降低了人为装配的误差，而且塑封材料对空隙进行完全填充，消除了打火放电的隐患。通过采用塑封结构大大提高了子模组装配过程中的均一性，有效保证了大规模芯片并联对误差精度的要求，提高了器件的可靠性。省去了传统的银片和绝缘框架，减少了各个零部件之间的接触热阻，改善器件的散热性，减少了生产工序，大幅提高了生产效率并且降低了器件的生产成本。
作为一种优选方案，还包括：将栅极探针40装配入塑封外壳50中预留的孔洞处内。即对于需要引出栅极的功率芯片20，比如IGBT芯片，可以在功率芯片子模组1塑封的过程中预留栅极探针40的孔洞，如图2B所示，在完成塑封工艺后，将栅极探针40装配入塑封外壳50中预留的孔洞处内，装配完成后，功率芯片子模组1的整体结构如图2C所示。同以往的装配工艺相比，装配过程大大简化，在塑封工艺后，只需要进行栅极探针40的装配和功率芯片子模组1的放置，一方面，装配工艺的简化意味着能够减少功率芯片20的损伤，提高功率芯片20服役的可靠性，另一方面，能够避免装配过程中，由于人为因素造成的偏差导致存在平面度、厚度等偏差，提高了IGBT器件对未来高压大容量的电力系统的适应性，满足电网输配电发展的需求。
作为一种优选方案，还包括：将至少一个功率芯片子模组1放置在第一盖板3的凸台上；在至少一个功率芯片子模组1上盖上第二盖板2进行压力密封。在塑封形成功率芯片子模组1后，可以根据实际需要将多个功率芯片子模组1并联，实现器件容量的增加，将并联的子模组放在在第一盖板3的凸台上，然后放上第二盖板2，并加压进行密封，形成功率芯片20封装体。
作为一种优选方案，在在至少一个功率芯片子模组1上盖上第二盖板2进行压力密封之前，还包括：将第一盖板3和第二盖板2的直接相对的部分进行绝缘处理。具体地，由于第一盖板3和第二盖板2与功率芯片20的电极连接，使其具有电极特性，为了减少第一盖板3和第二盖板2对功率芯片20电气特性的干扰，可以采用绝缘材料(比如陶瓷、氧化铝或氮化铝)在第一盖板3和第二盖板2之间直接相对的部分做绝缘处理，以减少干扰，增强封装体的可靠性。
作为一种优选方案，步骤S11具体可以包括：将第一金属垫片30、功率芯片20和第二金属垫片10依次连接形成连接子模组；将连接子模组放置在塑封模具内。即在放入塑封模具之前，首先将第一金属垫片30、功率芯片20和第二金属垫片10依次连接形成连接子模组，如此，在放入塑封模具时，只需要将整个连接子模组整体放入，由于了连接子模组各个零器件之间的相对位置已被固定，因而避免了装配过程中由于单个零件装配带来的误差，而且简化了装配工序。
作为一种优选方案，将第一金属垫片30、功率芯片20和第二金属垫片10依次连接形成连接子模组包括：在第一金属垫片30上设置第一烧结层；在第一烧结层上设置功率芯片20；在第二金属垫片10上设置第二烧结层；将设置有第二烧结层的第二金属垫片10设置在功率芯片20上，并使第二烧结层贴近功率芯片20，以形成待烧结子模组；对待烧结子模组进行烧结形成连接子模组。即可以通过烧结工艺将第一金属垫片30、功率芯片20和第二金属垫片10依次连接形成连接子模组，具体地，首先在第一金属垫片30和第二金属垫片10上分别设置第一烧结层和第二烧结层，然后分别将第一金属垫片30的第一烧结层和和第二金属垫片10的第二烧结层对准功率芯片20放置，最后对其进行烧结形成连接子模组。如此，显著降低了各个零部件之间的接触热阻，改善器件的散热性；并且由于第一金属垫片30、第二金属垫片10可以与功率芯片20之间形成共融合金，因此使得功率芯片子模组1具备短路失效性能，实验证明本发明提出的方案较传统刚性电极压接方案，可以使同样的功率芯片20封装结构热阻有30％的下降。在功率芯片20同第一、二金属垫片烧结过程中，通过相应的压力和厚度可控的辅助工装，可以对这三个零部件最后的整体厚度公差进行管控，这样就降低了单独对这三个零部件以及其他零部件厚度的加工精度要求，进一步降低原材料零部件的加工成本，显著改善由于厚度差异导致的压力不均匀问题，更加适用于大规模芯片并联的高压大容量器件封装，满足电力系统对高压大容量电力电子器件的需求。
作为一种具体的实施方式，可以在第一金属垫片30上设置第一烧结层，包括：采用物理气相沉积或丝网印刷的方法将第一烧结层沉积在第一金属垫片30上；和/或在第二金属垫片10上设置第二烧结层包括：采用物理气相沉积或丝网印刷的方法将第二烧结层沉积在第二金属垫片10上。其中，第一烧结层和/或第二烧结层的厚度可以设置在1纳米至20微米范围内。比如，具体制作工程可以采用包括磁控溅射法内的PVD(物理气相沉积)方式在第一金属垫片30的一面和/或第二金属垫片10的一面沉积一层烧结薄膜，其厚度可以1纳米至20微米范围内，根据实际需要进行调整。
作为一种具体的实施方式，第一烧结层和/或第二烧结层为：纳米银、锡银铜以及锡铅中的至少一种构成的焊膏、焊片或者薄膜，不同材质的烧结层对应有不同的烧结工艺参数，比如，对于使用纳米银材料的烧结，烧结温度在250-400℃之间，烧结时间在1min-30min范围内，烧结压力在5Mpa-20Mpa之间。
本实施例提供的功率芯片封装方法，通过将第一金属垫片30、功率芯片20和第二金属垫片10在塑封模具中进行塑封，采用塑封工艺进行封装，不仅简化了装配工序、降低了人为装配的误差，而且塑封材料对空隙进行完全填充，消除了打火放电的隐患。通过采用塑封结构大大提高了子模组装配过程中的均一性，有效保证了大规模芯片并联对误差精度的要求，提高了器件的可靠性。省去了传统的银片和绝缘框架，减少了各个零部件之间的接触热阻，改善器件的散热性，减少了生产工序，大幅提高了生产效率并且降低了器件的生产成本。同以往的装配工艺相比，装配过程大大简化，在塑封工艺后，只需要进行栅极探针40的装配和功率芯片子模组1的放置，一方面，装配工艺的简化意味着能够减少功率芯片20的损伤，提高功率芯片20服役的可靠性，另一方面，能够避免装配过程中，由于人为因素造成的偏差导致存在平面度、厚度等偏差，提高了IGBT器件对未来高压大容量的电力系统的适应性，满足电网输配电发展的需求。
实施例2
本实施例供了一种功率芯片封装结构，如图3所示，包括：第一盖板3，第一盖板3上设置有凸台；功率芯片子模组1，包括塑封外壳50和设置在塑封外壳50内的第一金属垫片30、功率芯片20和第二金属垫片10，功率芯片子模组1设置在第一盖板3的凸台上；第二盖板2，第二盖板2设置在功率芯片子模组1上。省去了传统的银片和绝缘框架，减少了各个零部件之间的接触热阻，改善器件的散热性。由于采用塑封工艺省去了银片和绝缘框架，减少了生产工序，大幅提高了生产效率并且降低了器件的生产成本。
作为一种优选方案，当功率芯片20是IGBT芯片时，还可以包括栅极探针40。功率芯片20正反两面包括集电极、发射极和栅极三个区域，其中集电极位于一侧，并通过第一金属垫片30引出；发射极和栅极位于功率芯片20的另一面，发射极由第二金属垫片10引出，栅极位于功率芯片20的拐角处，并由栅极探针40引出。其中，第一金属垫片30和第二金属垫片10可以为相同材质，可以是金属钼，或者金属基复合材料，并且其热膨胀系数同功率芯片20相近。
作为一种优选方案，塑封外壳50经由注入塑封模具的液态塑封材料固化后得到，塑封材料为耐温在200℃以上的热塑性聚合物材料。详细塑封过程参见实施例1中的相关详细描述。通过采用塑封结构大大提高了子模组装配过程中的均一性，有效保证了大规模芯片并联对误差精度的要求，提高了器件的可靠性。
作为一种优选方案，第一盖板3和第二盖板2的材质为高导电材料，两个盖板的形状一般可以相同，比如可以为圆形或者方形，其表面均镀有抗氧化膜，比如可以在其表面进行镀镍处理，此处主要是加强第一、二盖板的抗氧化性能，从而提高其可靠性，延长功率芯片子模组1的使用寿命。
需要说明的是，本实施例的功率芯片封装结构可以采用实施例1中的功率芯片封装方法对功率芯片20进行封装得到，具体过程可以参见实施例1中的详细描述，在此不再赘述。
本实施例提供的功率芯片封装结构，通过将第一金属垫片30、功率芯片20和第二金属垫片10设置在塑封外壳50内，通过将第一金属垫片、功率芯片和第二金属垫片在塑封模具中进行塑封，采用塑封工艺进行封装，不仅简化了装配工序、降低了人为装配的误差，而且塑封材料对空隙进行完全填充，消除了打火放电的隐患。通过采用塑封结构大大提高了子模组装配过程中的均一性，有效保证了大规模芯片并联对误差精度的要求，提高了器件的可靠性。省去了传统的银片和绝缘框架，减少了各个零部件之间的接触热阻，改善器件的散热性，减少了生产工序，大幅提高了生产效率并且降低了器件的生产成本。同以往的装配工艺相比，装配过程大大简化，在塑封工艺后，只需要进行栅极探针40的装配和功率芯片子模组1的放置，一方面，装配工艺的简化意味着能够减少功率芯片20的损伤，提高功率芯片20服役的可靠性，另一方面，能够避免装配过程中，由于人为因素造成的偏差导致存在平面度、厚度等偏差，提高了IGBT器件对未来高压大容量的电力系统的适应性，满足电网输配电发展的需求。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (11)

1.一种功率芯片封装方法，其特征在于，包括：
在第一金属垫片上设置第一烧结层；
在所述第一烧结层上设置功率芯片；
在第二金属垫片上设置第二烧结层；
将设置有所述第二烧结层的所述第二金属垫片设置在所述功率芯片上，并使所述第二烧结层贴近所述功率芯片，以形成待烧结子模组；
对所述待烧结子模组进行烧结形成连接子模组，并在烧结过程中通过压力和厚度可控的辅助工装调节所述连接子模组的厚度；
将所述连接子模组放置在塑封模具内；
将塑封材料升温化为液态；
加压使液态塑封材料注入所述塑封模具；
将所述态塑封材料在所述塑封模具中固化，形成塑封外壳后退掉所述塑封模具，得到塑封好的功率芯片子模组。
2.根据权利要求1所述的功率芯片封装方法，其特征在于，还包括：
将栅极探针装配入所述塑封外壳中预留的孔洞处内。
3.根据权利要求1所述的功率芯片封装方法，其特征在于，还包括：
将至少一个所述功率芯片子模组放置在第一盖板的凸台上；
在至少一个所述功率芯片子模组上盖上第二盖板进行压力密封。
4.根据权利要求3所述的功率芯片封装方法，其特征在于，在所述在至少一个所述功率芯片子模组上盖上第二盖板进行压力密封之前，还包括：
将所述第一盖板和所述第二盖板的直接相对的部分进行绝缘处理。
5.根据权利要求1所述的功率芯片封装方法，其特征在于，所述加压使液态塑封材料注入所述塑封模具包括：
采用注塑机以及压力和厚度可控的辅助工装进行塑封。
6.根据权利要求1所述的功率芯片封装方法，其特征在于，所述第一烧结层和/或所述第二烧结层的厚度在1纳米至20微米范围内。
7.根据权利要求1所述的功率芯片封装方法，其特征在于，所述第一烧结层和/或第二烧结层为：纳米银、锡银铜以及锡铅中的至少一种构成的焊膏、焊片或者薄膜。
8.根据权利要求1所述的功率芯片封装方法，其特征在于，所述在第一金属垫片上设置第一烧结层，包括：
采用物理气相沉积或丝网印刷的方法将所述第一烧结层沉积在第一金属垫片上；和/或
所述在第二金属垫片上设置第二烧结层包括：
采用物理气相沉积或丝网印刷的方法将所述第二烧结层沉积在第二金属垫片上。
9.一种功率芯片封装结构，其特征在于，包括：
第一盖板，所述第一盖板上设置有凸台；
功率芯片子模组，包括塑封外壳和设置在所述塑封外壳内的连接子模组，所述连接子模组是根据权利要求1至8任一项所述的连接子模组，所述功率芯片子模组设置在所述第一盖板的凸台上；
第二盖板，所述第二盖板设置在所述功率芯片子模组上。
10.根据权利要求9所述的功率芯片封装结构，其特征在于，所述塑封外壳经由注入塑封模具的液态塑封材料固化后得到，所述塑封材料为耐温在200℃以上的热塑性聚合物材料。
11.根据权利要求9所述的功率芯片封装结构，其特征在于，所述第一盖板和所述第二盖板的材质为高导电材料，其表面均镀有抗氧化膜。
CN201710822772.7A 2017-09-13 2017-09-13 一种功率芯片封装方法和结构 Active CN107731696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710822772.7A CN107731696B (zh) 2017-09-13 2017-09-13 一种功率芯片封装方法和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710822772.7A CN107731696B (zh) 2017-09-13 2017-09-13 一种功率芯片封装方法和结构

Publications (2)

Publication Number Publication Date
CN107731696A CN107731696A (zh) 2018-02-23
CN107731696B true CN107731696B (zh) 2020-08-25

Family

ID=61206088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710822772.7A Active CN107731696B (zh) 2017-09-13 2017-09-13 一种功率芯片封装方法和结构

Country Status (1)

Country Link
CN (1) CN107731696B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108520870B (zh) * 2018-04-16 2020-05-15 全球能源互联网研究院有限公司 一种功率器件封装结构
CN108987350B (zh) * 2018-06-29 2020-07-07 全球能源互联网研究院有限公司 一种半导体器件封装结构和方法
CN109273371A (zh) * 2018-09-28 2019-01-25 全球能源互联网研究院有限公司 一种功率半导体器件封装结构及封装方法
CN110676233B (zh) * 2019-09-10 2021-09-24 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN110556349B (zh) * 2019-09-29 2024-09-24 全球能源互联网研究院有限公司 功率型半导体器件封装结构
CN110828395A (zh) * 2019-09-30 2020-02-21 全球能源互联网研究院有限公司 一种功率半导体器件结构及其封装方法
CN112670188A (zh) * 2020-12-11 2021-04-16 复旦大学 半导体功率模块双面平行度与整体厚度的控制方法
CN114695126A (zh) * 2020-12-30 2022-07-01 江苏中科智芯集成科技有限公司 一种半导体芯片封装方法及封装结构
CN118414071A (zh) * 2024-06-25 2024-07-30 荣耀终端有限公司 芯片封装结构、电子设备和芯片封装结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073043A1 (en) * 2001-04-25 2005-04-07 Takanori Teshima Semiconductor device having heat conducting plates
CN103515365A (zh) * 2013-10-14 2014-01-15 国家电网公司 一种大功率压接式igbt器件
US20150102481A1 (en) * 2013-10-15 2015-04-16 Ixys Corporation Sintered backside shim in a press pack cassette
CN104992934A (zh) * 2015-05-29 2015-10-21 株洲南车时代电气股份有限公司 功率半导体器件子模组
CN105679750A (zh) * 2014-11-19 2016-06-15 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN106373954A (zh) * 2016-10-14 2017-02-01 天津大学 一种采用纳米银焊膏的烧结式igbt模块及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5472498B2 (ja) * 2013-02-19 2014-04-16 三菱電機株式会社 パワーモジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073043A1 (en) * 2001-04-25 2005-04-07 Takanori Teshima Semiconductor device having heat conducting plates
CN103515365A (zh) * 2013-10-14 2014-01-15 国家电网公司 一种大功率压接式igbt器件
US20150102481A1 (en) * 2013-10-15 2015-04-16 Ixys Corporation Sintered backside shim in a press pack cassette
CN105679750A (zh) * 2014-11-19 2016-06-15 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN104992934A (zh) * 2015-05-29 2015-10-21 株洲南车时代电气股份有限公司 功率半导体器件子模组
CN106373954A (zh) * 2016-10-14 2017-02-01 天津大学 一种采用纳米银焊膏的烧结式igbt模块及制备方法

Also Published As

Publication number Publication date
CN107731696A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN107731696B (zh) 一种功率芯片封装方法和结构
CN107749399B (zh) 一种功率芯片封装方法和结构
US11657989B2 (en) Method for making a three-dimensional liquid crystal polymer multilayer circuit board including membrane switch including air
EP2081245B1 (en) Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related manufacturing method
CN107799428B (zh) 一种功率芯片封装方法和结构
EP2081418B1 (en) Method for making three-dimensional liquid crystal polymer multilayer circuit boards
US9324684B2 (en) Semiconductor device and manufacturing method thereof
JP2014116156A (ja) 全固体電池及びその製造方法並びにこれを用いた回路基板
US8958209B2 (en) Electronic power module, and method for manufacturing said module
JP2013008749A (ja) 半導体装置及びその製造方法
CN108183090B (zh) 一种芯片独立成型的压接式igbt模块及其制备方法
CN108231703B (zh) 一种功率器件模组及其制备方法
CN110676176B (zh) 功率型半导体器件封装结构的制备工艺
CN111081566B (zh) 用于功率半导体芯片的压力辅助银烧结装置
CN114068327A (zh) 一种功率半导体器件及制备工艺
CN112086372B (zh) 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
CN115259094B (zh) 一种双面高压电极板
CN216849931U (zh) 一种压接式功率器件内部结构
US20230187403A1 (en) Method for manufacturing double-sided cooling type power module and double-sided cooling type power module
CN221262044U (zh) 芯片电阻
KR20120126924A (ko) 전기 이중층 커패시터용 하판, 전기 이중층 커패시터용 하판의 제조방법, 전기 이중층 커패시터, 전기 이중층 커패시터의 제조방법 및 전기 이중층 커패시터용 하판 어셈블리
CN112712951A (zh) 一种散热式无感厚膜功率电阻器及制造方法
CN118448375A (zh) 一种功率器件封装结构及其封装方法
CN114068501A (zh) 一种压接式功率器件内部结构及其制作方法
CN115763409A (zh) 芯片电极引出结构及其封装结构、功率半导体器件模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant