CN108987350B - 一种半导体器件封装结构和方法 - Google Patents

一种半导体器件封装结构和方法 Download PDF

Info

Publication number
CN108987350B
CN108987350B CN201810712912.XA CN201810712912A CN108987350B CN 108987350 B CN108987350 B CN 108987350B CN 201810712912 A CN201810712912 A CN 201810712912A CN 108987350 B CN108987350 B CN 108987350B
Authority
CN
China
Prior art keywords
semiconductor device
device chip
support member
electrode
electrode sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810712912.XA
Other languages
English (en)
Other versions
CN108987350A (zh
Inventor
崔磊
张璧君
吴鹏飞
金锐
潘艳
温家良
吴军民
田丽欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201810712912.XA priority Critical patent/CN108987350B/zh
Publication of CN108987350A publication Critical patent/CN108987350A/zh
Application granted granted Critical
Publication of CN108987350B publication Critical patent/CN108987350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/22—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device liquid at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体器件封装结构和方法，该封装结构包括：第一电极片；第二电极片，与所述第一电极片相对设置；半导体器件芯片，置在所述第一电极片和第二电极片之间；支撑部件，设置在所述半导体器件芯片的侧面，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间和/或所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，并且所述支撑部件具有贯穿所述支撑部件且与所述空腔连通的通孔。所述半导体器件在使用时，通过该支撑部件上的通孔向该腔体内注入导电流体，有效提高器件封装的可靠性；对半导体器件芯片有良好的散热作用；同时具有良好的自保护功能，一旦液体泄漏，上电极或下电极自动与芯片开路。

Description

一种半导体器件封装结构和方法
技术领域
本发明涉及半导体器件封装领域，具体涉及一种半导体器件封装结构和方法。
背景技术
近年来，刚性压接封装成为了大功率半导体器件芯片的主要封装方式，刚性压接封装主要由上下两个金属钼片直接接触芯片的正面与背面，靠施加外力减小金属钼片与芯片电极之间的接触电阻。该刚性压接封装具有：在器件表面区和封装表面区之间具有良好联系的紧凑设计、器件能够实现双面冷却、并且没有引线连接，能够避免引线连接引起的热疲劳而导致脱焊失效的问题、器件失效时发生短路，便于串联冗余设计、安装简洁，寄生参数小等优点。
由于半导体器件芯片本身在机械力作用下极易损坏，同时，半导体工艺过程中的薄膜材料在应力作用下发生形变会导致电学特性发生变化，例如一个电容在应力作用下发生尺寸变化就会导致电容值发生变化，因此，半导体器件芯片封装时应尽量避免过大应力施加在芯片上。因此，尽管刚性压接封装具有上述优点，但是刚性压接封装过程中对芯片、电极片等材料加工精度要求极高，而且刚性材料不可避免的引入加工公差，封装过程中应变的差异将会导致应力分布不均匀现象，从而导致电流不均，使得个别芯片因电流或电压过于集中而损坏。
另外，对于功率半导体器件芯片而言，尤其是垂直型功率半导体器件芯片，封装结构是否具有高散热能力也是影响该器件性能和寿命的一个重要因素。
发明内容
本发明所要解决的技术问题是针对上述现有技术中功率半导体器件芯片封装过程中刚性材料加工公差带来的力、电分布不均的现象，以及散热能力不高的现象，提供一种功率半导体器件封装结构和方法，以提高封装可靠性和散热能力。
为解决上述技术问题，本发明提供了一种半导体器件封装结构，包括：第一电极片；第二电极片，与所述第一电极片相对设置；半导体器件芯片，置在所述第一电极片和第二电极片之间；支撑部件，设置在所述半导体器件芯片的侧面，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间和/或所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，并且所述支撑部件具有贯穿所述支撑部件且与所述空腔连通的通孔。
可选地，所述通孔包括至少两个。
可选地，所述支撑部件覆盖所述半导体器件芯片朝向所述第一电极片和/或第二电极片的外表面的边缘部分。
可选地，在所述半导体器件上表面终端部分设置有O型绝缘密封圈。
本发明还提供一种半导体器件的封装方法，包括以下步骤：提供第一电极片；在所述第一电极片上设置半导体器件芯片；在所述半导体器件芯片侧面设置支撑部件，所述支撑部件具有贯穿所述支撑部件的通孔；在所述支撑部件和所述半导体器件芯片上设置第二电极片，所述支撑部件支撑所述第二电极片，以在所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
可选地，在所述半导体器件芯片侧面设置支撑部件包括设置倒阶梯型或倒L型支撑部件，使得所述半导体器件芯片朝向所述第二电极片的外表面的边缘部分被覆盖。
本发明还提供一种半导体器件的封装方法，包括以下步骤：提供第一电极片；在所述第一电极片侧面设置支撑部件，所述支撑部件具有贯穿所述支撑部件的通孔；在所述支撑部件和所述下电极上设置半导体器件芯片，所述支撑部件支撑所述半导体器件芯片，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通；在所述半导体器件芯片和所述支撑部件上设置第二电极片。
可选地，所述通孔包括至少两个。
可选地，在所述第一电极片侧面设置支撑部件包括在第一电极片上设置正阶梯状或L型支撑部件，使得所述半导体器件芯片朝向所述第一电极片的外表面的边缘部分被覆盖。
可选地，在所述支撑部件和所述下电极上设置半导体器件芯片步骤和在所述半导体器件芯片上设置第二电极片步骤之间还包括：在所述半导体器件芯片上设置O型绝缘密封圈覆盖所述半导体器件芯片终端部分。
可选地，在所述半导体器件芯片和所述支撑部件上设置第二电极片还包括，以支撑部件支撑所述第二电极片，以在所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
本发明的半导体器件封装结构，通过在半导体器件芯片、支撑部件与第一电极片和/或第二电极片之间设置有腔体，所述半导体器件在使用时，通过该支撑部件上的通路向该腔体内注入导电流体，能够缓冲并释放封装时施加在所述半导体器件芯片上的应力，有效保护功率半导体器件芯片不因局部受力过大而损坏，有效提高器件封装的可靠性；而且注入的导电流体能够作为较好的散热部件，将芯片产生的热量带走，对半导体器件芯片有良好的散热作用；同时具有良好的自保护功能，一旦液体泄漏，上电极或下电极自动与芯片开路。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例半导体器件封装结构横截面示意图；
图2为本发明又一实施例半导体器件封装结构横截面示意图；
图3为本发明又一实施例半导体器件封装结构横截面示意图；
图4本发明实施例半导体器件封装方法流程示意图；
图5为本发明又一实施例半导体器件封装方法流程示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种功率半导体器件封装结构，图1示意出实施例一功率半导体器件封装结构横截面示意图，如图1所示，该功率半导体器件封装结构包括第一电极片1、半导体器件芯片2、支撑部件3、第二电极片4。其中，该第二电极片4，与该第一电极片1相对设置；该半导体器件芯片2设置在所述第一电极片1和第二电极片4之间；该支撑部件3设置在该半导体器件芯片2的侧面，以在该半导体器件芯片2、该第一电极片4与所述支撑部件3之间和/或所述半导体器件芯片2、所述第二电极片4与所述支撑部件3之间形成空腔5，并且所述支撑部件具有贯穿所述支撑部件且与所述空腔连通的通孔6。
该半导体器件芯片2可以是垂直型功率半导体器件芯片，如IGBT、MOSFET、晶闸管等，该支撑部件可以是绝缘材料。
其中，该通孔可以如图1所示为两个，该两个通孔中，其中一个通孔可以作为导电流体的注入孔，另外一个通孔可以作为导电流体的注入孔或流出孔。若该另外一个通孔作为导电流体的注入孔时，此时两个通孔均是导电流体注入孔，该半导体器件封装结构使用时通过该两个通孔向该空腔内注入导电流体，该导电流体能够起到缓冲并释放封装时施加在所述半导体器件芯片上的应力，有效保护功率半导体器件芯片不因局部受力过大而损坏，有效提高器件封装的可靠性；同时该导电流体也可以作为芯片的散热部件，对半导体器件芯片有良好的散热作用；同时具有良好的自保护功能，一旦液体泄漏，上电极或下电极自动与芯片开路。
若该一个通孔作为注入孔，该另外一个通孔作为导电流体的流出孔时，注入该空腔内的导电流体能够与外部管道形成一个循环的流体通路，实际应用时，可以不断地将吸收了芯片热量的空腔内的导电流体循环到外部管道，经过冷却后再将该导电流体再次注入该空腔内，较好的提高了对器件芯片的散热。
作为该实施例的进一步实施例，该封装结构中该通孔还可以是大于两个。相应地，可以增加该导电流体的注入效率或流出效率。
作为该实施例的进一步实施例，该空腔可以形成在该第一电极片、该半导体器件芯片和该支撑部件之间，而不再该第二电极片、该半导体器件芯片和该支撑部件之间形成。
作为该实施例的进一步实施例，如图2所示结构，该支撑部设置成倒L型或倒台阶型以覆盖该半导体器件芯片朝向该第二电极片的外表面的边缘部分，即该半导体器件芯片的上表面的终端部分，以提高该半导体器件芯片的耐压。
作为该实施例的进一步实施例，该支撑部也可以仅设置在紧贴该半导体器件芯片2的外侧，而不覆盖该半导体器件芯片2的上表面终端部分，该半导体器件芯片2的上表面的终端部分可以选择使用其他密封圈材料来密封，即可以通过将密封圈材料放置在该半导体器件芯片2上，以使得该密封圈材料保护该半导体器件芯片2的上表面终端的方式来提高半导体器件的耐压。
作为该实施例的进一步实施例，还可以在该半导体器件结构侧面设置密封部件，图中未示出，该密封部件包敷该上、下电极、该半导体器件芯片以以及该支撑部件的侧面，以对该半导体器件结构起到良好的密封保护。
本发明又一实施例提供了一种半导体器件封装结构，图3示意出该实施例的结构示意图，如图3所示，该实施例与前述实施例区别在于：该空腔不仅形成在该半导体器件芯片、支撑部件和第二电极片之间，还形成在该半导体器件芯片、支撑部件和第一电极片之间。
作为该实施例的进一步实施例，该支撑部设置成倒L型或倒台阶型覆盖该半导体器件芯片朝向该第二电极片的外表面的边缘部分，即该半导体器件芯片的上表面的终端部分，以提高该半导体器件芯片的耐压；或者可以通过将密封圈材料(图中未示出)放置在该半导体器件芯片2上，以使得该密封圈材料保护该半导体器件芯片2的上表面终端的方式来提高半导体器件的耐压。
作为该实施例的进一步实施例，该支撑部可以设置为L型或台阶型以支撑该半导体器件芯片2，即该支撑部与该半导体器件芯片2的下表面的终端部分具有交叠，使得该半导体器件芯片、支撑部件和第一电极片之间形成有空腔。
作为该实施例的进一步实施例，该支撑部件与该半导体器件芯片2的下表面的终端部分也可以不交叠，即该支撑部件只是形成在该半导体器件芯片2的侧面，而不覆盖该半导体器件芯片2的下表面。此时，可以通过在该下电极上设置环形绝缘密封圈(图中未示意出)与该半导体器件芯片2的下表面终端部分交叠，从而使得该半导体器件芯片、支撑部件和第一电极片之间形成有空腔。
作为该实施例的进一步实施例，还可以在该半导体器件结构侧面设置密封部件，图中未示出，该密封部件包敷该上、下电极、该半导体器件芯片以以及该支撑部件的侧面，以对该半导体器件结构起到良好的密封保护。
本发明实施例提供了一种半导体器件的封装方法，图4示意出该方法的流程图，具体包括以下步骤：
S101、提供第一电极片。
S102、在该第一电极片上设置半导体器件芯片。该半导体器件芯片可以是垂直型功率半导体器件芯片，如IGBT、MOSFET、晶闸管等。
S103、在该半导体器件芯片侧面设置支撑部件，所述支撑部件具有贯穿所述支撑部件的通孔。
S104、在该支撑部件和半导体器件芯片上设置第二电极片，所述支撑部件支撑所述第二电极片，以在所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
该实施例的方法通过在半导体器件芯片与第二电极片之间设置空腔，所述半导体器件在使用时，通过该支撑部件上的通路向该腔体内注入导电流体，能够缓冲并释放封装时施加在所述半导体器件芯片上的应力，有效保护功率半导体器件芯片不因局部受力过大而损坏，有效提高器件封装的可靠性；而且注入的导电流体能够作为较好的散热部件，将芯片产生的热量带走，对半导体器件芯片有良好的散热作用；同时具有良好的自保护功能，一旦液体泄漏，上电极或下电极自动与芯片开路。
作为该实施例的进一步实施例，步骤S103具体还包括步骤：在所述半导体器件芯片侧面设置支撑部件包括设置倒阶梯型或倒L型支撑部件，使得所述半导体器件芯片朝向所述第二电极片的外表面的边缘部分被覆盖。该步骤能够较好地保护半导体器件芯片的上表面终端部分，提高器件的耐压。
作为该实施例的进一步实施例，还包括步骤：将密封圈材料(图中未示出)放置在该半导体器件芯片2上以覆盖该半导体器件芯片2上表面的终端部分。该密封圈材料能够保护该半导体器件芯片2的上表面终端的方式来提高半导体器件的耐压。
作为该实施例的进一步实施例，还包括步骤：在该半导体器件结构侧面设置密封部件，图中未示出，该密封部件包敷该上、下电极、该半导体器件芯片以以及该支撑部件的侧面，以对该半导体器件结构起到良好的密封保护。
本发明实施例提供了一种半导体器件的封装方法，图4示意出该方法的流程图，如图4所示，该方法包括以下步骤：
S201、提供第一电极片；
S202、在所述第一电极片侧面设置支撑部件，所述支撑部件具有贯穿所述支撑部件的通孔；
S203、在所述支撑部件和所述下电极上设置半导体器件芯片，所述支撑部件支撑所述半导体器件芯片，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
S204、在所述半导体器件芯片和所述支撑部件上设置第二电极片。
作为该实施例的进一步实施例，所述支撑部件支撑所述半导体芯可以通过以下步骤：
在第一电极片上设置正阶梯状或L型支撑部件，该支撑部件的支撑该半导体器件芯片，使得所述半导体器件芯片朝向所述第一电极片的外表面的边缘部分被该支撑部分覆盖，即二者存在交叠，从而在半导体器件芯片、所述第一电极片与所述支撑部件之间形成空腔。
作为该实施例的进一步实施例，步骤S203中的支撑部件也可以不支撑半导体器件芯片，而只是设置在该芯片的侧壁，紧贴该芯片设置，此时可以通过在该下电极上设置环形绝缘密封圈(图中未示意出)与该半导体器件芯片2的下表面终端部分交叠，从而使得该半导体器件芯片、支撑部件和第一电极片之间形成有空腔。
作为该实施例的进一步实施例，在所述支撑部件和所述下电极上设置半导体器件芯片步骤和在所述半导体器件芯片上设置第二电极片步骤之间还包括：在所述半导体器件芯片上设置O型绝缘密封圈覆盖所述半导体器件芯片终端部分从而能够实现对该半导体器件芯片的上表面终端的保护。
作为该实施例的进一步实施例，在所述半导体器件芯片和所述支撑部件上设置第二电极片还包括，以支撑部件支撑所述第二电极片，以在所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
该实施例的方法通过在半导体器件芯片朝向第一电极、第二电极的两侧均设置有空腔，使得所述半导体器件芯片在使用时，通过该支撑部件上的通路向该腔体内注入导电流体，能够在该半导体器件芯片朝向第一电极、第二电极的两侧都设置有导电流体，两侧的导电流体能够对该半导体器件芯片提供双面缓冲和保护，有效提高器件封装的可靠性；而且能够提供双面散热，提高散热能力。同时具有良好的自保护功能，一旦液体泄漏，上电极或下电极自动与芯片开路。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种半导体器件封装结构，其特征在于，包括：
第一电极片；
第二电极片，与所述第一电极片相对设置；
半导体器件芯片，设置在所述第一电极片和第二电极片之间；
支撑部件，设置在所述半导体器件芯片的侧面，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间和/或所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，并且所述支撑部件具有贯穿所述支撑部件且与所述空腔连通的通孔；
所述半导体器件封装结构使用时通过所述通孔向所述空腔内注入导电流体。
2.根据权利要求1所述的封装结构，其特征在于，所述通孔包括至少两个。
3.根据权利要求1所述的封装结构，其特征在于，所述支撑部件覆盖所述半导体器件芯片朝向所述第一电极片和/或第二电极片的外表面的边缘部分。
4.根据权利要求1所述的封装结构，其特征在于，在所述半导体器件上表面终端部分设置有O型绝缘密封圈。
5.一种半导体器件的封装方法，其特征在于，包括以下步骤：
提供第一电极片；
在所述第一电极片上设置半导体器件芯片；
在所述半导体器件芯片侧面设置支撑部件，所述支撑部件具有贯穿所述支撑部件的通孔；
在所述支撑部件和所述半导体器件芯片上设置第二电极片，所述支撑部件支撑所述第二电极片，以在所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
6.根据权利要求5所述的封装方法，其特征在于，在所述半导体器件芯片侧面设置支撑部件包括设置倒阶梯型或倒L型支撑部件，使得所述半导体器件芯片朝向所述第二电极片的外表面的边缘部分被覆盖。
7.一种半导体器件的封装方法，其特征在于，包括以下步骤：
提供第一电极片；
在所述第一电极片侧面设置支撑部件，所述支撑部件具有贯穿所述支撑部件的通孔；
在所述支撑部件和所述第一电极片上设置半导体器件芯片，所述支撑部件支撑所述半导体器件芯片，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通；
在所述半导体器件芯片和所述支撑部件上设置第二电极片。
8.根据权利要求7所述的封装方法，其特征在于，在所述第一电极片侧面设置支撑部件包括在第一电极片上设置正阶梯状或L型支撑部件，使得所述半导体器件芯片朝向所述第一电极片的外表面的边缘部分被覆盖。
9.根据权利要求7所述的封装方法，其特征在于，在所述支撑部件和所述第一电极片上设置半导体器件芯片步骤和在所述半导体器件芯片上设置第二电极片步骤之间还包括：在所述半导体器件芯片上设置O型绝缘密封圈覆盖所述半导体器件芯片终端部分。
10.根据权利要求7所述的封装方法，其特征在于，在所述半导体器件芯片和所述支撑部件上设置第二电极片还包括，以支撑部件支撑所述第二电极片，以在所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，所述空腔与所述通孔连通。
CN201810712912.XA 2018-06-29 2018-06-29 一种半导体器件封装结构和方法 Active CN108987350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810712912.XA CN108987350B (zh) 2018-06-29 2018-06-29 一种半导体器件封装结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810712912.XA CN108987350B (zh) 2018-06-29 2018-06-29 一种半导体器件封装结构和方法

Publications (2)

Publication Number Publication Date
CN108987350A CN108987350A (zh) 2018-12-11
CN108987350B true CN108987350B (zh) 2020-07-07

Family

ID=64539892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810712912.XA Active CN108987350B (zh) 2018-06-29 2018-06-29 一种半导体器件封装结构和方法

Country Status (1)

Country Link
CN (1) CN108987350B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050728A (ja) * 2000-08-03 2002-02-15 Hitachi Ltd 半導体装置
US7927906B2 (en) * 2008-02-04 2011-04-19 Honeywell International Inc. Method for MEMS threshold sensor packaging
CN104966704B (zh) * 2015-07-23 2019-01-25 国网智能电网研究院 一种低热阻的压接式功率器件封装
CN107731696B (zh) * 2017-09-13 2020-08-25 全球能源互联网研究院有限公司 一种功率芯片封装方法和结构

Also Published As

Publication number Publication date
CN108987350A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
US7242582B2 (en) Semiconductor module mounting structure, a cardlike semiconductor module, and heat receiving members bonded to the cardlike semiconductor module
CN108520870B (zh) 一种功率器件封装结构
US11195784B2 (en) Semiconductor device sub-assembly
WO2013141287A1 (ja) 半導体装置及びその製造方法
US20160095213A1 (en) Semiconductor device
US20100294358A1 (en) Semiconductor package
CN111463191B (zh) 一种碳化硅dsrd的堆叠式压接封装结构
CN107431067B (zh) 功率模块
CN108987350B (zh) 一种半导体器件封装结构和方法
CN108630649B (zh) 一种半导体器件封装结构及封装方法
CN109273418A (zh) 一种芯片封装结构及方法
EP0788152B1 (en) Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance
CN210516703U (zh) 一种功率模块
CN111033723B (zh) 功率半导体模块
CN208796983U (zh) 一种半导体器件封装结构
JPH04206554A (ja) 半導体装置
US11322430B2 (en) Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin
US20240282665A1 (en) Power semiconductor device
JP7551039B1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
CN114207817B (zh) 功率半导体器件
CN219658693U (zh) 一种功率半导体模块
US20230215665A1 (en) Housing for chip form ultracapacitor
US20240014088A1 (en) Power semiconductor device
US11574894B2 (en) Semiconductor device sub-assembly
JP2001024093A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant