CN221262044U - 芯片电阻 - Google Patents
芯片电阻 Download PDFInfo
- Publication number
- CN221262044U CN221262044U CN202323072315.0U CN202323072315U CN221262044U CN 221262044 U CN221262044 U CN 221262044U CN 202323072315 U CN202323072315 U CN 202323072315U CN 221262044 U CN221262044 U CN 221262044U
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- chip resistor
- block
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000000873 masking effect Effects 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
Abstract
一种芯片电阻,包含基板、形成于所述基板的阻值单元,及与所述阻值单元电连接的电极单元。所述基板包括位于两侧的第一表面及第二表面,及两个分别衔接所述第一、第二表面相反两侧的侧面。所述阻值单元形成于所述第一表面,并包括两个间隔设置的电阻块。所述电极单元包括两个贴附于所述侧面且延伸至所述第一、第二表面的电极块,及衔接于所述电阻块间的连结电极。每一个所述电极块具有贴附于所述侧面的侧接部、自所述侧接部弯折至所述第一表面且连接所述电阻块的第一部,及自所述侧接部弯折至所述第二表面的第二部。
Description
技术领域
本实用新型涉及一种无源组件,特别是涉及一种芯片电阻。
背景技术
参阅图1,为现有的电阻装置1,所述现有的电阻装置1包含基板11、形成于所述基板11上的电极单元12,及形成于所述基板11上并与所述电极单元12连接的阻值单元13。所述基板11包括位于相反两侧的第一表面111及第二表面112,及两个分别衔接于所述第一表面111及所述第二表面112的相反两侧的侧面113。其中,所述电极单元12包括两个分别贴附于所述侧面113且皆弯折延伸至所述第一表面111及所述第二表面112的电极板121。每一个所述电极板121具有贴附于对应的所述侧面113的侧部126、自所述侧部126弯折延伸至所述第一表面111的第一段127,及自所述侧部126弯折延伸至所述第二表面112的第二段128。而所述阻值单元13包括衔接于所述电极板121的第一段127间的电阻层131,借此使所述电阻装置1通过所述电极板121而与其他设备形成电连接后,可提供所需的电阻值。
当所述现有的电阻装置1运作时,势必会产生热能。而所述现有的电阻装置1的散热机制,通常是让主要产生热能的所述电阻层131产生的热能,经由所述基板11往所述电极板121的第二段128的方向散除。然而,在热能相对集中于所述电阻层131的情况下,实际运作时发现热能并不会顺利且有效地按照默认路径散除,以致于安装所述现有的电阻装置1的相关设备无法达到更高功率的散热要求,故必须有所改善。
发明内容
本实用新型的目的在于提供一种能优化运作时的散热效果的芯片电阻。
本实用新型芯片电阻,包含基板、形成于所述基板的阻值单元,及形成于所述基板上且与所述阻值单元电性连接的电极单元。
所述基板包括分别位于相反两侧的第一表面及第二表面,以及两个分别衔接于所述第一表面及所述第二表面相反两侧的侧面。
所述阻值单元是形成于所述基板的第一表面,并包括两个彼此沿参考线间隔设置的电阻块。
所述电极单元包括两个贴附于所述侧面且皆延伸至所述第一表面及所述第二表面的电极块,及形成于所述第一表面且沿所述参考线衔接于所述电阻块间的连结电极。每一个所述电极块具有贴附于对应的所述侧面的侧接部、自所述侧接部弯折延伸至所述第一表面且连接于对应的所述电阻块的第一部,及自所述侧接部弯折延伸至所述第二表面的第二部。
本实用新型的目的及解决其技术问题还可采用以下技术措施进一步实现。
较佳地,前述芯片电阻,其中,每一个所述电极块的第二部朝向所述第一表面的方向的投影范围,大于所述第一部朝向所述第一表面的方向的投影范围。
较佳地,前述芯片电阻,其中,所述芯片电阻还包含叠置于所述基板的第一表面且遮蔽所述阻值单元外侧的保护单元。
较佳地,前述芯片电阻,其中,所述电极单元的每一个所述电极块还具有叠置于所述第一部的外显部,所述保护单元是遮蔽所述电阻块及所述连结电极。
本实用新型的有益的效果在于:本实用新型芯片电阻通过所述链接电极,能在所述电极块间形成分隔效果,借此让所述电阻块产生的热能在所述电极块间的位置分隔为两个热点,使得热能更容易由所述电极块的热传导效果,传导至所述第二部而逸散,故能优化运作时的散热效果。
附图说明
图1是一立体图,说明一现有的电阻装置;
图2是一立体图,说明本实用新型芯片电阻的一实施例;
图3是一方块流程图,说明制造该实施例的其中一种制造方法;
图4-1及图4-2是步骤示意图,配合图3说明所述制造方法的各个步骤;
图5是一示意图,说明所述制造方法的一遮蔽步骤;
图6是一示意图,说明所述实施例运作时的散热机制;
图7是一俯视角度的示意图,配合图6说明所述实施例的一电极单元的一连结电极所发挥的功能;
图8是一方块流程图,说明制造所述实施例的另一种制造方法;及
图9-1及图9-2是流程示意图,配合图8说明所述制造方法的一第一接合步骤,及一第二接合步骤。
具体实施方式
下面结合附图及实施例对本实用新型进行详细说明。
参阅图2,为本实用新型芯片电阻的一实施例,是采用如图3所呈现的制造方法所制成。所述制造方法包含一预备步骤71、一形成步骤72、一遮蔽步骤73、一附着步骤74、一清除步骤75、一盖覆步骤76,及一接合步骤77。
参阅图3、图4-1与图4-2,所述预备步骤71是预备一基板2,所述基板2包括分别位于相反两侧的一第一表面21及一第二表面22,以及两个分别衔接于所述第一表面21及所述第二表面22相反两侧的侧面23。其中,所述基板2是选自陶瓷、氧化铝、氮化铝、氧化锆增韧氧化铝(ZTA,zirconia toughened alumina)等等机械强度高且散热性佳的材质,而在此是以所述基板2选用陶瓷材质的情况来说明。
所述形成步骤72是在所述基板2的第一表面21,以例如烧结、溅镀的方式形成一连结电极42,以及两个分别位于所述连结电极42相反两侧的第一金属部411’。接着,在所述基板2的第二表面22,也采用相同的方式形成分别与所述第一金属部411’位置相对的第二金属部412’。其中,若采用烧结的制程,可在特定位置(即所述第二表面22上与所述第一金属部411’位置相对的位置)涂布铜(合金)膏,接着以高温烧结成型;而若是采用溅镀的制程,则可遮蔽不需形成所述连结电极42、所述第一金属部411’及所述第二金属部412’的位置,借此在形成所述连结电极42、所述第一金属部411’及所述第二金属部412’的所需位置溅镀足够厚度的铜质金属层,即可一次性地完成所述形成步骤72。
所述遮蔽步骤73是如图5所示地,定义所述基板2的第一表面21上位于所述连结电极42相反两侧延伸至所述第一金属部411’间的不遮蔽区Z,并形成一位于所述不遮蔽区Z以外,且遮蔽所述连结电极42以及所述第一金属部411的遮蔽层S。
所述附着步骤74是在所述遮蔽层S以外的范围(即所述不遮蔽区Z),于所述第一表面21上形成两个沿一参考线L彼此间隔的电阻块31(见图2、图4-1)。具体而言,所述电阻块31通常是以溅镀的方式形成例如镍铬合金,且材质并不以此为限,借此产生所需的电阻值,也就是提供主要的电性特性的结构。其中,所述连结电极42是沿所述参考线L连接于所述电阻块31间。
在所述附着步骤74中所执行的溅镀制程,会在所述遮蔽层S上,以及除了所述遮蔽层S以外的欲形成所述电阻块31的位置,都均匀镀上等厚的材料层。而所述清除步骤75是以溶剂清洗的方式清除所述遮蔽层S,借此使镀附在所述遮蔽层S上的材料层得以连同所述遮蔽层S一起被去除。接着,未形成有所述遮蔽层S的位置(即所述不遮蔽区Z),也就是所述电阻块31的预定位置,即会留下欲镀附的材料层而形成所述电阻块31。
重新参阅图3与图4-2,所述盖覆步骤76是在所述连结电极42、所述电阻块31,及所述第一金属部411’的一部分上盖覆一保护层51。具体而言,所述保护层51是采用环氧树脂材质,主要利用其高导热及高绝缘性的材料特性,且并不以此为限,借此对所述连结电极42、所述电阻块31,及所述第一金属部411’产生对外界环境形成抗性的保护效果。
所述接合步骤77是在所述第一金属部411’上分别形成两个有一部分延伸至所述保护层51的外电极部413’,并在邻近所述基板2的侧面23的相反两侧分别形成两个同时连接所述第一金属部411’、所述第二金属部412’,及所述外电极部413’的侧金属部410’,使得分别位于相反两侧的所述第一金属部411’、所述第二金属部412’、所述外电极部413’,及所述侧金属部410’共同连接形成两个电极块41。其中,所述电极块41可以低温银膏制成,以利于采用简单的涂布技法制成。
重新参阅图2并配合图6,所制成的所述实施例包含所述基板2、一形成于所述基板2的阻值单元3、一形成于所述基板2上且与所述阻值单元3电性连接的电极单元4,及一叠置于所述基板2且遮蔽所述阻值单元3外侧的保护单元5。其中,所述阻值单元3即包括所述电阻块31,而所述电极单元4即包括所述电极块41以及所述连结电极42,所述保护单元5即为所述保护层51。
每一个所述电极块41具有一贴附于对应的所述侧面23的侧接部410、一自所述侧接部410弯折延伸至所述第一表面21且连接于对应的所述电阻块31的第一部411、一自所述侧接部410弯折延伸至所述第二表面22的第二部412,及一叠置于所述第一部411的外显部413。其中,每一个所述电极块41的第二部412朝向所述第一表面21的方向的投影范围,大于所述第一部411朝向所述第一表面21的方向的投影范围。具体而言,每一个所述电极块41即是如图4-2所呈现的所述侧金属部410’(对应所述侧接部410)、所述第一金属部411’(对应所述第一部411)、所述第二金属部412’(对应所述第二部412),及所述外电极部413’(对应所述外显部413)所共同构成。
同时参阅图6与图7,在所述实施例运作时,所述电阻块31所产生的热能,会在所述第一表面21上因所述连结电极42的存在,如图7所示地概被分散为两个主要热点H。且如图6所示,已被分散为两个主要热点H的热能,就更容易经过导热性较良好的所述电极块41的第一部411,进而经由所述侧接部410而导向所述第二部412。另外,再通过所述电极块41的第二部412于所述第二表面22所涵盖的范围,实质上大于所述第一部411于所述第一表面21所涵盖的范围的特色,因为热能主要会以远离所述第二表面22的方向导出,于是能利用涵盖范围更大的所述第二部412,通过加大散热面积的方式优化热能导出的性能。
参阅图8、图9-1与图9-2,为另一种制造所述实施例的制造方法,与如图4所呈现的制造方法的差别在于:所述盖覆步骤76后,还包含依序进行的一第一接合步骤77’,及一第二接合步骤78’。所述第一接合步骤77’是在所述第一金属部411’上分别形成两个有一部分延伸至所述保护层51外的外电极部413’。而所述第二接合步骤78’是在邻近所述基板2的侧面23的相反两侧分别形成两个同时连接所述第一金属部411’、所述第二金属部412’,及所述外电极部413’的侧金属部410’,使得分别位于相反两侧的所述第一金属部411’、所述第二金属部412’、所述外电极部413’,及所述侧金属部410’共同连接形成所述电极块41。
具体而言,前段所述的制造方法,仅是形成所述侧金属部410’的先后顺序不同,于是可借此因应例如切割晶粒的时机差异等等的制程需求,也得以按照制造设备的参数条件自由选用,除此以外同样能制成相同规格、相同质量的所述实施例。
Claims (4)
1.一种芯片电阻,包含基板,所述基板包括分别位于相反两侧的第一表面及第二表面,以及两个分别衔接于所述第一表面及所述第二表面相反两侧的侧面,其特征在于:所述芯片电阻还包含:
阻值单元,形成于所述基板的第一表面,并包括两个彼此沿参考线间隔设置的电阻块;及
电极单元,形成于所述基板上且与所述阻值单元电性连接,并包括两个贴附于所述侧面且皆延伸至所述第一表面及所述第二表面的电极块,及形成于所述第一表面且沿所述参考线衔接于所述电阻块间的连结电极,每一个所述电极块具有贴附于对应的所述侧面的侧接部、自所述侧接部弯折延伸至所述第一表面且连接于对应的所述电阻块的第一部,及自所述侧接部弯折延伸至所述第二表面的第二部。
2.根据权利要求1所述的芯片电阻,其特征在于:每一个所述电极块的第二部朝向所述第一表面的方向的投影范围,大于所述第一部朝向所述第一表面的方向的投影范围。
3.根据权利要求1或2所述的芯片电阻,其特征在于:所述芯片电阻,还包含叠置于所述基板的第一表面且遮蔽所述阻值单元外侧的保护单元。
4.根据权利要求3所述的芯片电阻,其特征在于:所述电极单元的每一个所述电极块还具有叠置于所述第一部的外显部,所述保护单元是遮蔽所述电阻块及所述连结电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202323072315.0U CN221262044U (zh) | 2023-11-14 | 2023-11-14 | 芯片电阻 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202323072315.0U CN221262044U (zh) | 2023-11-14 | 2023-11-14 | 芯片电阻 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221262044U true CN221262044U (zh) | 2024-07-02 |
Family
ID=91662772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202323072315.0U Active CN221262044U (zh) | 2023-11-14 | 2023-11-14 | 芯片电阻 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221262044U (zh) |
-
2023
- 2023-11-14 CN CN202323072315.0U patent/CN221262044U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0712153B1 (en) | Methods of soldering, for example, for use in packaging electrical circuits | |
KR102328006B1 (ko) | 히터 | |
CN108074888B (zh) | 具有双面冷却的电源模块 | |
US20190198424A1 (en) | Power module with built-in power device and double-sided heat dissipation and manufacturing method thereof | |
US20110310562A1 (en) | Thermal interface material assemblies, and related methods | |
EP1584101B1 (en) | Semiconductor package having non-ceramic based window frame | |
JP2014033092A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20150132089A (ko) | 집적된 열 확산기를 구비한 파워 저항기 | |
TWI699811B (zh) | 熔絲元件 | |
US4542401A (en) | Semiconductor device with sprayed metal layer | |
JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
CN107749399B (zh) | 一种功率芯片封装方法和结构 | |
EP2169717B1 (en) | Method of manufacturing an insulation substrate | |
KR20170048999A (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
CN221262044U (zh) | 芯片电阻 | |
JP2001102483A (ja) | 半導体装置 | |
US10330304B2 (en) | Heatsink including thick film layer for UV LED arrays, and methods of forming UV LED arrays | |
KR20180009615A (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
TWM651265U (zh) | 晶片電阻 | |
KR101388492B1 (ko) | 골격형 열전 모듈 제조방법 그리고 골격형 열전 모듈이 적용된 열전 유닛 및 그 제조방법 | |
JP4876612B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
JPH06196585A (ja) | 回路基板 | |
EP2782124A1 (en) | Power semiconductor mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |