CN107622954B - 功率型半导体器件封装方法及封装结构 - Google Patents

Abstract

本发明提供了一种功率型半导体器件封装方法及封装结构，功率型半导体器件包括分别位于两面至少两个端子，其中方法包括：将第一电极放入基板的定位孔内，将至少一个功率型半导体器件的一个端子固定连接在第二电极上，在功率型半导体器件的第一端子分别与所述第一电极电接触后对第二电极与基板进行压接。通过定位孔对第二电极限位，通过第一电极对功率型半导体器件限位，基板与第一电极压接可以实现全部限位，由此，可以省略功率型半导体器件及其电极的定位件，不仅封装方法简易，封装过程中电极与器件的定位准确，而且，可以较为有效的减少绝缘的定位件带来的气隙放电，使功率型半导体器件封装结构更加可靠。

Description

功率型半导体器件封装方法及封装结构

技术领域

本发明涉及芯片封装技术领域，具体涉及到一种功率型半导体器件封装方法及封装结构。

背景技术

目前，功率型半导体器件发展迅猛，例如，绝缘栅双击晶体管IGBT广泛应用与新能源、输变电、轨道交通、冶金以及化工等领域。

在中国专利申请CN105957888A中公开了一种功率型半导体器件封装结构，如图1所示，该封装结构通过定位件115限制功率型半导体器件111、发射极电极112、集电极电极113的水平移动，栅极电极114通过定位件115上的通孔与PCB板连接。

然而，在上述功率型半导体器件封装结构中，定位件115与发射极电极112、集电极电极113以及栅极电极114之间可能会存在一定间隙，在功率型半导体器件通电电压过大时，很容易击穿定位件与电极之间的间隙，造成气隙放电；同时，定位件115会占用功率型半导体器件封装结构的空间，降低了器件集成度。

发明内容

本发明要解决的技术问题在于上述之一技术问题。

根据第一方面，本发明实施例提供了一种功率型半导体器件封装方法，功率型半导体器件至少包括位于第一表面的第一端子和位于与第一表面相对的第二表面的第二端子，该方法包括如下步骤：提供具有至少一个定位孔的基板；在定位孔内放置第一电极，其中定位孔的形状与第一电极的形状相适配；将至少一个功率型半导体器件的第二端子固定连接在第二电极上，其中，第二电极的形状与基板的形状相适配，固定后的功率型半导体器件的第一端子的位置分别与放置在基板的定位孔内的第一电极的位置相对应；对固定有功率型半导体器件的第二电极与基板进行压接，以使至少一个功率型半导体器件的第一端子分别与第一电极电接触。

可选地，将至少一个功率型半导体器件的第二端子固定连接在第二电极上包括：将至少一个功率型半导体器件的第二端子通过烧结、焊接或导电胶粘接在第二电极上。

可选地，在定位孔内放置第一电极之前，还包括：在定位孔内涂覆导电层。

可选地，在在定位孔内涂覆导电层包括：在基板背离第二电极的一面涂覆第一导体，第一导体分别与定位孔的导电层连接。

可选地，功率型半导体器件还包括位于第一表面的第三端子，在对固定有功率型半导体器件的第二电极与基板进行压接之前，还包括：在基板上固定第三电极，固定后的第三电极的位置分别与功率型半导体器件的第三端子的位置相对应。

可选地，，在对固定有功率型半导体器件的第二电极与基板进行压接之前还包括：在基板上涂覆第二导体，第二导体分别与第三电极连接，并延伸覆盖基板四周边缘；在基板上与第二导体相对的另一面涂覆第三导体，第三导体通过导电过孔与第二导体连接，第三导体与位于同一面的其他导体之间设有预设宽度的电气间隙。

可选地，在对固定有功率型半导体器件的第二电极与基板进行压接之前，还包括：在基板上固定框体，框体沿基板的边缘设置；或者，在第二电极上固定框体，框体沿第二电极的边缘设置。

根据第二方面，本发明实施例提供了一种功率型半导体器件封装结构，包括：基板，具有至少一个定位孔；至少一个第一电极，分别放置在定位孔内，其中定位孔的形状与第一电极的形状相适配；至少一个功率型半导体器件，功率型半导体器件的第一表面的第一端子分别压接在第一电极上；第二电极，与功率型半导体器件的第二表面的第二端子固定连接，其中第二表面与第一表面相对。

可选地，定位孔内涂覆有导电层。

可选地，封装结构还包括：第一导体，涂覆在基板背离第二电极的一面，分别与定位孔的导电层连接。

可选地，功率型半导体器件还包括位于第一表面的第三端子，封装结构还包括：第三电极，固定连接在基板上，第三电极的固定连接的位置分别与功率型半导体器件的第三端子的位置相对应。

可选地，第三电极铆接或通过螺纹连接在基板。

可选地，第三电极为弹簧探针。

可选地，第三电极的长度大于1mm。

可选地，封装结构还包括：第二导体，涂覆在基板上，分别与第三电极连接，并延伸覆盖基板四周边缘；第三导体，涂覆在基板上与第二导体相对的另一面与第二导体通过导电过孔连接，第三导体与位于同一面的其他导体之间设有预设宽度的电气间隙。

可选地，封装结构还包括：框体，固定设置在基板的边缘和第二电极的边缘。

本发明实施例提供的功率型半导体器件封装方法及封装结构，功率型半导体器件包括分别位于两面至少两个端子，将第一电极放入基板的定位孔内，定位孔的形状与第一电极的形状相适配，可以对第一电极进行限位，将至少一个功率型半导体器件的一个端子固定连接在第二电极上，可以使得功率型半导体器件相对于第一电极位置固定，第二电极的形状与基板的形状相适配，固定后的功率型半导体器件的第一端子的位置分别与放置在基板的定位孔内的第一电极的位置相对应，在功率型半导体器件的第一端子分别与第一电极电接触后对第二电极与基板进行压接，可以完成功率型半导体器件的封装，通过定位孔对第二电极限位，通过第一电极对功率型半导体器件限位，基板与第一电极压接可以实现全部限位，由此，可以省略功率型半导体器件及其电极的定位件，不仅封装过程简易，封装过程中电极与器件的定位准确，而且，可以较为有效的减少绝缘的定位件带来的气隙放电，使功率型半导体器件封装结构更加可靠。

附图说明

图1示出了现有技术中功率型半导体器件的封装结构示意图；

图2示出了现有技术中功率型半导体器件的第三电极的结构及安装示意图；

图3示出了本发明实施例的功率型半导体器件的封装方法流程示意图；

图4示出了本发明实施例的功率型半导体器件的封装结构爆炸图；

图5示出了本发明实施例的功率型半导体器件的封装结构的半剖示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。

本发明实施例提供了一种功率型半导体器件封装方法，其中功率型半导体器件至少包括位于第一表面的第一端子和位于与第一表面相对的第二表面的第二端子，如图3所示，该方法包括：

S10.提供具有至少一个定位孔的基板。

S20.在定位孔放置第一电极。

S30. 将至少一个功率型半导体器件的第二端子固定连接在第二电极上。

S40. 对固定有功率型半导体器件的第二电极与基板进行压接。

在本实施例中，基板可以为预制的PCB板，也可以为普通绝缘板，具体的，基板的材料可以为聚酰亚胺、环氧树脂或玻璃纤维等材质。在基板上开设有至少一个定位孔，定位孔的深度可以为0.5mm左右，在本实施例中，定位孔的深度设置为0.5mm-1mm。在具体的实施例中，定位孔的形状与第一电极的形状相适配，第一电极的形状与功率型半导体器件的第一端子的形状相适应。具体的，第一电极可以为钼片，其厚度应大于定位孔的深度，一般设置为2-3mm。定位孔可以对第一电极进行水平限位，避免第一电极水平移动。 第二电极的形状与基板的形状相适配，固定后的功率型半导体器件的第一端子的位置分别与放置在基板的定位孔内的第一电极的位置相对应。第二电极与功率型半导体器件的第一端子固定连接，可以限制功率型半导体器件水平移动，第二电极上可以固定连接多个功率型半导体器件，可以同时对多个功率型半导体器件进行水平限位。以便在进行封装时，可以较为方便的固定功率型半导体器件的位置。使得封装工艺更为简单。在对对固定有功率型半导体器件的第二电极与基板进行压接以使至少一个功率型半导体器件的第一端子分别与第一电极电接触。第二电极与基板压接，可以将第一电极，功率型半导体器件和第二电极较为固定的封装。

在本实施例中，第一电极和第二电极的材料以便选用钼片，为防止在压力作用下钼片棱边对功率型半导体器件造成机械损伤，一般将钼片所有的棱边倒圆角R0.2mm，为降低压力接触时的接触电阻与接触热阻，一般将钼片表面的粗糙度加工成Ra0.2μm。

功率型半导体器件包括分别位于两面至少两个端子，将第一电极放入基板的定位孔内，定位孔的形状与第一电极的形状相适配，可以对第一电极进行限位，将至少一个功率型半导体器件的一个端子固定连接在第二电极上，可以使得功率型半导体器件相对于第一电极位置固定，第二电极的形状与基板的形状相适配，固定后的功率型半导体器件的第一端子的位置分别与放置在基板的定位孔内的第一电极的位置相对应，在功率型半导体器件的第一端子分别与第一电极电接触后对第二电极与基板进行压接，可以完成功率型半导体器件的封装，通过定位孔对第二电极限位，通过第一电极对功率型半导体器件限位，基板与第一电极压接可以实现全部限位，由此，可以省略功率型半导体器件及其电极的定位件，不仅封装过程简易，封装过程中电极与器件的定位准确，而且，可以较为有效的减少绝缘的定位件带来的气隙放电，使功率型半导体器件封装结构更加可靠。

在可选的实施例中，步骤S30中描述的将功率型半导体器件的第二端子固定连接在第二电极上可以通过将功率型半导体器件的第二端子烧结，焊接或导电胶粘接在第二电极上。具体的，可以通过纳米银烧结，在本实施例中示例性列举纳米银烧结工艺，首先对第二电极表面镀层处理，整体镀钌，厚度可以为0.1-0.2μm；第二电极单面镀银，厚度1-3μm，第二电极的镀银面与功率型半导体器件的第二端子进行烧结。第二电极与功率型半导体器件的第二端子固定连接还可以通过焊接，具体可以采用真空焊接，以免出现焊接空洞，影响功率型半导体器件的散热效果。第二电极与功率型半导体器件的第二端子固定连接还可以通过导电胶粘接。不仅可以实现功率型半导体器件与外界的电路的电气连接，还可以限制功率型半导体器件的纵向和旋转移动，保证了功率半导体芯片的位置的相对固定。

由于基板材质为绝缘材质，第一电极放置在定位孔内后，第一电极与孔壁必定存在间隙，为保证第一电极与定位孔之间不产生气隙放电，同时，为实现功率型半导体器件的第一端子与外部的电气连接，在可选的实施例中，在步骤S20之前还可以包括：

在定位孔内涂覆导电层。在具体的实施例中，定位孔可以为基板上的通孔，在基板的另一面可以覆铜，也可以覆其他导体。其中覆铜层可以覆盖所有定位孔。以便封装的功率型半导体器件的第一电极均可引出，由于覆铜层等电位，定位孔与第一电极之间不会产生气隙放电，同时也可以通过覆铜层将第一端子与外部实现电气连接。

功率型半导体器件还包括位于第一表面的第三端子，例如，IGBT器件，可以包括位于器件一面的集电极，还可以包括位于另一面发射极和栅极，在功率型半导体器件存在第三端子时，在可选的实施例中，在步骤S40之前还可以包括：

在基板上固定第三电极。在具体的实施例中，固定后的第三电极的位置分别与功率型半导体器件的第三端子的位置相对应。在本实施例中，第三电极可以为微型弹簧探针，也可以为其他电极引出装置，第三电极可以铆接或者通过螺纹连接在基板上，在本实施例中，第三电极的长度一般需要大于1mm，由于空气的耐击穿电压为3000V/mm，而功率型半导体器件的工作电压一般在3000V左右，所以需要第三电极的长度大于1mm，以免引起气隙放电。

为保证在对第二电极与基板进行压合时，第二电极与基板之间不发生相对移动，在步骤S40之前还可以包括：

在基板上固定或第二电极上框体。在具体的实施例中，框体沿基板的边缘和第二电极的边缘设置。在本实施例中，基板与第二电极在压合之前需要对其进行相对固定，以免在压合时出现相对移动。具体的固定连接可以通过螺钉固定连接，也可以通过框体进行粘接固定连接。框体的材质一般选用具有良好的高压绝缘能力和一定机械强度。

本发明实施例还提供了一种功率型半导体器件封装结构，如图4或图5所示，该封装结构包括：

基板10，具有至少一个定位孔11。至少一个第一电极20，分别放置在定位孔11内，其中定位孔11的形状与第一电极20的形状相适配；至少一个功率型半导体器件，功率型半导体器件的第一表面的第一端子分别压接在第一电极20上；第二电极40，与功率型半导体器件的第二表面的第二端子固定连接，其中第二表面与第一表面相对。在具体的实施例中，基板10可以为预制的PCB板，也可以为普通绝缘板，具体的，基板10的材料可以为聚酰亚胺、环氧树脂或玻璃纤维等材质。在基板10上开设有至少一个定位孔11，定位孔11的深度可以为0.5mm左右，在本实施例中，定位孔11的深度设置为0.5mm-1mm。在具体的实施例中，定位孔11的形状与第一电极20的形状相适配，第一电极20的形状与功率型半导体器件30的第一端子的形状相适应。具体的，第一电极20可以为钼片，其厚度应大于定位孔11的深度，一般设置为2-3mm。定位孔11可以对第一电极20进行水平限位，避免第一电极20水平移动。 第二电极40的形状与基板10的形状相适配，固定后的功率型半导体器件的第一端子的位置分别与放置在基板10的定位孔11内的第一电极20的位置相对应。第二电极40与功率型半导体器件30的第一端子固定连接，可以限制功率型半导体器件30水平移动，第二电极40上可以固定连接多个功率型半导体器件30，可以同时对多个功率型半导体器件30进行水平限位。以便在进行封装时，可以较为方便的固定功率型半导体器件30的位置。使得封装工艺更为简单。在对固定有功率型半导体器件的第二电极40与基板10进行压接以使至少一个功率型半导体器件30的第一端子分别与第一电极20电接触。第二电极40与基板10压接，可以将第一电极20，功率型半导体器件30和第二电极40较为固定的封装。

在本实施例中，第一电极20和第二电极40的材料以便选用钼片，为防止在压力作用下钼片棱边对功率型半导体器件30造成机械损伤，一般将钼片所有的棱边倒圆角R0.2mm，为降低压力接触时的接触电阻与接触热阻，一般将钼片表面的粗糙度加工成Ra0.2μm。

功率型半导体器件包括分别位于两面至少两个端子，第一电极设置在基板的定位孔内，定位孔的形状与第一电极的形状相适配，可以对第一电极进行限位，至少一个功率型半导体器件的一个端子固定连接在第二电极上，可以使得功率型半导体器件相对于第一电极位置固定，第二电极的形状与基板的形状相适配，在功率型半导体器件的第一端子分别与第一电极电接触后对第二电极与基板进行压接，可以完成功率型半导体器件的封装，通过定位孔对第二电极限位，通过第一电极对功率型半导体器件限位，基板与第一电极压接可以实现全部限位，由此，可以省略功率型半导体器件及其电极的定位件，不仅封装过程简易，封装过程中电极与器件的定位准确，而且，可以较为有效的减少绝缘的定位件带来的气隙放电，使功率型半导体器件封装结构更加可靠。

在可选地实施例中，第二电极40通过烧结、焊接或导电胶粘接与功率型半导体器件的第二表面的第二端子固定连接。

由于基板10材质为绝缘材质，第一电极20放置在定位孔11内后，第一电极20与孔壁必定存在间隙，为保证第一电极20与定位孔11之间不产生气隙放电，同时，为实现功率型半导体器件30的第一端子与外部的电气连接，在可选的实施例中，定位孔11内涂覆有导电层。

功率型半导体器件还包括位于第一表面的第三端子，例如，IGBT器件，可以包括位于器件一面的集电极，还可以包括位于另一面发射极和栅极，在功率型半导体器件30存在第三端子时，在可选的实施例中，封装结构还包括：第三电极50，固定连接在基板10上，第三电极50的固定连接的位置分别与功率型半导体器件的第三端子的位置相对应。第三电极50铆接或通过螺纹连接在基板10。在本实施例中，第三电极50可以为弹簧探针。为避免间隙放电，第三电极50的长度一般需要大于1mm，具体的，第三电极50的长度决定第一电极20的厚度，为使器件具有较低的热阻，保证器件良好的散热，在本实施例中第三电极50的长度一般小于3mm。

为保证在对第二电极40与基板10进行压合时，第二电极40与基板10之间不发生相对移动，在可选的实施例中，封装结构还包括：框体60，固定设置在基板10的边缘和第二电极40的边缘。基板10与第二电极40在压合之前需要对其进行相对固定，以免在压合时出现相对移动。具体的固定连接可以通过螺钉固定连接，也可以通过框体60进行粘接固定连接。螺钉或框体60的材质一般选用具有良好的高压绝缘能力和一定机械强度。

为了能够顺利为功率型半导体器件30提供驱动路径，在可选的实施例中，基板10背离弹簧探针的一面附有第一导体12；第一导体12与定位孔11内的导电层电连接，在本实施例中，第一导体12作为导电层可以直接覆盖定位孔11底部，既满足电气连接，又利于器件的散热；第三电极50与基板10的连接处引出附于基板10的第二导体13；第二导体13均匀附在定位孔11以及基板10边缘。基板10背离弹簧探针的一面附有第三导体14，第三导体14与第二导体13通过导电过孔15连接；第三导体14附在第一导体12四周并与第一导体12之间设有预设宽度的电气间隙，以满足第三端子与第一端子的绝缘要求。在本实施例中定位孔11可以为多个，多个定位孔11均匀排列。在本实施例中，第一导体12与第二导体13热压在基板10上，第一导体12与第二导体13的收缩一致，且同一导体的厚度一致，第一导体12，第二导体13以及第三导体14的分布方式可以使功率型半导体器件30的外部驱动信号从引入端到各功率型半导体器件30端子的路径长度一致，保证了多器件并联的开关一致性；整体封装结构紧凑，大幅缩短控制回路的路径，降低控制回路寄生电感。

虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (11)

1.一种功率型半导体器件封装方法，所述功率型半导体器件至少包括位于第一表面的第一端子和位于与所述第一表面相对的第二表面的第二端子，其特征在于，所述方法包括：

提供具有至少一个定位孔的基板；

在所述定位孔内涂覆导电层；

在所述定位孔内放置第一电极，其中所述定位孔的形状与所述第一电极的形状相适配；

将至少一个所述功率型半导体器件的第二端子固定连接在第二电极上，在所述基板背离所述第二电极的一面涂覆第一导体，所述第一导体分别与所述定位孔的导电层连接，其中，所述第二电极的形状与所述基板的形状相适配，固定后的所述功率型半导体器件的第一端子的位置分别与放置在所述基板的所述定位孔内的第一电极的位置相对应；

对固定有所述功率型半导体器件的所述第二电极与所述基板进行压接，以使至少一个所述功率型半导体器件的第一端子分别与所述第一电极电接触。

2.如权利要求1所述的功率型半导体器件封装方法，其特征在于，所述将至少一个所述功率型半导体器件的第二端子固定连接在第二电极上包括：

将所述至少一个功率型半导体器件的第二端子通过烧结、焊接或导电胶粘接在所述第二电极上。

3.如权利要求1所述的功率型半导体器件封装方法，其特征在于，所述功率型半导体器件还包括位于所述第一表面的第三端子，在对固定有所述功率型半导体器件的所述第二电极与所述基板进行压接之前，还包括：

在所述基板上固定第三电极，固定后的第三电极的位置分别与所述功率型半导体器件的第三端子的位置相对应。

4.如权利要求3所述的功率型半导体器件封装方法，其特征在于，在对固定有所述功率型半导体器件的所述第二电极与所述基板进行压接之前还包括：

在所述基板上涂覆第二导体，所述第二导体分别与所述第三电极连接，并延伸覆盖基板四周边缘；

在所述基板上与所述第二导体相对的另一面涂覆第三导体，所述第三导体通过导电过孔与所述第二导体连接，所述第三导体与位于同一面的其他导体之间设有预设宽度的电气间隙。

5.如权利要求1-4任意一项所述的功率型半导体器件封装方法，其特征在于，在对固定有所述功率型半导体器件的所述第二电极与所述基板进行压接之前，还包括：

在所述基板上固定框体，所述框体沿所述基板的边缘设置；或者

在所述第二电极上固定框体，所述框体沿所述第二电极的边缘设置。

6.一种功率型半导体器件封装结构，其特征在于，其特征在于，包括：

基板，具有至少一个定位孔，所述定位孔内涂覆有导电层；

至少一个第一电极，分别放置在所述定位孔内，其中所述定位孔的形状与所述第一电极的形状相适配；

至少一个功率型半导体器件，所述功率型半导体器件的第一表面的第一端子分别压接在所述第一电极上；

第二电极，与所述功率型半导体器件的第二表面的第二端子固定连接，其中所述第二表面与所述第一表面相对；

第一导体，涂覆在所述基板背离所述第二电极的一面，分别与所述定位孔的导电层连接。

7.如权利要求6所述的功率型半导体器件封装结构，其特征在于，所述功率型半导体器件还包括位于所述第一表面的第三端子，所述封装结构还包括：

第三电极，固定连接在所述基板上，所述第三电极的固定连接的位置分别与所述功率型半导体器件的第三端子的位置相对应。

8.如权利要求7所述的功率型半导体器件封装结构，其特征在于，所述第三电极为弹簧探针。

9.如权利要求7所述的功率型半导体器件封装结构，其特征在于，

所述第三电极的长度大于1mm。

10.如权利要求7-9任意一项所述的功率型半导体器件封装结构，其特征在于，还包括：

第二导体，涂覆在所述基板上，分别与所述第三电极连接，并延伸覆盖基板四周边缘；

第三导体，涂覆在所述基板上与所述第二导体相对的另一面与所述第二导体通过导电过孔连接，所述第三导体与位于同一面的其他导体之间设有预设宽度的电气间隙。

11.如权利要求6-9任意一项所述的功率型半导体器件封装结构，其特征在于，所述封装结构还包括：

框体，固定设置在所述基板的边缘和所述第二电极的边缘。

Images