CN112636054B - 半导体设备组件、压接式功率半导体模块及制造方法 - Google Patents

半导体设备组件、压接式功率半导体模块及制造方法 Download PDF

Info

Publication number
CN112636054B
CN112636054B CN202011362069.0A CN202011362069A CN112636054B CN 112636054 B CN112636054 B CN 112636054B CN 202011362069 A CN202011362069 A CN 202011362069A CN 112636054 B CN112636054 B CN 112636054B
Authority
CN
China
Prior art keywords
main circuit
semiconductor device
subassembly
grid
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011362069.0A
Other languages
English (en)
Other versions
CN112636054A (zh
Inventor
常桂钦
石廷昌
罗海辉
李寒
吴义伯
李星峰
彭勇殿
李亮星
张文浩
董国忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN202011362069.0A priority Critical patent/CN112636054B/zh
Publication of CN112636054A publication Critical patent/CN112636054A/zh
Priority to PCT/CN2021/125579 priority patent/WO2022111163A1/zh
Priority to EP21896665.3A priority patent/EP4254490A1/en
Application granted granted Critical
Publication of CN112636054B publication Critical patent/CN112636054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供了一种半导体设备组件、压接式功率模块及制造方法，该半导体设备组件包括主电路子组件和栅极子组件，所述主电路子组件包括多个主电路导电机构和主电路旁路机构，所述主电路导电机构包括半导体芯片以及一端通过垫片与所述半导体芯片接触的主电路导电柱；其中，所述主电路旁路机构为一体式结构，并且套设在多个所述主电路导电柱上，与每个所述主电路导电柱形成并联连接。通过该半导体设备组件，将所有芯片的旁路结构连通，当某一个导体芯片失效时，与其并联的芯片旁路结构能够继续提供电流导通路径，并且短路结构能够提升通流大小，提升旁路结构的失效通流能力。

Description

半导体设备组件、压接式功率半导体模块及制造方法
技术领域
本发明涉及功率半导体领域，并且更具体地，涉及一种半导体设备组件、压接式功率半导体模块及其制造方法。
背景技术
随着绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称“IGBT”)器件应用领域的不断拓展，特别是在柔性直流输电、大型海上风力发电、矿用卡车变频器等高功率密度等级、高可靠性应用需求领域，大功率压接式IGBT无引线键合、无焊层且双面散热的独特设计，以及可以串联的压装方式和稳定的失效通流模式等技术优势，大幅提升了器件的功率容量和可靠性，目前已经逐步取代常规的焊接灌封型常规IGBT器件，成为上述高端领域应用的首选器件。
基于以上应用领域，对压接式IGBT模块应用端提出了更高的要求：其一，防爆性，要求模块在失效时不爆炸，或绝缘外框能阻止爆炸时能量冲击；其二，密封性，芯片封装要求在完全密封的腔体内，能够阻止外部湿气浸入，提高可靠性；其三，失效短路特性，要求芯片在失效模式下能够形成可靠的、持续的电流通路(即不能形成开路)。
针对以上背景和要求，许多主流的半导体器件制造商都开发了针对相关领域应用的压接式IGBT模块结构。CN1190838C公开了一种功率半导体模块，其包括：基板、顶板、至少一个半导体芯片、第一主电极、第二主电极、弹性电接触元件以及柱。然而，该专利描述的结构，堆叠的材料层多，接触界面就越多，意味着器件的热阻大，限制了功率容量的进一步扩充；其次，每一颗芯片对应独立的旁路母排结构，当单芯片失效时，其余芯片的电流路径无法通过此芯片形成电流通路，限制了失效通流性能；再者，其专利描述结构不密封，不能阻止水蒸气和/或其他物质进入到功率半导体模块的内部，让模块适应恶劣环境工作的能力大大降低。CN108701667A公开了一种半导体设备组件，其包括：彼此之间横向间隔开的多个半导体单元，导电可延展层式的平坦隔膜，封装外壳为陶瓷结构，密封模块结构。此专利中，导电延展层为薄片式的平坦结构，单芯片失效时，大电流流经此芯片时导电延展层烧熔碳化，容易形成电阻较高的隔离层，模块失效短路特性不足。
发明内容
针对上述现有技术中的问题，本申请提出了一种半导体设备组件、压接式功率半导体模块及其制造方法，提出了一种电流旁路结构，当某一个导体芯片失效时，与其并联的芯片旁路结构能够继续提供大电流导通路径，提升旁路结构的失效通流能力。
第一方面，本申请提供了一种半导体设备组件，包括主电路子组件和栅极子组件，所述主电路子组件包括多个主电路导电机构和主电路旁路机构，所述主电路导电机构包括半导体芯片以及一端通过垫片与所述半导体芯片接触的主电路导电柱；其中，所述主电路旁路机构为一体式结构，并且套设在多个所述主电路导电柱上，与每个所述主电路导电柱形成并联连接。通过该半导体设备组件，将所有芯片的旁路结构连通，当某一个导体芯片失效时，与其并联的芯片旁路结构能够继续提供电流导通路径，并且短路结构能够提升通流大小，提升旁路结构的失效通流能力。
在第一方面的一个可能的实施方式中，所述主电路旁路机构包括：多个主电路旁路元件，每个所述主电路旁路元件呈弓形，其两端套设在对应的所述主电路导电柱上，以形成并联连接；其中，多个所述主电路旁路元件通过短路元件连接为一体式结构；或者多个所述主电路旁路元件一体成型。通过该实施方式，提供了两种不同的主电路旁路机构。
在第一方面的一个可能的实施方式中，所述半导体设备组件还包括绝缘壳体、底板、栅极衬板、绝缘胶以及上压板，其中，所述绝缘壳体的底部和所述底板密封式接合，所述半导体芯片和所述栅极衬板设置在所述底板的上表面并通过键合线连接，所述主电路子组件固定安装于所述绝缘壳体内部，所述绝缘胶填充在所述绝缘壳体内部，所述上压板与多个所述主电路导电柱的另一端固定接合。
在第一方面的一个可能的实施方式中，所述主电路子组件还包括主电路弹性施力机构，其包括多个主电路弹性施力元件，所述主电路弹性施力元件通过套筒套设在对应的所述主电路导电柱上。通过该实施方式，能够形成弹性的旁路机构，并且短路结构能够在不牺牲弹性压力的情况下实现大的通流路径。
在第一方面的一个可能的实施方式中，所述栅极子组件包括：栅极导电柱，其一端接触所述栅极衬板；栅极旁路元件，其呈弓形且两端套设在所述栅极导电柱上；以及栅极弹性施力元件，其通过套筒套设在所述栅极导电柱上。
在第一方面的一个可能的实施方式中，所述绝缘壳体底部设置台阶结构，所述底板与所述台阶结构的台阶面密封式接合。
在第一方面的一个可能的实施方式中，所述主电路弹性施力元件和所述栅极弹性施力元件为碟簧、液压弹簧或者螺旋弹簧。
在第一方面的一个可能的实施方式中，所述主电路旁路元件和所述栅极旁路元件由Cu或铝制成，且表面镀锡、镍或银。
在第一方面的一个可能的实施方式中，所述主电路导电柱和所述栅极导电柱由Cu或铝制成，且表面镀银或镍。
第二方面，本申请还提供了一种压接式功率半导体模块，其包括外壳、顶板、栅极PCB以及至少一个如第一方面及其可能的实现方式中的任一项所述的半导体设备组件，其中，所述顶板与所述外壳密封式连接形成腔体，至少一个所述半导体设备组件通过所述弹性密封圈固定设置在所述腔体内部，所述栅极PCB压接式设置于所述顶板和至少一个所述半导体设备组件之间。
在第二方面的一个可能的实施方式中，所述顶板和所述外壳顶部的边缘沿着周向方向均设置有金属裙边，以通过氩弧焊、冷压焊或密封胶实现密封连接。通过该实施方式，实现了该半导体模块更好的密封性。
在第二方面的一个可能的实施方式中，至少一个所述半导体设备组件通过所述弹性密封圈固定设置在所述腔体内部。
在第二方面的一个可能的实施方式中，所述弹性密封圈由具有延展性的绝缘材料制成，且其上下表面分别与所述外壳和所述半导体设备组件通过胶黏剂密封连接。
在第二方面的一个可能的实施方式中，所述外壳由复合纤维材料通过模压成型或注塑成型工艺形成，且其抗冲击强度大于100KJ/m2。通过该实施方式，增强了该半导体模块的抗冲击强度，当模块失效爆炸时，能有效阻止内部零部件飞溅，满足特定的工况要求。
第三方面，本申请还提供了如第一方面及其可能的实施方式中的任一项所述的半导体设备组件的制造方法，该方法包括如下步骤：将所述绝缘壳体与所述底板密封式连接；将所述主电路子组件和所述栅极子组件固定安装于所述绝缘壳体内；将所述上压板与所述主电路子组件固定接合；对所述上压板施加额定压力，在额定压力状态下向所述绝缘壳体内填充流体态绝缘胶；以及将所述绝缘胶固化成型后撤销压力。
在第三方面的一个可能的实施方式中，所述主电路子组件和所述栅极子组件通过以下的步骤获得：将多个所述半导体芯片和所述栅极衬板通过焊接或烧结固定设置在所述底板上；通过键合工艺连接所述栅极衬板和多个所述半导体芯片；在每个所述半导体芯片上表面固定设置所述垫片；在每个所述垫片上表面设置所述主电路导电柱以形成所述主电路导电结构，在所述栅极衬板上设置栅极导电柱；在每个所述主电路导电柱上套设主电路弹性施力元件，在所述栅极导电柱上套设栅极弹性施力元件；以及将每个所述主电路旁路元件固定套设在对应的所述主电路导电柱两端以形成所述主电路子组件，将栅极旁路元件固定套设在所述栅极导电柱两端以形成栅极子组件。
第四方面，本申请还提供了一种如第二方面及其可能的实施方式中的任一项所述的压接式功率模块的制造方法，包括如下步骤：通过第三方面及其可能的实施方式中任一项所述的制造方法获得半导体设备组件；将至少一个所述半导体设备组件固定安装在所述外壳的腔体内；在至少一个所述半导体设备组件上方安装栅极PCB；以及将所述顶板密封式安装在所述外壳上。
在第四方面的一个可能的实施方式中，在安装至少一个半导体设备组件之前，在所述绝缘壳体内放置弹性密封圈。
本申请提供的半导体设备组件、压接式功率模块及制造方法，相对于现有技术，具有如下的有益效果：
1)高强度长纤维聚酯外壳，防爆性能提升；
2)密闭的芯片内部环境，有效阻止外部物质进入功率半导体模块内形成损坏，提升了模块的可靠性和寿命；
3)优化型的电流旁路结构，通流能力提升，模块失效短路能力增强；
4)设置特定的弹簧形变量，使芯片均匀的受力，提升了模块的电均流性和热均流性，增加了模块的可靠性和寿命；
5)上压板抑制了模块内部电弧，提升了模块的可靠性和寿命。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述，其中：
图1显示了根据本发明实施例的压接式功率模块的爆炸结构图；
图2显示了根据本发明另一实施例的压接式功率模块的截面图；
图3显示了根据本发明实施例的半导体设备组件的爆炸结构图；
图4显示了根据本发明实施例的半导体设备组件的截面图；
图5显示了根据本发明实施例的主电路导电机构和主电路旁路机构的装配图；
图6显示了根据本发明实施例的主电路旁路机构的结构示意图；
图7和图8分别显示了根据本发明实施例的压接式功率半导体模块在压装前后的受力分析图；
图9显示了根据本发明实施例的半导体设备组件的制造方法的示意性流程图；
图10显示了根据本发明实施例的压接式功率模块的制造方法的示意性流程图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
附图标记清单；
110-顶板；120-外壳；130-半导体设备组件；140-栅极PCB；150-弹性密封圈；111-顶板金属裙边；121-外壳金属裙边；122-子组件安装区；131-绝缘壳体；132-底板；133-半导体芯片；133A-芯片栅极板；134-垫片；135-栅极衬板；136-栅极引线；137-上压板；138-绝缘胶；200-主电路子组件；300-栅极子组件；210-主电路导电机构；220-主电路旁路机构；221-主电路旁路元件；211-主电路导电柱；230-主电路弹性施力机构；231-主电路弹性施力元件；232-套筒；300-栅极子组件；310-栅极导电柱；320-栅极旁路元件；330-栅极弹性施力元件；400-弹簧结构；500-短路元件。
具体实施方式
下面将结合附图对本发明作进一步说明。
图1为本申请提供的压接式功率模块的爆炸结构图，图10为该压接式功率模块的制造方法S21-S24。如图1所示，该压接式功率模块可以包括顶板110、外壳120、至少一个半导体设备组件130以及栅极PCB140。结合图10，顶板110和外壳120密封式接合形成密闭的腔体，至少一个半导体子组件130和栅极PCB140压接式地固定安装于该腔体中，形成能具有大功率容量的压接式功率模块。
具体地，如图2所示，在顶板110的边缘设置有周向方向的顶板金属裙边111，同时在外壳120的边缘设置有周向方向的外壳金属裙边121，在装配形成腔体时，顶板金属裙边111和外壳金属裙边121能够通过一些连接手段(例如氩弧焊接、冷压焊接、密封胶粘结)形成密封整体。在这里，该顶板金属裙边111应当与外壳金属裙边121具有相同的尺寸，并且优选地，二者具有互补的弯折部以形成良好的密封配合。
在优选的实施例中，顶板110作为电连接结构以及外部施加压力的承压结构，其可以通过具有良好的导电、导热和一定的刚性要求的材料制成，例如Cu、Mo或者Cu-Mo合金。
如图1所示，该外壳120内部呈矩阵形式地分布有至少一个用于容纳半导体设备组件130的子组件安装区122，每个子组件安装区122的尺寸应当与对应的半导体设备组件130的尺寸大致相同。在优选的实施例中，外壳120除了对内部零件进行定位和装配功能以外，其本身需要具有较强的抗冲击强度，一般大于100KJ/m2，其例如可以通过对加强的复合纤维材料进行模压或者注塑成型而获得，因而当模块失效爆炸时，能有效阻止内部零部件飞溅，实现防爆的效果。
作为芯片栅极信号的引出载体，栅极PCB140通常以压力接触形式连接至少一个半导体设备组件130的芯片的栅极导电柱(后文详细描述)，其受压部分表面镀金或者镀镍金，从而提高界面接触的稳定性。
如图1和图2所示，在优选的实施例中，该压接式功率模块还可以包括弹性密封圈150，其能够安装在外壳120和其中的半导体设备组件130之间，并且由高强度和高延展性的绝缘材料制成，在其上下表面吸附有高粘度的胶黏剂粘结层，或者通过对其本身进行高温熔融处理形成粘结层，实现外壳120与半导体设备组件130之间的密封连接，进一步增强了该功率模块的密封性。
图3清楚地显示了该半导体设备组件130的组成结构，其包括绝缘壳体131、底板132、多个半导体芯片133、多个垫片134、栅极衬板135、栅极引线136以及由上压板137、主电路子组件200和栅极子组件300组成的弹簧结构400。具体地，在装配该半导体组件130时，如图9所示地，S11，该绝缘壳体131的底部与底板132密封式接合形成用于容纳弹簧结构400的下密封、上敞开的腔体；S12，将主电路子组件200和栅极子组件300固定安装在绝缘壳体131内部，并且分布在底板132上；S13，将上压板137和主电路子组件200固定接合；S14，对上压板137施加额定压力，在额定压力状态下向绝缘壳体131内填充流体态的绝缘胶138；S15，对绝缘胶138(放入高温固化炉)进行固化成型后，撤去上述额定压力。
在这里，绝缘外壳131可以由耐高温的聚酯材料制成，其耐受温度为150℃以上。而绝缘胶138在固化前为具备良好流动性的半液态状，能够很好的填充组件内部的腔体缝隙，保证良好的绝缘要求，其绝缘指标满足≥20KV/mm。
根据功率等级的需求，本申请提供的压接式功率模中可以布置有多个上述半导体设备组件130，且半导体设备组件130中也可以布置有不同数量的半导体芯片133。多个(在图3中为8个，分为两组)半导体芯片133并排布置在底板132上，芯片之间预留间隙，保证绝缘需求，每个芯片下表面可以通过焊接或者银烧结到底板132的上表面，同时每个芯片上表面同样可以通过焊接或者银烧结与垫片134相连接，在半导体领域，其专业术语称为“芯片双面焊接”或者“芯片双面银烧结”。
优选地，该底板132和垫片134的热膨胀系数需要与半导体芯片133(通常由硅材料制成)相匹配，以防止在高温环境下变形不一致导致脱落，其材料例如可以是Mo或者Mo-Cu合金。
作为所有半导体芯片的栅极信号汇总结构，栅极衬板135可以通过焊接或烧结到底板132的上表面，并通过栅极引线136利用键合工艺与半导体芯片133的芯片栅极板(栅极PAD)133A连接，以传递芯片的栅极信号。在这里，栅极引线136的材料一般为Al或Cu，直径通常为5-30mil。
在图3中，该绝缘壳体的内部大致可以分为主电路安装区和栅极安装区，该主电路安装区分布有多个主电路导电柱(后文详细描述)的圆环，栅极安装区分布有至少一个栅极导电柱(后文详细描述)的内腔，以保证主电路子组件200和栅极子组件300的固定以及二者之间的隔离。
下面将结合图3和图4描述本申请提供的主电路子组件200。
如图4所示，主电路子组件200固定安装在绝缘壳体200和底板132围成的腔体内。该主电路子组件200包括多个主电路导电机构210、主电路旁路机构220以及主电路弹性施力机构230(图5)。
具体地，该主电路导电机构210从下到上依次包括半导体芯片133、垫片134和主电路导电柱211，如上文所述地，在每个半导体芯片133的上表面固定设置相应的垫片134，而每个垫片134的上表面则与相应的主电路导电柱211的一端接触，使得在该绝缘壳体131的内腔中形成有多个与芯片分布样式相同的主电路子组件200。在每个主电路导电柱211上套设有套筒232，在套筒232上套设有主电路弹性施力元件231，多个主电路导电机构210的主电路弹性施力元件231以及套筒232则形成了该主电路子组件200的主电路弹性施力机构230，该施力机构和上压板137配合用于形成对半导体芯片133的压接式接触。
为了解决芯片失效后的通流问题，每个主电路导电机构210装配有一个主电路旁路元件221(图5)，其呈弓形并且套设在每个主电路导电机构210的主电路导电柱211上，以形成与相应半导体芯片133的并联连接，在该芯片失效时，电流则可以通过该旁路元件流出，避免了形成开路。
该多个主电路导电机构210的各自的主电路旁路元件211组成主电路旁路机构220。如图4至图6所示，在本申请所提供的半导体设备组件130中，该主电路旁路机构220为一体式结构，即每个主电路旁路元件211相互连通，而不是互相独立的单独元件，通过这种方式，使得既能够避免开路的问题，也能够避免大功率的功率模块中的大的通流路径对单独的旁路元件的烧熔碳化，形成电阻较高的隔离层。本领域技术人员应当理解，在压接式功率模块中，通常弹性施力机构的弹性要求很高，即需要保证该弹性施力机构的弹性至关重要，而在现有技术中，主电路旁路元件221相互独立，增大通流性能的唯一方法在于增加主电路旁路元件221的厚度和尺寸，在空间有限的功率模块中这显然需要牺牲弹性施力结构的尺寸，这显然是不可取的方案。因此，通过本申请中的实施例，能够在保证弹性施力机构的弹性的前提下，通过使多个主电路旁路元件221连通，使得可以增大旁路机构的尺寸和通流路径，从而能够提高通流能力。
可选地，该主电路旁路机构220可以为多种形式的一体式结构，例如该多个主电路旁路元件211单独形成，然后通过短路元件500连接起来，形成整体的结构；又例如，该主电路旁路机构220可以为一体成型的结构(如图5和图6所示出的)，这样可以避免前一种方式下可能发生的连接稳定性以及工序复杂性问题。
在图3和图5示出的示例性实施例中，该半导体设备组件130中包括8个半导体芯片，它们分为两组分布在底板132上，主电路旁路机构220呈C形并为一体式结构，其上开设有用于每个主电路导电柱211的多个套孔，每组中的4个主电路旁路元件211首先连接为一个整体，然后通过中间的至少一个短路元件500连接为一体，通过利用中间的短路元件500使得可以继续通过增加该短路元件500的厚度来进一步提高通流能力。
在图3中同样也示出了栅极子组件300的机构示意图，其可以包括如下的结构：
栅极导电柱310，其一端接触所述栅极衬板135；
栅极旁路元件320，其呈弓形且两端套设在所述栅极导电柱310上；以及
栅极弹性施力元件330，其通过套筒232套设在所述栅极导电柱310上。
优选地，主电路导电柱211和栅极导电柱310作为主通流路径的压力接触件，其材料一般为电导率优良的铜或铝及其合金，表面处理方式有镀银和镀镍等方式。
优选地，主电路旁路元件221和栅极旁路元件320作为导通电流的主路径，其材料一般铜片、铝片，表面镀锡、镀镍或镀银处理，根据电流的大小，旁路母排的厚度可以灵活调整。
在形成主电路子组件200和栅极子组件300以后，如图3和图4所示，将该主电路子组件200与上压板137固定接合，具体地为，每个主电路导电柱211的另一端固定接合在开设与上压板137上的通孔中，由于每个主电路导电柱211的长度相同，使得该上压板137在装配状态下能够维持在水平面上。在本申请的实施例中，如图7和图8所示地，采用了弹簧结构400来实现半导体芯片的均匀受力，芯片压力完全由该弹簧结构的形变量△H决定，不受外部压力的变化而变化，芯片之间的压力均匀性可以完全保证。当模块受外部压装力“F总”时，分解到模块内部的力分两个部分“F1-芯片作用力”和“F2-承压注塑件作用力”，其中，F1由弹簧的形变量△H产生的反作用弹力提供，即F1＝k*△H,F2＝F总-F1。即当外压装力F总变化时，芯片受力F1是一定的，保证了模块应用的可靠性。
优选地，作为芯片的压力施加机构(芯片受力完全由其形变产生的弹力提供F＝k*△H)，主电路弹性施力元件231和栅极弹性施力元件330优选为碟簧、液压弹簧或者螺旋弹簧，根据所需的芯片压力，灵活布置弹簧的数量、组合形式。
另外，上压板137作为低电子发射、熔融温度高于顶板110的导电材料，例如钨、铬、镍或其他合金，实现抑制底板132和上压板137之间的电弧，使得电弧不会到达顶板110。
本申请提供的半导体设备组件、压接式功率模块及制造方法，其高强度长纤维聚酯外壳提升了防爆性能；密闭的芯片内部环境有效了阻止外部物质进入功率半导体模块内形成损坏，提升了模块的可靠性和寿命；优化型的电流旁路结构提升了通流能力，增强了模块失效短路能力；设置特定的弹簧形变量使得芯片均匀的受力，提升了模块的电均流性和热均流性，增加了模块的可靠性和寿命；上压板抑制了模块内部电弧，提升了模块的可靠性和寿命。
在本发明的描述中，需要理解的是，术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (16)

1.一种半导体设备组件，其特征在于，包括主电路子组件和栅极子组件，所述主电路子组件包括多个主电路导电机构和主电路旁路机构，所述主电路导电机构包括半导体芯片以及一端通过垫片与所述半导体芯片接触的主电路导电柱；
其中，所述主电路旁路机构为一体式结构，并且套设在多个所述主电路导电柱上，与每个所述主电路导电柱形成并联连接；
所述主电路旁路机构包括：
多个主电路旁路元件，每个所述主电路旁路元件呈弓形，其两端套设在对应的所述主电路导电柱上，以形成并联连接；
其中，多个所述主电路旁路元件通过短路元件连接为一体式结构；或者多个所述主电路旁路元件一体成型。
2.根据权利要求1所述的半导体设备组件，其特征在于，所述半导体设备组件还包括绝缘壳体、底板、栅极衬板、绝缘胶以及上压板，其中，所述绝缘壳体的底部和所述底板密封式接合，所述半导体芯片和所述栅极衬板设置在所述底板的上表面并通过键合线连接，所述主电路子组件固定安装于所述绝缘壳体内部，所述绝缘胶填充在所述绝缘壳体内部，所述上压板与多个所述主电路导电柱的另一端固定接合。
3.根据权利要求2所述的半导体设备组件，其特征在于，所述主电路子组件还包括主电路弹性施力机构，其包括多个主电路弹性施力元件，所述主电路弹性施力元件通过套筒套设在对应的所述主电路导电柱上。
4.根据权利要求3所述的半导体设备组件，其特征在于，所述栅极子组件包括：
栅极导电柱，其一端接触所述栅极衬板；
栅极旁路元件，其呈弓形且两端套设在所述栅极导电柱上；以及
栅极弹性施力元件，其通过套筒套设在所述栅极导电柱上。
5.根据权利要求4所述的半导体设备组件，其特征在于，所述主电路弹性施力元件和所述栅极弹性施力元件为碟簧、液压弹簧或者螺旋弹簧。
6.根据权利要求4所述的半导体设备组件，其特征在于，所述主电路旁路元件和所述栅极旁路元件由Cu或铝制成，且表面镀锡、镍或银。
7.根据权利要求4所述的半导体设备组件，其特征在于，所述主电路导电柱和所述栅极导电柱由Cu或铝制成，且表面镀银或镍。
8.一种压接式功率半导体模块，其特征在于，包括外壳、顶板、栅极PCB以及至少一个如权利要求1至7中任一项所述的半导体设备组件，其中，所述顶板与所述外壳密封式连接形成腔体，至少一个所述半导体设备组件固定设置在所述腔体内部，所述栅极PCB压接式设置于所述顶板和至少一个所述半导体设备组件之间。
9.根据权利要求8所述的压接式功率半导体模块，其特征在于，所述顶板和所述外壳顶部的边缘沿着周向方向均设置有金属裙边，以实现密封连接。
10.根据权利要求8或9所述的压接式功率半导体模块，其特征在于，所述外壳由复合纤维材料通过模压成型或注塑成型工艺形成，且其抗冲击强度大于100 KJ/m2。
11.根据权利要求8或9所述的压接式功率半导体模块，其特征在于，至少一个所述半导体设备组件通过弹性密封圈固定设置在所述腔体内部。
12.根据权利要求11所述的压接式功率半导体模块，其特征在于，所述弹性密封圈由具有延展性的绝缘材料制成，且其上下表面分别与所述外壳和所述半导体设备组件通过胶黏剂密封连接。
13.一种如权利要求2至7中任一项所述的半导体设备组件的制造方法，其特征在于，包括如下步骤：
将所述绝缘壳体与所述底板密封式连接；
将所述主电路子组件和所述栅极子组件固定安装于所述绝缘壳体内；
将所述上压板与所述主电路子组件固定接合；
对所述上压板施加额定压力，在额定压力状态下向所述绝缘壳体内填充流体态绝缘胶；以及
将所述绝缘胶固化成型后撤销压力。
14.根据权利要求13所述的制造方法，其特征在于，所述主电路子组件和所述栅极子组件通过以下的步骤获得：
将多个所述半导体芯片和所述栅极衬板通过焊接或烧结固定设置在所述底板上；
通过键合工艺连接所述栅极衬板和多个所述半导体芯片；
在每个所述半导体芯片上表面固定设置所述垫片；
在每个所述垫片上表面设置所述主电路导电柱以形成所述主电路导电机构，在所述栅极衬板上设置栅极导电柱；
在每个所述主电路导电柱上套设主电路弹性施力元件，在所述栅极导电柱上套设栅极弹性施力元件；以及
将每个所述主电路旁路元件固定套设在对应的所述主电路导电柱两端以形成所述主电路子组件，将栅极旁路元件固定套设在所述栅极导电柱两端以形成栅极子组件。
15.一种如权利要求8至12中任一项所述的压接式功率半导体模块的制造方法，其特征在于，包括如下步骤：
通过权利要求13或14所述的制造方法获得半导体设备组件；
将至少一个所述半导体设备组件固定安装在所述外壳的腔体内；
在至少一个所述半导体设备组件上方安装栅极PCB；以及
将所述顶板密封式安装在所述外壳上。
16.根据权利要求15所述的制造方法，其特征在于，在安装至少一个半导体设备组件之前，在所述外壳内放置弹性密封圈。
CN202011362069.0A 2020-11-27 2020-11-27 半导体设备组件、压接式功率半导体模块及制造方法 Active CN112636054B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011362069.0A CN112636054B (zh) 2020-11-27 2020-11-27 半导体设备组件、压接式功率半导体模块及制造方法
PCT/CN2021/125579 WO2022111163A1 (zh) 2020-11-27 2021-10-22 半导体设备组件、压接式功率半导体模块及制造方法
EP21896665.3A EP4254490A1 (en) 2020-11-27 2021-10-22 Semiconductor device assembly, crimping power semiconductor module, and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011362069.0A CN112636054B (zh) 2020-11-27 2020-11-27 半导体设备组件、压接式功率半导体模块及制造方法

Publications (2)

Publication Number Publication Date
CN112636054A CN112636054A (zh) 2021-04-09
CN112636054B true CN112636054B (zh) 2022-08-05

Family

ID=75306456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011362069.0A Active CN112636054B (zh) 2020-11-27 2020-11-27 半导体设备组件、压接式功率半导体模块及制造方法

Country Status (3)

Country Link
EP (1) EP4254490A1 (zh)
CN (1) CN112636054B (zh)
WO (1) WO2022111163A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636054B (zh) * 2020-11-27 2022-08-05 株洲中车时代半导体有限公司 半导体设备组件、压接式功率半导体模块及制造方法
EP4143879A1 (en) * 2021-07-19 2023-03-08 Dynex Semiconductor Limited Power semiconductor device with current bypass mechanism
CN115621232B (zh) * 2022-11-10 2024-04-12 北京智慧能源研究院 功率半导体器件封装结构和功率半导体器件模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264175A (zh) * 1999-01-27 2000-08-23 Abb(瑞士)股份有限公司 功率半导体模块
CN103545269A (zh) * 2013-08-07 2014-01-29 国家电网公司 一种大功率压接式igbt封装模块
CN104282636A (zh) * 2014-10-17 2015-01-14 国家电网公司 一种使用热管的压接式igbt封装结构
CN105679750A (zh) * 2014-11-19 2016-06-15 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN110828433A (zh) * 2019-09-30 2020-02-21 全球能源互联网研究院有限公司 一种弹性压接封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG74611A1 (en) 1997-02-14 2000-08-22 Canon Kk Data communication apparatus and method
EP2769410B8 (en) * 2011-10-21 2022-01-05 Hitachi Energy Switzerland AG Power semiconductor module and power semiconductor module assembly with multiple power semiconductor modules
US11195784B2 (en) 2016-06-20 2021-12-07 Dynex Semiconductor Limited Semiconductor device sub-assembly
DE112017007965T5 (de) * 2017-08-31 2020-06-04 Mitsubishi Electric Corporation Federelektrode für ein Druckkontaktgehäuse-Leistungshalbleitermodul
CN210325751U (zh) * 2019-06-17 2020-04-14 全球能源互联网研究院有限公司 一种用于半导体芯片的弹性封装结构
CN112636054B (zh) * 2020-11-27 2022-08-05 株洲中车时代半导体有限公司 半导体设备组件、压接式功率半导体模块及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264175A (zh) * 1999-01-27 2000-08-23 Abb(瑞士)股份有限公司 功率半导体模块
CN103545269A (zh) * 2013-08-07 2014-01-29 国家电网公司 一种大功率压接式igbt封装模块
CN104282636A (zh) * 2014-10-17 2015-01-14 国家电网公司 一种使用热管的压接式igbt封装结构
CN105679750A (zh) * 2014-11-19 2016-06-15 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN110828433A (zh) * 2019-09-30 2020-02-21 全球能源互联网研究院有限公司 一种弹性压接封装结构

Also Published As

Publication number Publication date
CN112636054A (zh) 2021-04-09
EP4254490A1 (en) 2023-10-04
WO2022111163A1 (zh) 2022-06-02

Similar Documents

Publication Publication Date Title
CN112636054B (zh) 半导体设备组件、压接式功率半导体模块及制造方法
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
CN1306600C (zh) 压装功率半导体模块
US7608917B2 (en) Power semiconductor module
CN109478521B (zh) 半导体装置
CN108231706B (zh) 一种功率半导体器件封装结构及封装方法
CN101253662A (zh) 具有整体熔融导体的电装置
US10672690B2 (en) Method for manufacturing an electronic assembly
CN1423330A (zh) 功率半导体模块
EP1466357A4 (en) ENVELOPE MOUNTED ON A SURFACE WITH WAFER BACK SPACE OF SUPPORT CARD
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
CN102089834B (zh) Ptc装置和包含该装置的电气设备
CN110379777A (zh) 一种用于半导体芯片的弹性封装结构
CN110676176A (zh) 功率型半导体器件封装结构的制备工艺
CN113053831B (zh) 一种压接式igbt模块及功率半导体器件
CN113745168A (zh) 用于to-252封装的金属陶瓷外壳及制备方法
CN210325751U (zh) 一种用于半导体芯片的弹性封装结构
CN112687676A (zh) 压接式igbt子模组及压接式igbt模块
US20050184383A1 (en) Packaging of solid state devices
CN115621232B (zh) 功率半导体器件封装结构和功率半导体器件模块
CN219698245U (zh) 一种绝缘散热板及元器件散热结构
CN114220774A (zh) 一种子模块结构和压接式功率模块
CN115732450A (zh) 一种新型功率模块高密度封装结构及其制造方法
JP2001358244A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant