CN110676176A - 功率型半导体器件封装结构的制备工艺 - Google Patents

功率型半导体器件封装结构的制备工艺 Download PDF

Info

Publication number
CN110676176A
CN110676176A CN201910931349.XA CN201910931349A CN110676176A CN 110676176 A CN110676176 A CN 110676176A CN 201910931349 A CN201910931349 A CN 201910931349A CN 110676176 A CN110676176 A CN 110676176A
Authority
CN
China
Prior art keywords
electrode
chip assembly
semiconductor device
bonding
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910931349.XA
Other languages
English (en)
Other versions
CN110676176B (zh
Inventor
邱宇峰
李现兵
赵志斌
吴军民
张朋
张雷
唐新灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201910931349.XA priority Critical patent/CN110676176B/zh
Priority to PCT/CN2019/109577 priority patent/WO2021056604A1/zh
Publication of CN110676176A publication Critical patent/CN110676176A/zh
Application granted granted Critical
Publication of CN110676176B publication Critical patent/CN110676176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明所提供的功率型半导体器件封装结构的制备工艺，通过设置柔性导电层及双面覆导电层的绝缘板，E电极不直接作用于芯片组件上，芯片组件的电流通过柔性导电层到达E电极，芯片组件的热量以垂直方式通过柔性导电层向散热工质传导(例如向四周的电极传热)，且第一导电凸起来承接柔性导电层，分散了作用于芯片组件上的压应力，柔性导电层对芯片组件焊接面实现较小的压应力，避免了较大的压力直接作用在芯片组件表面，减少了芯片组件温度循环时高压应力条件下的三向应力损伤，提高了连接可靠性，实现压力与导电和导热的解耦，最终提高了功率型半导体器件封装结构可靠性。

Description

功率型半导体器件封装结构的制备工艺
技术领域
本发明属于半导体器件制备领域，具体涉及一种功率型半导体器件封装结构的制备工艺。
背景技术
目前，功率型半导体器件发展迅猛，例如，晶闸管、绝缘栅双极晶体管IGBT广泛应用于新能源、输变电、轨道交通、冶金以及化工等领域。例如中国专利文献CN105957888A中公开了一种功率型半导体器件封装结构，该封装结构通过定位件限制功率型半导体器件、发射极电极、集电极电极的水平移动，栅极电极通过定位件上的通孔与PCB板连接。
然而，在上述功率型半导体器件封装结构中，功率半导体器件发射极电极与集电极电极直接通过压力的形式与器件封装电极进行连接，功率半导体器件承受全部安装压力，无论是刚性电极还是弹性电极，多功率半导体器件并联情况下，均存在压力分布不均匀问题；器件封装电极同时还承担导电、导热、压力支撑作用，相互之间多物理场紧密耦合，由于压力不均匀性的绝对性存在，从而导致接触电阻和接触热阻的不均匀性趋势增加，对多功率半导体器件并联均流、散热以及应力分布集中程度产生了较大的影响，进而严重影响器件封装的可靠性；栅极引线平行与发射极电极，二者存在信号耦合，容易引起栅极的高频振荡。
发明内容
为此，本发明所要解决的是现有技术功率型半导体器件封装结构可靠性有待改善的缺陷，进而提供一种功率型半导体器件封装结构的制备工艺。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所提供的功率型半导体器件封装结构的制备工艺，包括如下步骤：
提供至少一个双面覆导电层的绝缘板和至少一个柔性导电层；
使绝缘板的一面与芯片组件的第一端子连接且使半导体器件的C电极与第一端子连接；
使绝缘板的另一面通过第一导电凸起与柔性导电层连接且使半导体器件的E电极与芯片组件的第二端子连接，并使柔性导电层与E电极连接。
进一步地，绝缘板的一面与芯片组件的第一端子连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
绝缘板的另一面与第一导电凸起之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
所述第一导电凸起与柔性导电层之间的连接压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种。
进一步地，半导体器件的C电极与第一端子之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
所述半导体器件的E电极与芯片组件的第二端子之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
柔性导电层与E电极之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种。
进一步地，所述使绝缘板的一面与芯片组件的第一端子连接且使半导体器件的C电极与第一端子连接，包括，
提供具有相对设置的第一开口端和第二开口端的绝缘体，C电极封盖所述第一开口端，沿所述第一开口端和第二开口端的方向上，在所述绝缘体内部依次装配双面覆导电层的绝缘板、芯片组件、柔性导电层，并在安装芯片组件的过程中，通过G电极引线将芯片组件的第三端子与半导体器件的G电极键合连接。
进一步地，在安装柔性导电层之后，在绝缘体内部灌注绝缘材料，并抽真空，形成绝缘层。
进一步地，在柔性导电层上安装驱动电极，并通过G极外连线连接G电极和驱动电极。
进一步地，用E电极封盖第二开口端，并通过E电极上的灌注孔，向绝缘体内部灌注导热材料，在其内形成导热层。
进一步地，在所述绝缘体内部依次装配双面覆导电层的绝缘板、芯片组件，包括，
将双面覆导电层的绝缘板、C垫片、芯片和E垫片依次放入焊接工装对应的孔位中，并且各部件间刷涂焊料，进行烧结。
与现有技术相比，本发明具有如下有益效果：
(1)本发明所提供的功率型半导体器件封装结构的制备工艺，通过设置柔性导电层及双面覆导电层的绝缘板，E电极不直接作用于芯片组件上，芯片组件的电流通过柔性导电层到达E电极，芯片组件的热量以垂直方式通过柔性导电层向散热工质传导(例如向四周的电极传热)，且第一导电凸起来承接柔性导电层，分散了作用于芯片组件上的压应力，柔性导电层对芯片组件焊接面实现较小的压应力，避免了较大的压力直接作用在芯片组件表面，减少了芯片组件温度循环时高压应力条件下的三向应力损伤，提高了连接可靠性，实现压力与导电和导热的解耦，最终提高了功率型半导体器件封装结构可靠性。
(2)本发明所提供的功率型半导体器件封装结构的制备工艺，通过设置柔性导电层，使电流沿着柔性导电层横向从C电极到E电极，热量沿垂直于柔性导电层的方向进入散热工质，两者为垂直流向，接触热阻与接触电阻相互独立，实现了导电与导热的解耦，同时降低了器件高度，减少了杂散电感。
(3)本发明所提供的功率型半导体器件封装结构的制备工艺，当芯片组件还包括第三端子，第三端子通过G电极引线与半导体器件的G电极连接；G电极则设置于双面覆导电层的绝缘板(例如可为双面覆铜的绝缘板)上，通过G电极引线在功率型半导体器件的边缘进行等距离汇集，使得G电极引线垂直于功率电流方向引出，避免了两者之间的相互干扰，实现了控制信号与功率电流的解耦，因此，功率型半导体器件多物理场解耦封装设计是解决封装结构可靠性关键所在。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中功率型半导体器件封装结构的爆炸图；
图2为本发明中功率型半导体器件封装结构的一种剖视图；
图3为本发明中功率型半导体器件封装结构的另一种剖视图；
图4为本发明中功率型半导体器件工作时的电流、散热及驱动路径图；
图5为本发明中功率型半导体器件封装结构的另一种剖视图；
图6为本发明中E电极的结构示意图；
图7为本发明中绝缘体的结构示意图；
图8为本发明中C电极、柔性导电层及驱动电极的结构示意图；
图9为图8中结构的俯视图；
图10为本发明中柔性导电层的结构示意图；
图11为本发明中驱动电极的结构示意图；
图12为本发明中功率型半导体器件封装结构的另一种剖视图；
图13为图12中结构沿AA的剖视图；
图14为本发明中功率型半导体器件封装结构的制备工艺流程图；
附图标记如下：
1-C电极；1a-定位凹槽；2-绝缘体；2a-外延伞裙；2b-E电极法兰；3-E电极；3a-第二导电凸起；3b-灌注孔；4-芯片组件；4a-C垫片；4b-芯片；4c-E垫片；4d-第三导电凸起；5-柔性导电层；5a-安装孔；5b-连接孔；6-驱动电极；6a-穿通孔；6b-等电位孔；6c-穿线孔；7-G电极；8-绝缘层；9-导热层；10-双面覆导电层的绝缘板；10a-第一导电凸起；11-G电极引线；12-G电极外连线；
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1-13所示，本发明提供了一种功率型半导体器件封装结构，具体地，如图3所示，功率型半导体器件封装结构的外形为圆形饼状，厚度小，便于器件压装和串联应用，包括若干芯片组件4，所述芯片组件4包括第一端子(图中未标示)和第二端子(图中未标示)，半导体器件的C电极1与第一端子连接，具体地，两者之间连接可通过直接压接、烧结、焊接或导电胶粘接的形式实现，所述半导体器件的E电极3与第二端子连接，具体地，两者之间连接可通过直接压接、烧结、焊接或导电胶粘接膨胀率过渡金属层的形式实现，还包括，
柔性导电层5及双面覆导电层的绝缘板10，所述绝缘板10的一面与第一端子连接，具体地，两者之间连接可通过直接压接、烧结、焊接或导电胶粘接膨胀率过渡金属层的形式实现，所述绝缘板10的另一面设置若干用于承接柔性导电层5的第一导电凸起10a，所述第一导电凸起10a连接所述绝缘板10的另一面与所述柔性导电层5，具体地，两者之间连接可通过直接压接、烧结、焊接或导电胶粘接膨胀率过渡金属层的形式实现，所述柔性导电层5与E电极3连接，具体地，两者之间连接可通过直接压接、烧结、焊接或导电胶粘接膨胀率过渡金属层的形式实现，所述柔性导电层5用于分散作用于所述芯片组件4上的压应力。
上述功率型半导体器件封装结构中，如图4所示，通过设置柔性导电层5及双面覆导电层的绝缘板10，E电极3不直接作用于芯片组件4上，芯片组件4的电流通过柔性导电层5到达E电极3，芯片组件4的热量以垂直方式通过柔性导电层5向散热工质传导(例如向四周的电极传热)，且第一导电凸起10a来承接柔性导电层5，分散了作用于芯片组件4上的压应力，柔性导电层5对芯片组件4焊接面实现较小的压应力，避免了较大的压力直接作用在芯片组件4表面，减少了芯片组件4温度循环时高压应力条件下的三向应力损伤，提高了连接可靠性，实现压力与导电和导热的解耦，最终提高了功率型半导体器件封装结构可靠性。
此外，如图4所示，通过设置柔性导电层5，使电流沿着柔性导电层5横向从C电极1到E电极3，热量沿垂直于柔性导电层5的方向进入散热工质，两者为垂直流向，接触热阻与接触电阻相互独立，实现了导电与导热的解耦，同时降低了器件高度，减少了杂散电感。
具体地，柔性导电层5至少包括柔性键合线、键合带、高导电性金属或者非金属材料；结构型式包括与电极结构形状一致的整体结构和各种异型结构。更具体地，柔性导电层5所用材料为金属导电材料、非金属导电材料以及石墨烯、带金属覆层的非金属复合材料，结构型式为单层、多层、平板或者波浪形及其他用于满足力学条件和电气设计的结构型式。双面覆导电层的绝缘板10为各种非金属板以及具有用于绝缘和电气连接的各种结构形状。
如图3、6及12所示，所述E电极3靠近所述柔性导电层5的侧面上设置第二导电凸起3a，所述第二导电凸起3a与第一导电凸起10a相对应。
作为可选的实施方式，如图8所示，所述芯片组件4还包括第三端子(图中未标示)，所述第三端子通过G电极引线11与半导体器件的G电极7连接；还包括驱动电极6，所述驱动电极6通过G电极外连线12与G电极7连接。当芯片组件4还包括第三端子，第三端子通过G电极引线11与半导体器件的G电极7(例如可为G电极DBC)连接；G电极7则设置于双面覆导电层的绝缘板(例如可为双面覆铜的绝缘板)上，通过G电极引线11在功率型半导体器件的边缘进行等距离汇集，使得G电极引线11垂直于功率电流方向引出，避免了两者之间的相互干扰，实现了控制信号与功率电流的解耦，因此，功率型半导体器件多物理场解耦封装设计是解决封装结构可靠性关键所在。
进一步地，如图8所示，双面覆导电层的绝缘板10有若干绝缘块组成，若干绝缘块按对称布局，绝缘块上设置第一导电凸起10a，绝缘块的材质采用AlN材质，厚度根据绝缘电压设计确定，表面覆铜以便于双面焊接；第一导电凸起10a为紫铜材质(99.9％Cu)，其高度可根据结构需要进行调整。
更具体地，所述C电极1为C电极板，所述E电极3为E电极板，所述驱动电极6为PCB板；C电极板、E电极板及E电极法兰2b的材质均为紫铜材质(99.9％Cu)，表面镀镍处理；
还包括具有相对设置的第一开口端和第二开口端的绝缘体2，沿所述第一开口端和第二开口端的方向上，所述绝缘体2内部依次设置所述双面覆导电层的绝缘板10、芯片组件4、柔性导电层5、PCB板，所述C电极板适于封盖所述第一开口端，所述E电极板适于封盖所述第二开口端；所述绝缘体2的材质为陶瓷材质，表面覆釉。柔性导电层5和双面覆导电层的绝缘板10的表面镀高导电抗氧化镀层，例如镍层；
在实际制备过程中，C电极板、绝缘体2及E电极法兰2b可通过高温(例如1000℃)烧结为一体。
进一步地，沿所述第一开口端和第二开口端的方向上，所述绝缘体2的外侧面上间隔设置若干外延伞裙2a，通过设置外延伞裙2a来满足不同电压等级和污秽等级下的爬电要求；
所述绝缘体2内部设置绝缘层8，以填充位于所述柔性导电层5与C电极板之间的所述绝缘体2内部剩余空间，绝缘层8作为内部主绝缘介质，其材质一般采用环氧树脂或者硅凝胶，要求绝缘强度不低于20kV/mm，绝缘层8在升降温过程中不会与绝缘体2内部产生气息而破坏绝缘。
如图2所示，作为可选的实施方式，还包括导热层9，设置于所述绝缘体2内部且位于所述柔性导电层5与E电极板之间，以填充位于所述柔性导电层5与E电极板之间的所述绝缘体2内部剩余空间；导热层9的材质为可用于导热的具有弹性的固体、流体、粉体等绝缘、半绝缘以及金属材料；具体地，导热层9为导热硅脂和金属粉末均匀混合物，具备高导热率。通过上述设置，功率型半导体器件的热量垂直通过柔性导电层5，将热量传导给导热层9(也即所灌注的高导热材料)，高导热材料一方面增加器件封装的瞬时热熔，另一方面实现将热量导向侧边的电极和邻近电极。
进一步地，E电极上设置灌注孔3b，用于灌注高导热材料以形成导热层9。
进一步地，所述C电极与E电极外侧设置用于器件安装的定位孔。
此外，实现了将电极压力与接触电阻的解耦，避免了器件压力不均匀造成的多芯片并联不均流问题；柔性导电层5以及导热层9的设计，解决了接触热阻因为电极压力不均匀导致的散热均匀性差的问题，从而实现了压力与接触热阻的解耦设计；同时较薄的器件封装形式降低了器件封装内部的寄生参数，实现了较短的栅极信号与功率电流的共存区域，避免了二者的相互干扰，实现了控制信号与功率电流的解耦。
一种具体的实施方式，如图8、5和13所示，所述芯片组件4包括依次层叠设置的第一过渡层、芯片4b和第二过渡层，所述C电极1上设置用于放置芯片组件4的定位凹槽1a，所述第一过渡层设置于所述定位凹1a内，所述第二过渡层上设置第三导电凸起4d，所述第三导电凸起4d与柔性导电层5接触；第一过渡层为C垫片4a，第二过渡层为E垫片；C垫片4a和E垫片的材质可采用与芯片4b热特性，例如膨胀率匹配的材质，具体地，C垫片4a和E垫片的材质可采用纯钼(99.93％Mo)材质，表面先镀镍再镀银处理；第三导电凸起4d的材质采用紫铜材质，其高度可根据结构需要进行调整；如图9和13所示，芯片组件4的布局为对称设计；
芯片组件4采用框架固定，框架边缘注入绝缘材料固定于C电极表面，弥补功率半导体器件与电极材料膨胀率的差异，将功率半导体器件焊接或者烧结于C电极表面或者弥补功率半导体器件与电极材料膨胀率差异的匹配材料；功率半导体器件的单面或者双面烧结有利于弥补电极材料与功率半导体器件膨胀率差异的金属或者合金材料。
作为可选的实施方式，如图10所示，所述柔性导电层5上设置安装孔5a，用于将所述柔性导电层5安装于所述第三导电凸起4d上；具体地，可通过螺钉将柔性导电层5固定于第三导电凸起4d上；
所述柔性导电层5上设置连接孔5b，用于所述G电极外连线12通过连接孔5b贯穿所述柔性导电层5并连接至所述驱动电极6上，避免与柔性导电层5发生接触而短路；连接孔5b形状具体可为方孔。
所述柔性导电层5采用紫铜材质(99.9％Cu)，表面镀银处理，在功率型半导体器件封装结构中，柔性导电层5既为功率电流载体，又被设置于第一导电凸起10a与第二导电凸起3a之间，用于承受安装时的压力，为满足功率电流和芯片不承压的设计要求，厚度一般低于1mm。
如图11所示，所述驱动电极6上设置穿通孔6a，用于所述第二导电凸起3a通过所述穿通孔6a贯穿所述驱动电极6；所述驱动电极6上设置穿线孔6c，用于G电极外连线12引出和焊接；具体地，G电极引线11和G电极外连线12采用一定宽度和厚度的软铜箔材料，有效降低寄生电感。G电极7采用一定厚度的AlN材质，表面覆铜。当然，作为可变型的实施方式，G电极引线11和G电极外连线12可采用铝、金、银等各种金属引线或者长度在8mm以内的弹簧探针；
可选地，如图11所示，所述驱动电极6为具有若干铜层的PCB板；PCB板的绝缘材质为耐高温的聚醚醚酮(PEEK)；G电极7引出为多层铜层，有效降低了驱动回路的寄生电感；
所述驱动电极上设置等电位孔6b，所述等电位孔6b用于铜层间的电位连接。
进一步地，在所述柔性导电层5与C电极板之间的所述绝缘体2内部加入各种弹性体元件、高导热弹性体材料、压缩气体等，来减缓应力。
此外，上述功率型半导体器件封装结构采用柔性导电层5作为芯片并联及电流汇集的连接介质(Bus)，并将器件分割为上下两个区域，器件下半区通过AlN绝缘片和绝缘灌封材料的配合，解决场强集中，实现耐压要求，器件上半区填充导热硅脂，并实现辅助散热，采用层叠铜箔以焊接方式连接驱动PCB与栅极铜柱。压力施加于栅极铜柱和双面覆铜的绝缘板上，芯片不承受压力，电气连接可全部采用直接连接方式，没有使用任何弹簧，在一个实施例中，功率型半导体器件封装结构的尺寸为φ82×27mm3，共封装10枚IGBT芯片和10枚PiN芯片，功率密度为7.57W/mm3。
上述功率型半导体器件封装结构的制备工艺，包括如下步骤：
提供至少一个双面覆导电层的绝缘板和至少一个柔性导电层；
使绝缘板的一面与芯片组件的第一端子连接且使半导体器件的C电极与第一端子连接；
使绝缘板的另一面通过第一导电凸起与柔性导电层连接且使半导体器件的E电极与芯片组件的第二端子连接，并使柔性导电层与E电极连接。
进一步地，绝缘板的一面与芯片组件的第一端子连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
绝缘板的另一面与第一导电凸起之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
所述第一导电凸起与柔性导电层之间的连接压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种。
进一步地，半导体器件的C电极与第一端子之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
所述半导体器件的E电极与芯片组件的第二端子之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
柔性导电层与E电极之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种。
进一步地，所述使绝缘板的一面与芯片组件的第一端子连接且使半导体器件的C电极与第一端子连接，包括，
提供具有相对设置的第一开口端和第二开口端的绝缘体，C电极封盖所述第一开口端，沿所述第一开口端和第二开口端的方向上，在所述绝缘体内部依次装配双面覆导电层的绝缘板、芯片组件、柔性导电层，并在安装芯片组件的过程中，通过G电极引线将芯片组件的第三端子与半导体器件的G电极键合连接。
进一步地，在安装柔性导电层之后，在绝缘体内部灌注绝缘材料，并抽真空，形成绝缘层。
进一步地，在柔性导电层上安装驱动电极，并通过G极外连线连接G电极和驱动电极。
进一步地，用E电极封盖第二开口端，并通过E电极上的灌注孔，向绝缘体内部灌注导热材料，在其内形成导热层。
进一步地，在所述绝缘体内部依次装配双面覆导电层的绝缘板、芯片组件，包括，
将双面覆导电层的绝缘板、C垫片、芯片和E垫片依次放入焊接工装对应的孔位中，并且各部件间刷涂焊料，进行烧结。
为了详细说明本发明的制备工艺，如图14所示，提供了一种具体的功率型半导体器件封装结构的制备工艺，包括如下步骤：
(1)在封装外壳(包含C电极板(例如下铜基板)、绝缘体和E电极法兰)内部放入焊接工装；
(2)将芯片组件的零件(C垫片、芯片、E垫片、E外延铜柱34(也即第三导电凸起))和双面覆导电层的绝缘板(绝缘块、承压外延铜柱(也即第一导电凸起))依次放入焊接工装对应的孔位中，上述部件层间需刷涂焊料(纳米银焊膏)，进行烧结；
(3)焊接G电极引线(芯片至G电极DBC)和G极外连线(G电极DBC侧)
(4)焊接完成后，安装柔性导电层；
(5)灌注绝缘层6，并抽真空；
(6)安装驱动电极，焊接G极外连线至驱动电极，表面绝缘处理；
(7)将E电极板(也即上铜基板)与封装外壳进行冷压焊；
(8)通过E电极板开设的灌注孔灌入导热层；
(9)将灌注孔密封，整套封装工艺流程结束。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (8)

1.一种功率型半导体器件封装结构的制备工艺，包括如下步骤：
提供至少一个双面覆导电层的绝缘板和至少一个柔性导电层；
使绝缘板的一面与芯片组件的第一端子连接且使半导体器件的C电极与第一端子连接；
使绝缘板的另一面通过第一导电凸起与柔性导电层连接且使半导体器件的E电极与芯片组件的第二端子连接，并使柔性导电层与E电极连接。
2.根据权利要求1所述的制备工艺，其特征在于，绝缘板的一面与芯片组件的第一端子连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
绝缘板的另一面与第一导电凸起之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
所述第一导电凸起与柔性导电层之间的连接压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种。
3.根据权利要求1或2所述的制备工艺，其特征在于，半导体器件的C电极与第一端子之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
所述半导体器件的E电极与芯片组件的第二端子之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种；
柔性导电层与E电极之间的连接为压接、焊接、烧结、键合、铆接、螺丝连接、粘结中的任一种。
4.根据权利要求1或2所述的制备工艺，其特征在于，所述使绝缘板的一面与芯片组件的第一端子连接且使半导体器件的C电极与第一端子连接，包括，
提供具有相对设置的第一开口端和第二开口端的绝缘体，C电极封盖所述第一开口端，沿所述第一开口端和第二开口端的方向上，在所述绝缘体内部依次装配双面覆导电层的绝缘板、芯片组件、柔性导电层，并在安装芯片组件的过程中，通过G电极引线将芯片组件的第三端子与半导体器件的G电极键合连接。
5.根据权利要求4所述的制备工艺，其特征在于，在安装柔性导电层之后，在绝缘体内部灌注绝缘材料，并抽真空，形成绝缘层。
6.根据权利要求5所述的制备工艺，其特征在于，在柔性导电层上安装驱动电极，并通过G极外连线连接G电极和驱动电极。
7.根据权利要求6所述的制备工艺，其特征在于，用E电极封盖第二开口端，并通过E电极上的灌注孔，向绝缘体内部灌注导热材料，在其内形成导热层。
8.根据权利要求4-7中任一项所述的制备工艺，其特征在于，在所述绝缘体内部依次装配双面覆导电层的绝缘板、芯片组件，包括，
将双面覆导电层的绝缘板、C垫片、芯片和E垫片依次放入焊接工装对应的孔位中，并且各部件间刷涂焊料，进行烧结。
CN201910931349.XA 2019-09-29 2019-09-29 功率型半导体器件封装结构的制备工艺 Active CN110676176B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910931349.XA CN110676176B (zh) 2019-09-29 2019-09-29 功率型半导体器件封装结构的制备工艺
PCT/CN2019/109577 WO2021056604A1 (zh) 2019-09-29 2019-09-30 功率型半导体器件封装结构的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910931349.XA CN110676176B (zh) 2019-09-29 2019-09-29 功率型半导体器件封装结构的制备工艺

Publications (2)

Publication Number Publication Date
CN110676176A true CN110676176A (zh) 2020-01-10
CN110676176B CN110676176B (zh) 2021-04-13

Family

ID=69079958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910931349.XA Active CN110676176B (zh) 2019-09-29 2019-09-29 功率型半导体器件封装结构的制备工艺

Country Status (2)

Country Link
CN (1) CN110676176B (zh)
WO (1) WO2021056604A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021056603A1 (zh) * 2019-09-29 2021-04-01 全球能源互联网研究院有限公司 功率型半导体器件封装结构
CN115084058A (zh) * 2022-08-16 2022-09-20 杭州飞仕得科技有限公司 一种功率半导体器件封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449372A (zh) * 2006-05-19 2009-06-03 飞兆半导体公司 具有折叠式散热片的倒装芯片模制无引线封装
US20170194301A1 (en) * 2013-10-15 2017-07-06 Ixys Corporation Power Device Cassette With Auxiliary Emitter Contact
CN107622954A (zh) * 2017-08-08 2018-01-23 全球能源互联网研究院有限公司 功率半导体器件封装方法及封装结构
CN108172617A (zh) * 2017-12-23 2018-06-15 湖南大学 一种圆形大尺寸igbt芯片压接封装结构及制造方法
CN108281406A (zh) * 2017-12-11 2018-07-13 全球能源互联网研究院有限公司 一种功率器件封装结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355950B1 (en) * 2015-01-08 2016-05-31 Infineon Technologies Ag Power semiconductor module having low gate drive inductance flexible board connection
JP6769707B2 (ja) * 2015-12-03 2020-10-14 ローム株式会社 半導体モジュール
CN105957888B (zh) * 2016-06-27 2023-09-08 南方电网科学研究院有限责任公司 一种压接式igbt子模组和igbt模块封装结构
CN108520870B (zh) * 2018-04-16 2020-05-15 全球能源互联网研究院有限公司 一种功率器件封装结构
CN110556349B (zh) * 2019-09-29 2024-09-24 全球能源互联网研究院有限公司 功率型半导体器件封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449372A (zh) * 2006-05-19 2009-06-03 飞兆半导体公司 具有折叠式散热片的倒装芯片模制无引线封装
US20170194301A1 (en) * 2013-10-15 2017-07-06 Ixys Corporation Power Device Cassette With Auxiliary Emitter Contact
CN107622954A (zh) * 2017-08-08 2018-01-23 全球能源互联网研究院有限公司 功率半导体器件封装方法及封装结构
CN108281406A (zh) * 2017-12-11 2018-07-13 全球能源互联网研究院有限公司 一种功率器件封装结构及其制造方法
CN108172617A (zh) * 2017-12-23 2018-06-15 湖南大学 一种圆形大尺寸igbt芯片压接封装结构及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021056603A1 (zh) * 2019-09-29 2021-04-01 全球能源互联网研究院有限公司 功率型半导体器件封装结构
CN115084058A (zh) * 2022-08-16 2022-09-20 杭州飞仕得科技有限公司 一种功率半导体器件封装结构
CN115084058B (zh) * 2022-08-16 2022-11-11 杭州飞仕得科技有限公司 一种功率半导体器件封装结构

Also Published As

Publication number Publication date
CN110676176B (zh) 2021-04-13
WO2021056604A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN107170714B (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
JP4576448B2 (ja) 電力用半導体装置
JP6120704B2 (ja) 半導体装置
CN103579165B (zh) 一种全压接式功率器件
CN110676176B (zh) 功率型半导体器件封装结构的制备工艺
CN109817591B (zh) 一种高功率密度igbt模块的双面水冷散热结构及加工工艺
CN103515365A (zh) 一种大功率压接式igbt器件
CN105655306A (zh) 一种集成在散热基板上的双面焊接单面散热功率模块
CN105514095A (zh) 一种凸台高度可变的压接式igbt模块
WO2022111163A1 (zh) 半导体设备组件、压接式功率半导体模块及制造方法
CN110246835B (zh) 一种三维集成高压碳化硅模块封装结构
CN207165544U (zh) 一种设有双面散热装置的功率模块
CN203481226U (zh) 一种大功率压接式igbt器件
CN107749399B (zh) 一种功率芯片封装方法和结构
CN202695428U (zh) 一种igbt功率模块
CN113782504B (zh) 一种集成散热器的功率模块简化封装结构及制作方法
CN103545269B (zh) 一种大功率压接式igbt封装模块
CN210467812U (zh) 功率型半导体器件封装结构
CN112928090B (zh) 一种功率半导体芯片封装结构、封装方法及封装模块
CN110556349B (zh) 功率型半导体器件封装结构
CN108281406B (zh) 一种功率器件封装结构及其制造方法
CN211428144U (zh) 一种封装体散热结构及功率半导体器件
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN111710671A (zh) 一种高压功率半导体芯片的封装结构和封装方法
CN111540718B (zh) 一种碳化硅器件的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant