KR20220138057A - 태양 전지의 금속화 - Google Patents

태양 전지의 금속화 Download PDF

Info

Publication number
KR20220138057A
KR20220138057A KR1020227034774A KR20227034774A KR20220138057A KR 20220138057 A KR20220138057 A KR 20220138057A KR 1020227034774 A KR1020227034774 A KR 1020227034774A KR 20227034774 A KR20227034774 A KR 20227034774A KR 20220138057 A KR20220138057 A KR 20220138057A
Authority
KR
South Korea
Prior art keywords
metal
substrate
type
metal seed
emitter region
Prior art date
Application number
KR1020227034774A
Other languages
English (en)
Inventor
가브리엘 할리
스콧 해링턴
데이비드 디 스미스
Original Assignee
맥시온 솔라 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥시온 솔라 피티이. 엘티디. filed Critical 맥시온 솔라 피티이. 엘티디.
Publication of KR20220138057A publication Critical patent/KR20220138057A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

태양 전지의 금속화를 위한 접근법 및 생성되는 태양 전지가 기술된다. 일례에서, 태양 전지의 제조 방법은 기판 내에 또는 기판 위에 복수의 교번하는 N형 및 P형 영역들을 형성하는 단계를 포함한다. 이 방법은 또한 복수의 교번하는 N형 및 P형 영역들 상에 금속 시드 층을 형성하는 단계를 포함한다. 이 방법은 또한 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 금속 시드 층의 적어도 일부분을 패턴화하는 단계를 포함한다. 이 방법은 또한, 패턴화하는 단계 이후에, 교번하는 N형 및 P형 영역들 사이의 위치들에서 트렌치들을 형성하도록 에칭하여, 교번하는 N형 및 P형 영역들을 서로 격리시키는 단계를 포함한다.

Description

태양 전지의 금속화{METALLIZATION OF SOLAR CELLS}
본 개시내용의 실시예들은 재생가능 에너지의 분야이며, 특히, 태양 전지의 금속화를 위한 접근법 및 생성되는 태양 전지를 포함한다.
통상 태양 전지로서 알려진 광전지(photovoltaic cell)는 전기 에너지로의 태양 방사선의 직접 변환을 위한 잘 알려진 장치이다. 일반적으로, 태양 전지는, 기판의 표면 부근에 p-n 접합을 형성하기 위해 반도체 처리 기술을 사용하여 반도체 웨이퍼 또는 기판 상에 제조된다.
기판의 표면에 충돌하여 기판 내로 유입되는 태양 방사선은 기판의 대부분에 전자 및 정공 쌍을 생성한다. 전자 및 정공 쌍은 기판 내의 p-도핑된 영역 및 n-도핑된 영역으로 이동하며, 이로써 도핑된 영역들 사이의 전압차를 발생시킨다. 도핑된 영역들은 태양 전지 상의 전도성 영역들에 연결되어, 전지로부터 전지에 결합된 외부 회로로 전류를 보낸다.
효율은, 그것이 태양 전지의 발전 능력에 직접 관련되기 때문에, 태양 전지의 중요한 특성이다. 마찬가지로, 태양 전지의 제조에서의 효율은 그러한 태양 전지의 비용 효율성에 직접 관련된다.
따라서, 태양 전지의 효율을 증가시키기 위한 기술, 또는 태양 전지의 제조에 있어서의 효율을 증가시키기 위한 기술이 일반적으로 바람직하다. 본 개시내용의 일부 실시예들은 태양 전지 구조물을 제조하기 위한 신규한 공정을 제공함으로써 증가된 태양 전지 제조 효율을 허용한다.
본 개시내용의 일부 실시예들은 신규한 태양 전지 구조물을 제공함으로써 증가된 태양 전지 효율을 허용한다.
도 1a, 도 1b, 도 1c(i) 내지 도 1c(iv) 및 도 1d 내지 도 1f는 본 개시내용의 일 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도.
도 1a는 기판 위에 형성된 반도체 층 내의 복수의 교번하는 N형 및 P형 영역들의 형성 이후의 태양 전지 제조에서의 단계를 예시하는 도면.
도 1b는 반도체 층 상의 금속 시드 층의 형성 이후의 도 1a의 구조물을 예시하는 도면.
도 1c(i) 내지 도 1c(iv)는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 금속 시드 층의 적어도 일부분을 패턴화하는 단계 이후의 도 1b의 구조물을 위한 4개 옵션을 예시하는 도면.
도 1d는 교번하는 N형 및 P형 영역들 사이의 위치들에서 반도체 층 내의 트렌치들의 형성 이후의 도 1c(i) 내지 도 1c(iv)의 구조물을 예시하는 도면.
도 1e는 트렌치들 내의 패시베이션 재료의 형성 이후의 도 1d의 구조물을 예시하는 도면.
도 1f는 시드 층 부분들의 노출 및 그 위에서의 접점 구조물들의 도금 이후의 도 1e의 구조물을 예시하는 도면.
도 2는 본 개시내용의 일 실시예에 따른, 도 1a, 도 1b, 도 1c(i) 내지 도 1c(iv) 및 도 1d에 대응하는 바와 같은 태양 전지를 제조하는 방법에서의 작업들을 열거하는 흐름도.
도 3a 내지 도 3c는 본 개시내용의 다른 실시예에 따른, 다른 태양 전지의 제조에서의 다양한 단계의 단면도.
도 3a는 금속 시드 층 상의 레지스트 층의 형성 이후의 도 1b의 구조물을 예시하는 도면.
도 3b는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서의 금속 시드 층의 적어도 일부분의 패턴화 이후의 도 3a의 구조물을 예시하는 도면.
도 3c는 교번하는 N형 및 P형 영역들 사이의 위치들에서의 반도체 층 내의 트렌치들의 형성, 트렌치들 내의 패시베이션 재료의 형성, 및 후속하는 시드 층 부분들의 노출 및 그 위에서의 접점 구조물들의 도금 이후의 도 3b의 구조물을 예시하는 도면.
도 4a 내지 도 4c는 본 개시내용의 다른 실시예에 따른, 다른 태양 전지의 제조에서의 다양한 단계의 단면도.
도 4a는 금속 시드 층 상의 금속 포일 층의 형성 이후의 도 1b의 구조물을 예시하는 도면.
도 4b는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서의 금속 시드 층의 적어도 일부분의 패턴화 이후의 도 4a의 구조물을 예시하는 도면.
도 4c는 교번하는 N형 및 P형 영역들 사이의 위치들에서의 반도체 층 내의 트렌치들의 형성, 및 트렌치들 내의 패시베이션 재료의 형성 이후의 도 4b의 구조물을 예시하는 도면.
하기 상세한 설명은 사실상 단지 예시적인 것이며, 발명 요지 또는 출원의 실시예 및 그러한 실시예의 사용을 제한하도록 의도되지 않는다. 본 명세서에 사용되는 바와 같이, 단어 "예시적인"은 "예, 사례, 또는 실례로서의 역할을 하는" 것을 의미한다. 본 명세서에서 예시적인 것으로 기술된 임의의 구현예는 반드시 다른 구현예들에 비해 바람직하거나 유리한 것으로 해석되어야 하는 것은 아니다. 또한, 전술한 기술분야, 배경기술, 간략한 요약, 또는 하기의 발명을 실시하기 위한 구체적인 내용에서 제시되는 임의의 명시적 또는 묵시적 이론에 의해 구애되도록 의도되지 않는다.
본 명세서는 "하나의 실시예" 또는 "일 실시예"의 언급을 포함한다. 어구 "일 실시예에서" 또는 "실시예에서"의 출현은 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정 특징부들, 구조들 또는 특성들이 본 개시내용과 일치하는 임의의 적합한 방식으로 조합될 수 있다.
용어. 하기 단락들은 (첨부된 청구범위를 포함한) 본 개시내용에서 보여지는 용어들에 대한 정의 및/또는 맥락을 제공한다:
"포함하는". 이 용어는 개방형(open-ended)이다. 첨부된 청구범위에서 사용되는 바와 같이, 이 용어는 추가적인 구조물 또는 단계를 배제하지 않는다.
"~하도록 구성된". 다양한 유닛들 또는 구성요소들이 작업 또는 작업들을 수행"하도록 구성된" 것으로 기술되거나 청구될 수 있다. 그러한 맥락에서, "하도록 구성된"은 유닛들/구성요소들이 작동 동안에 이들 작업 또는 작업들을 수행하는 구조물을 포함한다는 것을 나타냄으로써 구조물을 함축하는 데 사용된다. 이와 같이, 유닛/구성요소는 명시된 유닛/구성요소가 현재 작동 중이지 않을 때에도(예를 들어, 온/활성 상태가 아닐 때에도) 작업을 수행하도록 구성된 것으로 말하여 질 수 있다. 유닛/회로/구성요소가 하나 이상의 작업을 수행 "하도록 구성된" 것임을 언급하는 것은, 그 유닛/구성요소에 대해 35 U.S.C §112의 6번째 단락을 적용하지 않고자 명백히 의도하는 것이다.
"제1", "제2" 등. 본 명세서에 사용되는 바와 같이, 이들 용어는 이들 용어가 선행하는 명사에 대한 라벨로서 사용되며, 임의의 유형의 순서화(예컨대, 공간적, 시간적, 논리적 등)를 암시하지 않는다. 예를 들어, "제1" 태양 전지에 대한 언급은 반드시 이러한 태양 전지가 순서에 있어서 첫 번째 태양 전지임을 암시하지는 않으며; 대신에 용어 "제1"은 이러한 태양 전지를 다른 태양 전지(예컨대, "제2" 태양 전지)와 구별하는 데 사용된다.
"결합된" - 하기의 설명은 함께 "결합되는" 요소들 또는 노드들 또는 특징부들을 언급한다. 본 명세서에서 사용된 바와 같이, 명시적으로 달리 언급되지 않는 한, "결합된"은 하나의 요소/노드/특징부가, 반드시 기계적으로는 아니게, 다른 요소/노드/특징부에 직접적으로 또는 간접적으로 결합됨(또는 그것과 직접적으로 또는 간접적으로 연통됨)을 의미한다.
또한, 소정 용어는 또한 단지 참조의 목적으로 하기 설명에 사용될 수 있으며, 따라서 제한하고자 의도되지 않는다. 예를 들어, "상부", "하부", "위", 및 "아래"와 같은 용어는 참조되는 도면에서의 방향을 지칭한다. "전면", "배면", "후방", "측방", "외측" 및 "내측"과 같은 용어는 논의 중인 구성요소를 기술하는 본문 및 연관 도면을 참조함으로써 명확해지는 일관된, 하지만 임의적인 좌표계 내에서 구성요소의 부분들의 배향 및/또는 위치를 기술한다. 그러한 용어는 위에서 구체적으로 언급된 단어, 이의 파생어 및 유사한 의미의 단어를 포함할 수 있다.
태양 전지의 금속화를 위한 접근법 및 생성되는 태양 전지가, 본 명세서에서 기술된다. 하기 설명에서, 본 개시내용의 실시예의 완전한 이해를 제공하기 위해, 특정 공정 흐름 작업들과 같은 다수의 특정 상세 사항이 기재된다. 본 개시내용의 실시예가 이러한 특정 상세 사항 없이도 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 경우에, 리소그래피(lithography) 및 패턴화(patterning) 기술과 같은 잘 알려진 제조 기술은 본 개시내용의 실시예를 불필요하게 모호하게 하지 않도록 상세히 기술되지 않는다. 또한, 도면에 도시된 다양한 실시예가 예시적인 표현이고, 반드시 축척대로 그려진 것은 아니라는 것을 이해하여야 한다.
태양 전지의 제조 방법이 본 명세서에 개시된다. 일 실시예에서, 태양 전지의 제조 방법은 기판 내에 또는 기판 위에 복수의 교번하는 N형 및 P형 영역들을 형성하는 단계를 포함한다. 이 방법은 또한 복수의 교번하는 N형 및 P형 영역들 상에 금속 시드 층을 형성하는 단계를 포함한다. 이 방법은 또한 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 금속 시드 층의 적어도 일부분을 패턴화하는 단계를 포함한다. 이 방법은 또한, 패턴화하는 단계 이후에, 교번하는 N형 및 P형 영역들 사이의 위치들에서 트렌치들을 형성하도록 에칭하여, 교번하는 N형 및 P형 영역들을 서로 격리시키는 단계를 포함한다.
또한 본 명세서에는 태양 전지가 개시된다. 일 실시예에서, 태양 전지는 기판을 포함한다. 반도체 이미터 영역이 기판 내에 또는 기판 위에 배치된다. 접점 구조물이 반도체 이미터 영역에 전기적으로 연결되며, 접점 구조물은 반도체 이미터 영역의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료, 및 전체 금속 시드 재료 상에 배치되고 이를 덮는 금속 포일 재료를 포함한다.
다른 실시예에서, 태양 전지는 기판을 포함한다. 반도체 이미터 영역이 기판 내에 또는 기판 위에 배치된다. 접점 구조물이 반도체 이미터 영역에 전기적으로 연결되며, 접점 구조물은 반도체 이미터 영역의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료 및 금속 시드 재료 상에 배치되는 레지스트 재료를 포함하며, 레지스트 재료는 금속 시드 재료의 일부분을 노출시키는, 내부에 형성된 개구를 갖는다. 접점 구조물은 또한 레지스트 재료의 개구 내에 배치되고 금속 시드 재료와 접촉하는 금속 구조물을 포함한다.
본 명세서에 기술된 하나 이상의 실시예는 통합된 금속의 태양 전지 아키텍처에 관한 것이다. 실시예들은 규소 트렌치 에칭 공정 동안 부분적으로 스크라이빙(scribing)된 금속 시드 층을 패턴화하기 위해 텍스처화 습식 에칭 공정의 사용을 포함할 수 있다. 다른 실시예들은 금속 시드 층의 전체 두께를 관통하여 레이저 스크라이빙하는 것을 포함한다. 종래의 제조 기법들은 본 명세서에 기술된 접근법들을 사용하여 간략화될 수 있다. 일부 실시예에서, 금속화 처리는 기판 패시베이션 및 텍스처화 작업들 이전에 수행된다.
맥락을 제공하기 위하여, 기판 위의 이미터 영역들의 형성을 포함하는 배면 접점 태양 전지 제조는 복잡하고 비용이 많이 들 수 있다. 추가적으로, 하나 이상의 고온 처리 작업들은 일반적으로 그러한 처리 기법들, 예컨대, 인(P)-드라이브(drive) 작업 동안 섭씨 800도 초과의 온도에서의 처리와 연계된다. 그러한 고온 처리는 일반적으로, 연관된 고온 노(high temperature furnace) 내의 확산 및 오염으로 인해 금속의 사용을 방해한다. 따라서, 종래의 처리 기법들은 일반적으로 태양 전지가 패시베이션된 이후에 금속화를 포함한다.
일부 고-효율 배면 접점, 배면 접합 태양 전지에 대해, P와 N 경계면에 의해 형성된 접합은 높은 재결합의 영역이며, 후술되는, 도 1f의 116에 의해 도시된 바와 같이, P 및 N 영역들 사이의 "트렌치"의 형성에 의해 제거되어야 한다. 배면에서의 Si 내의 트렌치의 형성은 또한 일반적으로, 고 효율을 유지하기 위하여 트렌치의 패시베이션을 요구한다. 능동 반도체의 후속 금속화 동안에, 금속은 또한 패턴화되고 P 및 N 영역들 사이에서 격리된다. 규소 반도체들에 대한 전형적인 에칭제는 수성 수산화물이다. 알루미늄과 같은 금속들은 또한 이 화학물질로 에칭되고, 따라서, 존재한다면, 이 화학물질을 이용한 에칭 동안에 보호될 필요가 있다. 그러나, KOH계 화학물질(예로서)이, 알루미늄 금속화를 패턴화하기 위해 금속화 단계 동안에 사용될 수 있다. 이 예에서, KOH는 "프론트-엔드(front-end)" 동안 Si를 패턴화 및 텍스처화하는 데 사용될 것이고, 이어서 추후에 백-엔드(back-end) 금속화 동안에 알루미늄을 패턴화하는 데 사용될 것이다. 그 결과는 다음의 일련의 과잉(redundant) 패턴화 공정 작업들이다: 서로 맞물린 배면 접점 전지를 형성하기 위한, Si 트렌치 형성, 마스킹, 에칭, 접점 개구, 금속 격리 등.
본 개시내용의 실시예들에 따르면, 금속이 Si 트렌치 형성 이전에 블랭킷 형태로 침착되는 경우, Si 내의 P 및 N 영역들 둘 다뿐만 아니라 동시에 금속의 두 극성들을 격리시키고, 텍스처화를 수행하는 동안 에칭 화학물질을 사용해 패턴화를 완료하는 것이 가능하며, 이로써 이러한 과잉을 제거하게 된다. 그러한 공정은 금속화 시퀀스의 적어도 일부를 패시베이션 이전으로 이동시킬 것을 요구할 수 있으므로, 패시베이션 동작들을 위한 온도는 예를 들어, 대략 섭씨 400도 미만으로 제한될 수 있다. 따라서, 본 명세서에 기술된 하나 이상의 실시예에 따르면, 과잉 작업들을 제거하는, 조합된 이미터/금속화 공정 기법들을 가능하게 하기 위한 저온 패시베이션 접근법들이 기술된다.
다른 실시예와 관련하여 기술되는 바와 같이, 트렌치의 존재로 인해 전면 및 배면 텍스처화 둘 모두를 갖는 것으로 기술된 태양 전지의 경우, 예를 들어, 수산화물계 에칭에 의해, 금속화 시퀀스의 적어도 일부를 텍스처화 이전으로 가져오게 되면, 이 에칭을 사용하여, 격리 단계를 완료하고/하거나 패턴화 단계에 의해 야기된 손상을 제거하는 것이 가능해진다. 따라서, 레이저의 사용을 포함하는, 패턴화를 위한 잠재적 옵션들이 이용할 수 있게 된다.
보다 상세하게는, 본 명세서에 기술된 실시예들은, 낮은 응력, 직선 전방 정렬(straight forward alignment) 및, 가능하게는, 저온(예를 들어, 대략 섭씨 400도 미만) 처리를 포함하는 간략화된 금속화 기법들을 가능하게 한다. 일 실시예에서, 조합된 트렌치 및 접점 마스크 공정 기법은 패턴화를 용이하게 하고, 다른 식으로 트렌치 형성과 연관된 위험들을 완화한다. 일 실시예에서, 금속 시드 층의 형성은 전지 패시베이션 이전에 수행된다. 그 실시예에서, 패시베이션 작업은, 금속 시드 층을 어닐링하여 아래에 놓인 규소 이미터 영역들에 양호한 접착력을 제공하고, 가능하게는, 추가적인 어닐링 작업들을 제거하는 데 사용될 수 있다. 다른 실시예들에서, 금속 포일이 공정 흐름 내에 통합된다.
제1 양태에서, 도 1a, 도 1b, 도 1c(i) 내지 도 1c(iv) 및 도 1d 내지 도 1f는 본 개시내용의 일 실시예에 따른, 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다. 도 2는 본 개시내용의 일 실시예에 따른, 도 1a, 도 1b, 도 1c(i) 내지 도 1c(iv) 및 도 1d에 대응하는 바와 같은 태양 전지를 제조하는 방법에서의 작업들을 열거하는 흐름도(200)이다.
도 1a는 기판 위에 형성된 반도체 층 내의 복수의 교번하는 N형 및 P형 영역들의 형성 이후의 태양 전지 제조에서의 단계를 예시한다. 도 1a 및 흐름도(200)의 대응하는 작업(202)을 참조하면, 복수의 교번하는 N형(106) 및 P형(108) 영역들이 기판(100) 위에 형성된 반도체 층(104) 내에 형성된다. 특히, 기판(100)은, 각각 N형 반도체 영역들(106) 또는 P형 반도체 영역들(108)과 기판(100) 사이의 개재되는 재료로서 얇은 유전체 재료(102) 상에 배치된 N형 반도체 영역들(106) 및 P형 반도체 영역들(108)을 기판 위에 배치하였다. 기판(100)은 N형 반도체 영역들(106) 및 P형 반도체 영역들(108)이 형성되는 배면 표면 반대편에 수광 표면(101)을 갖는다.
일 실시예에서, 기판(100)은 벌크 단결정 N형 도핑된 규소 기판과 같은 단결정 규소 기판이다. 그러나, 기판(100)이 전체 태양 전지 기판 상에 배치된, 다결정 규소 층과 같은 층일 수 있다는 것이 이해될 것이다. 일 실시예에서, 얇은 유전체 층(102)은 대략 2 나노미터 이하의 두께를 갖는 터널링 산화규소 층이다. 하나의 그러한 실시예에서, 용어 "터널링 유전체 층"은, 그것을 통해 전기 전도가 달성될 수 있는 매우 얇은 유전체 층을 지칭한다. 전도는, 양자 터널링(quantum tunneling), 및/또는 유전체 층 내의 얇은 지점(spot)들을 통한 직접적인 물리적 연결의 작은 영역들의 존재로 인해 이루어질 수 있다. 일 실시예에서, 터널링 유전체 층은 얇은 산화규소 층이거나 그것을 포함한다.
일 실시예에서, 복수의 교번하는 N형(106) 및 P형(108) 영역들을 갖는 반도체 층(104)은 예를 들어, 플라즈마-강화 화학 증착(PECVD) 공정을 사용함으로써 형성된 다결정 규소로부터 형성된다. 하나의 그러한 실시예에서, N형 다결정 규소 영역들(106)은 인과 같은 N형 불순물로 도핑된다. P형 다결정 규소 영역들(108)은 붕소와 같은 P형 불순물로 도핑된다.
도 1b는 반도체 층 상의 금속 시드 층의 형성 이후의 도 1a의 구조물을 예시한다. 도 1b 및 흐름도(200)의 대응하는 작업(204)을 참조하면, 금속 시드 층(110)이 반도체 층(104) 상에 형성된다.
일 실시예에서, 금속 시드 층(110)은 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함한다. 하나의 그러한 실시예에서, 금속 시드 층(110)은 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 금속 층, 티타늄 및 텅스텐(TiW)을 포함하는 제2 금속 층, 및 구리를 포함하는 제3 금속 층을 포함한다. 다른 실시예에서, 금속 시드 층(110)은 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 금속 층, 니켈을 포함하는 제2 금속 층을 포함한다.
다른 실시예에서, 도시되지는 않았지만, 산화규소 층과 같은 유전체 층이 반도체 층(104) 표면 상에 형성되고, 반도체 층(104) 표면을 부분적으로 노출시키기 위해 패턴화되며, 이어서 전체 표면은 금속 시드 층(110)으로 덮인다. 그 실시예에서, 얇은 산화물 층을 포함함으로써 광학적 특성들을 향상시킬 수 있는데, 이는 금속 시드 층에 비해 산화물이 Si에 대한 보다 양호한-매칭(better-matched) 굴절률을 갖기 때문이다.
도 1c(i) 내지 도 1c(iv)는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 금속 시드 층의 적어도 일부분을 패턴화하는 단계 이후의 도 1b의 구조물을 위한 4개 옵션을 예시한다. 도 1c(i) 내지 도 1c(iv) 및 흐름도(200)의 대응하는 작업(206)을 참조하면, 금속 시드 층(110)의 적어도 일부분은 각각 교번하는 N형 및 P형 영역들(106, 108) 사이의 위치들과 정렬되는 영역들에서 레이저 융삭(laser ablation)된다. 패턴화는 교번하는 N형 및 P형 영역들(106, 108) 사이에 트렌치들(112)을 형성한다. 일 실시예에서, 패턴화는 레이저 융삭을 사용함으로써 달성된다.
도 1c(i)를 특히 참조하면, 일 실시예에서, 금속 시드 층(110)의 패턴화는 전체 금속 시드 층(110)을 관통하여, 전체 반도체 층(104)을 관통하여, 그리고 가능하게는, 얇은 유전체 재료(102)를 관통하여 그리고 기판(100) 내로 수행된다. 도 1c(ii)를 특히 참조하면, 다른 실시예에서, 금속 시드 층(110)의 패턴화는 금속 시드 층(110)의 일부분만을 관통하여 수행된다. 도 1c(iii)를 특히 참조하면, 다른 실시예에서, 금속 시드 층(110)의 패턴화는 전체 금속 시드 층(110)을 관통하여 수행되지만, 전체 반도체 층(104) 내로 연장되지는 않는다. 도 1c(iv)를 특히 참조하면, 다른 실시예에서, 금속 시드 층(110)의 패턴화는 전체 금속 시드 층(110)을 관통하여 수행되고, 반도체 층(104) 내로 연장되지만 반도체 층(104)을 관통하여 수행되지는 않는다.
도 1d는 교번하는 N형 및 P형 영역들 사이의 위치들에서의 반도체 층 내의 트렌치들의 형성 이후의 도 1c(i) 내지 도 1c(iv)의 구조물을 예시한다. 도 1d 및 흐름도(200)의 대응하는 작업(208)을 참조하면, 트렌치들(114)이 교번하는 N형 및 P형 영역들(106, 108) 사이의 위치들에서 반도체 층(104) 내에 형성되어, 교번하는 N형 및 P형 영역들(106, 108)을 서로 격리시킨다.
도 1d를 참조하면, 트렌치들(112)의 깊이의 정도, 도 1c(i) 내지 도 1c(iv)에 도시된 다양한 예에 상관없이, 트렌치들(114)은, 전체 금속 시드 층(110)을 관통하여, 전체 반도체 층(104)을 관통하여, 얇은 유전체 재료(102)를 관통하여, 그리고 기판(100) 내로 형성된다. 일 실시예에서, 트렌치들(114)을 형성하도록 수행되는 에칭은 수성 수산화물계 용액을 사용하는 에칭을 포함한다. 일 실시예에서, 도 1d에 도시된 바와 같이, 트렌치들(114)을 형성하기 위한 에칭은 수광 표면(101) 및 트렌치들(114)의 바닥 둘 모두를 텍스처화하여 텍스처화된 표면(116)을 형성하는 것을 포함한다. 일 실시예에서, 에칭은 패턴화 공정에서의 임의의 손상의 제거, 예를 들어, 열 영향부(heat-affected-zone) 또는 레이저 기반 패턴화에서의 임의의 광학적(photo-optical) 손상의 제거, 또는 임의의 기계적 기반 패턴화에서의 기계적 손상의 제거를 포함한다. 일 실시예에서, 텍스처화된 표면은, 입사광을 산란시켜 태양 전지의 노출된 기판(100) 표면들로부터 반사되는 광의 양을 감소시키기 위한, 규칙적 또는 불규칙적 형상의 표면을 갖는 표면일 수 있다. 일 실시예에서, 금속 층(110)은 에칭 공정 동안에, 에칭 공정을 위한 마스크로서 기능하는 에칭 레지스트로서 사용된다. 일 실시예에서, 비교적 두꺼운 금속(예를 들어, 대략 20 마이크로미터 초과)이 금속 시드 층에 접합되고, 금속 시드 층과 함께 패턴화됨으로써, 두꺼운-금속 층은 에칭 레지스트로서 역할을 하게 된다. 특정 실시예에서, 두께는 에칭 동안에 소모되는 부분을 고려하도록 선택되지만, 최종 두께는 완성된 디바이스의 전기적 및 기계적 특성들에 대해 충분한 상태로 남아 있다.
도 1e는 트렌치들 내의 패시베이션 재료의 형성 이후의 도 1d의 구조물을 예시한다. 도 1e를 참조하면, 패시베이션 재료 층(118)이 트렌치들(114) 내에 형성되고, 일 실시예에서는, 금속 시드 층(110)을 덮는다. 일 실시예에서, 패시베이션 재료 층(118)은 바닥 반사 방지 코팅(bottom anti-reflective coating, BARC) 재료, 또는 질화규소와 같은 다른 패시베이션 재료이다. 일 실시예에서, 패시베이션 층은 또한 역방향 바이어스 항복을 제공하며, 이는 일반적으로 고온 POCl3 확산 작업을 통해 획득된다. 그러한 확산 단계 없이, 트렌치는 약하게 도핑되지 않으며, 항복 경로를 제공하지 않을 수 있다. 대략 5V 미만의 범위에서 역방향 바이어스 항복을 유지하기 위하여, a-Si, 도핑된 a-Si, AlOx, 또는 다른 높은 밴드 갭 유전체들과 조합된 SiN과 같은 패시베이션 재료들이 사용될 수 있다.
도 1f는 시드 층 부분들의 노출 및 그 위에서의 접점 구조물들의 도금 이후의 도 1e의 구조물을 예시한다. 도 1f를 참조하면, 금속 시드 층 부분들(110)은, 예를 들어, 레이저 융삭에 의해 패시베이션 재료 층(118)을 패턴화함으로써 노출된다. 이어서 N형(106) 영역들을 위한 접점 구조물들(120) 및 P형 영역들(108)을 위한 접점 구조물들(122)이, 예를 들어, 구리로 도금함으로써, 금속 시드 층(110)의 노출된 부분들 상에 형성된다. 도 1f를 다시 참조하면, 추가적인 실시예들은, 수광 표면(101) 상의 패시베이션 및/또는 반사 방지 코팅(ARC) 층들(총괄적으로 층(124)으로 도시됨)의 형성을 포함할 수 있다. 패시베이션 및/또는 ARC 층들의 형성의 시기는 달라질 수 있다는 것이 인식될 것이다.
도 1f의 구조물을 참조하면, 일 실시예에서, 태양 전지는 기판(100)을 포함한다. 반도체 이미터 영역(106 또는 108)이 기판(100) 위에 배치된다. 일 실시예에서, 금속화 이전에, 반도체 내의 도펀트들이 예를 들어, 열 또는 레이저 작업을 통해 활성화된다. 일 실시예에서, 반도체 층의 표면은, 예를 들어, 임의의 도펀트 활성화 후에 존재할 수 있는 임의의 산화물의 국부적 또는 블랭킷 제거에 의해, 금속과 접촉할 준비가 된다. 예를 들어, 열 활성화의 경우, 금속 접촉에 장벽이 될 수 있는 얇은-산화물이 존재할 수 있다. 접점 구조물이 반도체 이미터 영역(106 또는 108)에 전기적으로 연결되며, 반도체 이미터 영역(106 또는 108)의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료(110)를 포함한다. 패시베이션 재료(118)가 금속 시드 재료(110) 상에 배치된다. 이어서, 트렌치(116)가 시드 스택을 부분적으로 또는 완전히 관통하여 형성되어, 금속과 반도체의 N 및 P 영역들 둘 다를 격리시키도록 한다. 이어서, 구조물은, 트렌치 및 전면 표면을 텍스처화하고 패턴화 공정에서의 임의의 손상을 제거하기 위해, 에칭된다. 패시베이션 재료(118)는 내부에 형성된 개구를 가져서, 금속 시드 재료(110)의 일부분을 노출시킨다. 접점 구조물은 또한, 패시베이션 재료(118)의 개구 내에 배치되고 금속 시드 재료(110)와 접촉하는 금속 구조물(120 또는 122)을 포함한다. 하나의 그러한 실시예에서, 기판(100)은 N형 단결정 규소 기판이고, 반도체 이미터 영역(106 또는 108)은 N형 또는 P형 다결정 규소 이미터 영역이다. 금속 시드 재료(들)(110)는 Ta, Ag, 또는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 부분을 포함한다. 금속 시드 층은 또한, 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW)을 포함하거나 니켈을 포함하는 제2 또는 제3 부분을 포함한다. 일 실시예에서, 상부 금속 시드 층은 에칭제에 노출되며 내에칭성이다. 수산화물계 에칭제들의 경우, 이것은 Ni, Ta, Ag 등의 노출된 부분을 포함할 수 있다. 금속 구조물(120 또는 124)은, 패시베이션 층을 통해 금속 시드 층에 접합되는, 도금된 구리, 또는 금속 포일(예를 들어, Al)을 포함한다.
제2 양태에서, 레지스트 층이, 금속 시드 층을 패턴화하기 전에 금속 시드 층 상에 형성된다. 예를 들어, 도 3a 내지 도 3c는 본 개시내용의 다른 실시예에 따른, 다른 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다. 금속 시드 층 상부의 레지스트 층의 형성은, 그렇지 않으면 예를 들어, 수산화물 기반 에칭제 내부에서 에칭될 상부-층 시드 층 금속들(예를 들어, Al, Cu)이 견뎌내게 할 수 있다. 이러한 방식으로, Al-단독 시드 층이 침착될 수 있으며, 이는 후속 Al-포일 접합 단계에 선호될 수 있다. 대조적으로, Cu 상부 시드 층은 도금 기반 용액에 바람직할 수 있다. 또한, 패시베이션 재료(332) 및 침착 방법에 따라, 레지스트 재료(330)는 공격적인(aggressive) 가스들로부터의 부식으로부터 보호를 제공할 수 있다. 예를 들어, Cu 시드 층 층들이 암모니아계 가스들에 의해 부식될 수 있다는 것이 알려져 있다. 일부 패시베이션 층들(예를 들어, SiN)의 형성 시에 암모니아 가스가 존재할 수 있으므로, 상부 Cu 시드 층은 트렌치 패시베이션 단계 동안 보호되어야 한다.
도 3a는 금속 시드 층 상의 레지스트 층의 형성 이후의 도 1b의 구조물을 예시한다. 도 3a를 참조하면, 금속 시드 층(110) 상에 레지스트 층(330)이 형성된다. 일 실시예에서, 레지스트 층(330)은 바닥 반사 방지 코팅(BARC) 재료, 또는 질화규소와 같은 다른 패시베이션 재료이다. 레지스트 층의 재료에 대한 다른 가능성은 인쇄된(printed), 분사된(sprayed), 또는 시트들 형태로 침착된, 산화물, 폴리머를 포함한다.
도 3b는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서의 금속 시드 층의 적어도 일부분의 패턴화 이후의 도 3a의 구조물을 예시한다. 도 3b를 참조하면, 트렌치들(112)이 레지스트 층(330) 내에 형성되고, 적어도 부분적으로 금속 시드 층(110) 내로 형성된다. 도 3b에 도시된 트렌치들(112)은 도 1c(i)에 도시된 깊이와 유사한 정도의 깊이들을 갖지만, 도 1c(ii) 내지 도 1c(iv)와 관련하여 기술된 바와 같은, 다른 트렌치(112) 깊이 정도들이 적합할 수 있다는 것이 인식될 것이다. 일 실시예에서, 패턴화는 레이저 융삭을 사용함으로써 달성된다.
도 3c는 교번하는 N형 및 P형 영역들 사이의 위치들에서의 반도체 층 내의 트렌치들의 형성, 트렌치들 내의 패시베이션 재료의 형성, 및 후속하는 시드 층 부분들의 노출 및 그 위에서의 접점 구조물들의 도금 이후의 도 3b의 구조물을 예시한다. 도 3c를 참조하면, (도 1d와 관련하여 기술된 트렌치들(114)과 유사한) 트렌치들이 교번하는 N형 및 P형 영역들(106, 108) 사이의 위치들에서 반도체 층(104) 내에 형성되어, 교번하는 N형 및 P형 영역들(106, 108)을 서로 격리시킨다. 패시베이션 재료 층(118)과 유사할 수 있는 패시베이션 재료 층(332)이 트렌치들 내에 형성되고, 일 실시예에서, 레지스트 층(330)을 덮는다. 금속 시드 층 부분들(110)은 예를 들어, 레이저 융삭에 의해, 패시베이션 재료 층(332) 및 레지스트 층(330)을 패턴화함으로써 노출된다. 대안적으로, 레지스트 층(330)은, 패시베이션 단계 동안에 시드의 보호가 요구되지 않는 경우, 예를 들어, 잉크-스트립에 의해, 패시베이션 이전에 완전히 제거될 수 있다. 이어서 N형(106) 영역들을 위한 접점 구조물들(120) 및 P형 영역들(108)을 위한 접점 구조물들(122)이, 예를 들어, 구리로 도금함으로써, 금속 시드 층(110)의 노출된 부분들 상에 형성된다. 도 3c를 다시 참조하면, 추가적인 실시예들은, 수광 표면(101) 상의 패시베이션 및/또는 반사 방지 코팅(ARC) 층들(총괄적으로 층(124)으로 도시됨)의 형성을 포함할 수 있다. 패시베이션 및/또는 ARC 층들의 형성의 시기는 달라질 수 있다는 것이 인식될 것이다.
도 3c의 구조물을 참조하면, 일 실시예에서, 태양 전지는 기판(100)을 포함한다. 반도체 이미터 영역(106 또는 108)이 기판(100) 위에 배치된다. 접점 구조물이 반도체 이미터 영역(패턴화된 표면 산화물을 갖고 있거나 갖고 있지 않음)(106 또는 108)에 전기적으로 연결되며, 반도체 이미터 영역(106 또는 108)의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료(110)를 포함한다. 레지스트(330)가 금속 시드 재료(110) 상에 배치된다. 반도체 내의 P 및 N 영역들 및 금속 시드 재료를 격리시키기 위해, 트렌치가 레지스트를 적어도 부분적으로 관통하여 형성된다. 전면, 트렌치를 텍스처화하고, 트렌치 패턴화 공정에서의 임의의 잔류 손상을 제거하기 위해, 에칭제가 사용될 수 있다. 에칭 후, 트렌치는 SiN, 도핑된 비정질 Si, AlOx와 같은 패시베이션 재료로 패시베이션된다. 다음으로, 레지스트 재료(330) 및 패시베이션 재료(332)는 내부에 형성된 개구를 가져서, 금속 시드 재료(110)의 일부분을 노출시킨다. 접점 구조물은 또한, 레지스트 재료(330)의 개구 내에 배치되고 금속 시드 재료(110)와 접촉하는 금속 구조물(120 또는 122)을 포함한다. 하나의 그러한 실시예에서, 기판(100)은 N형 단결정 규소 기판이고, 반도체 이미터 영역(106 또는 108)은 N형 또는 P형 다결정 규소 이미터 영역이다. 금속 시드 재료(110)는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 부분을 포함한다. 금속 시드 층은 또한, 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW)을 포함하거나 니켈을 포함하는 제2 부분을 포함할 수 있다. 금속 구조물(120 또는 124)은 개구들 내에 도금된 구리뿐만 아니라, 금속 시드 층에 침착 또는 접합된 다른 금속, 예컨대 알루미늄(인쇄 또는 레이저 접합됨)을 포함한다. 일 실시예에서, 패시베이션 층(332)이 레지스트 재료(330) 위에 포함된다.
제3 양태에서, 금속 포일 층이, 금속 시드 층을 패턴화하기 전에 금속 시드 층 상에 형성된다. 예를 들어, 도 4a 내지 도 4c는 본 개시내용의 다른 실시예에 따른, 다른 태양 전지의 제조에서의 다양한 단계의 단면도를 예시한다.
도 4a는 금속 시드 층 상의 금속 포일 층의 형성 이후의 도 1b의 구조물을 예시한다. 도 4a를 참조하면, 금속 시드 층(110) 상에 금속 포일 층(440)이 형성된다.
일 실시예에서, 금속 포일 층(440)은 알루미늄 포일 층이다. 하나의 그러한 실시예에서, 금속 포일 층(440)은 대략 5 내지 100 마이크로미터 범위의 두께, 바람직하게는, 대략 50 내지 100 마이크로미터 범위의 두께를 갖는 알루미늄(Al) 포일이다. 일 실시예에서, 금속 포일 층(440)은, 레이저 용접 공정, 열 압착 공정 또는 초음파 접합 공정과 같은, 그러나 이들로 제한되지 않는 기술을 사용함으로써, 복수의 금속 시드 재료 영역들(114)에 접착된다.
도 4b는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서의 금속 시드 층의 적어도 일부분의 패턴화 이후의 도 4a의 구조물을 예시한다. 도 4b를 참조하면, 트렌치들(112)이 금속 포일 층(440) 내에 형성되고, 적어도 부분적으로 금속 시드 층(110) 내로 형성된다. 도 4b에 도시된 트렌치들(112)은 도 1c(i)에 도시된 깊이와 유사한 정도의 깊이들을 갖지만, 도 1c(ii) 내지 도 1c(iv)와 관련하여 기술된 바와 같은, 다른 트렌치(112) 깊이 정도들이 적합할 수 있다는 것이 인식될 것이다. 일 실시예에서, 패턴화는 레이저 융삭을 사용함으로써 달성된다.
도 4c는 교번하는 N형 및 P형 영역들 사이의 위치들에서의 반도체 층 내의 트렌치들의 형성, 트렌치들 내의 패시베이션 재료의 형성, 및 후속하는 금속 포일 층 부분들의 노출 및 그것들과의 접촉 이후의 도 4b의 구조물을 예시한다. 도 4c를 참조하면, 트렌치들이 교번하는 N형 및 P형 영역들(106, 108) 사이의 위치들에서 반도체 층(104) 내에 형성되어, 교번하는 N형 및 P형 영역들(106, 108)을 서로 격리시킨다. 패시베이션 재료 층(118)과 유사할 수 있는 패시베이션 재료 층(442)이 트렌치들 내에 형성되고, 일 실시예에서, 금속 포일 층(440)을 덮는다. 포일 기반 실시예에서는 전통적인 의미에서의 추가적 금속 접점들이 필요하지 않을 수 있는데, 이는 포일이 이미 일차(primary) 전도체이며 더 이상의 금속이 '셀-상(on-cell)'에서 필요하지 않기 때문이라는 것이 인식될 것이다. 포일에 대한 요구될 수 있는 유일한 접촉은, 셀간 상호연결의 용도, 및 테스트의 용도이다. 일 실시예에서, 패시베이션 재료 층(442)의 부분들을 천공(piercing)함으로써 금속 포일 층(440)에 대한 전기적 접촉이 만들어진다.
도 4c의 구조물을 참조하면, 일 실시예에서, 태양 전지는 기판(100)을 포함한다. 반도체 이미터 영역(106 또는 108)이 기판(100) 위에 배치된다(그 위에 얇은 산화물을 형성하거나 형성하지 않으면서). 접점 구조물이 반도체 이미터 영역 상에 배치되고, 반도체 이미터 영역(106 또는 108)의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료(110)를 포함한다. 금속 포일 재료(440)가 전체 금속 시드 재료(110)에 전기적으로 연결되고 이를 덮는다. 하나의 그러한 실시예에서, 기판(100)은 N형 단결정 규소 기판이고, 반도체 이미터 영역(106 또는 108)은 N형 또는 P형 다결정 규소 이미터 영역이고, 금속 시드 재료(110)는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하며, 금속 포일 재료(440)는 알루미늄 금속 포일이다.
소정 재료들이 도 1a, 도 1b, 도 1c(i) 내지 도 1c(iv), 도 1d 내지 도 1f, 도 3a 내지 도 3c, 및 도 4a 내지 도 4c를 참조하여 위에서 구체적으로 기술되었지만, 일부 재료들은 다른 재료들로 쉽게 대체될 수 있으며, 다른 그러한 실시예들은 본 개시내용의 실시예들의 사상 및 범주 내에 있다. 예를 들어, 일 실시예에서, III-V족 재료의 기판과 같은 상이한 재료의 기판이 규소 기판 대신에 사용될 수 있다. 다른 실시예들에서, 기판은 단결정 규소 기판이고, 교번하는 N형 및 P형 반도체 영역들이 단결정 규소 기판 내에 형성되며, 이는 기판 위에 형성된 다결정 규소 층 내에 형성되는 것과 반대이다. 다른 실시예들에서, 전술한 접근법들은 태양 전지 이외의 제조에 적용가능할 수 있다. 예를 들어, 발광 다이오드(LED들)의 제조는 본 명세서에 기술된 접근법들로부터 이점을 가질 수 있다.
이와 같이, 태양 전지의 금속화를 위한 접근법 및 생성되는 태양 전지가 개시되었다.
특정 실시예들이 전술되었지만, 특정 특징에 대해 단일 실시예만이 기술된 경우에도, 이들 실시예는 본 개시내용의 범주를 제한하도록 의도되지 않는다. 본 개시내용에 제공된 특징들의 예들은, 달리 언급되지 않는 한, 제한적이기보다는 예시적인 것으로 의도된다. 상기 설명은, 본 개시내용의 이익을 갖는 당업자에게 명백하게 되는 바와 같이, 그러한 대안예, 수정예 및 등가물을 포함하고자 의도된다.
본 개시내용의 범주는, 본 명세서에서 다루어지는 문제들 중 임의의 문제 또는 모든 문제점들을 완화시키든 그렇지 않든 간에, 본 명세서에 (명백히 또는 암시적으로) 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 새로운 청구항이 본 출원(또는 이에 대한 우선권을 주장하는 출원)의 절차 진행 동안 임의의 그러한 특징들의 조합에 대해 만들어질 수 있다. 특히, 첨부된 청구범위와 관련하여, 종속 청구항으로부터의 특징들이 독립 청구항의 특징들과 조합될 수 있고, 각각의 독립 청구항으로부터의 특징들이 단지 첨부된 청구범위에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.
일 실시예에서, 태양 전지를 제조하는 방법은 기판 내에 또는 기판 위에 복수의 교번하는 N형 및 P형 영역들을 형성하는 단계를 포함한다. 이 방법은 또한 복수의 교번하는 N형 및 P형 영역들 상에 금속 시드 층을 형성하는 단계를 포함한다. 이 방법은 또한, 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 금속 시드 층의 적어도 일부분을 패턴화하는 단계를 포함한다. 이 방법은 또한, 패턴화하는 단계 이후에, 교번하는 N형 및 P형 영역들 사이의 위치들에서 트렌치들을 형성하도록 에칭하여, 교번하는 N형 및 P형 영역들을 서로 격리시키는 단계를 포함한다.
일 실시예에서, 이 방법은 또한, 패턴화하는 단계 이전에, 금속 시드 층 상에 알루미늄 포일 층을 형성하는 단계를 포함하며, 여기서 패턴화하는 단계는, 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 알루미늄 포일 층을 패턴화하여, 교번하는 N형 및 P형 영역들과 정렬되는 영역들에서 금속 시드 층 및 알루미늄 포일 층의 나머지 부분들을 남겨두는 단계를 추가로 포함한다.
일 실시예에서, 복수의 교번하는 N형 및 P형 영역들은 기판 위에 형성된 반도체 층 내에 형성되며, 금속 시드 층의 적어도 일부분을 패턴화하는 단계는 금속 시드 층을 관통하여 패턴화하지만 반도체 층 내로는 패턴화하지 않아서, 교번하는 N형 및 P형 영역들 사이의 위치들에서 반도체 층을 노출시키는 단계를 포함하며, 트렌치들을 형성하도록 에칭하는 단계는 반도체 층의 노출된 위치들을 관통하여 에칭하는 단계를 포함한다.
일 실시예에서, 복수의 교번하는 N형 및 P형 영역들은 기판 위에 형성된 반도체 층 내에 형성되며, 금속 시드 층의 적어도 일부분을 패턴화하는 단계는 금속 시드 층을 관통하여 그리고 반도체 층을 부분적으로 관통하여 패턴화해서, 교번하는 N형 및 P형 영역들 사이의 위치들에서 반도체 층을 노출시키는 단계를 포함하고, 트렌치들을 형성하도록 에칭하는 단계는 반도체 층의 노출된 위치들을 관통하여 에칭하는 단계를 포함한다.
일 실시예에서, 복수의 교번하는 N형 및 P형 영역들은 기판 위에 형성된 반도체 층 내에 형성되며, 금속 시드 층의 적어도 일부분을 패턴화하는 단계는 금속 시드 층을 부분적으로만 관통하여 패턴화하는 단계를 포함하고, 트렌치들을 형성하도록 에칭하는 단계는 교번하는 N형 및 P형 영역들 사이의 위치들에서 반도체 층을 노출시키기 위해 교번하는 N형 및 P형 반도체 영역들 사이의 위치들과 정렬되는 금속 시드 층의 나머지 부분들을 관통하여 에칭하는 단계를 추가로 포함하고, 트렌치들을 형성하도록 에칭하는 단계는 반도체 층의 노출된 위치들을 관통하여 에칭하는 단계를 포함한다.
일 실시예에서, 금속 시드 층을 형성하는 단계는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 금속 층을 형성하는 단계를 포함한다.
일 실시예에서, 이 방법은 또한, 패턴화하는 단계 이전에, 금속 시드 층 상에 레지스트 층을 형성하는 단계를 포함하며, 패턴화하는 단계는 교번하는 N형 및 P형 영역들 사이의 위치들과 정렬되는 영역들에서 레지스트 층을 패턴화하여, 교번하는 N형 및 P형 영역들과 정렬되는 영역들에서 금속 시드 층 및 레지스트 층의 나머지 부분들을 남겨두는 단계를 추가로 포함한다.
일 실시예에서, 금속 시드 층을 형성하는 단계는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 금속 층을 형성하는 단계, 티타늄 및 텅스텐(TiW)을 포함하는 제2 금속 층을 형성하는 단계, 및 구리를 포함하는 제3 금속 층을 형성하는 단계를 포함한다.
일 실시예에서, 이 방법은 또한, 트렌치들을 형성하도록 에칭하는 단계 이후에, 금속 시드 층의 나머지 부분들의 영역들을 노출시키기 위해 레지스트 층의 나머지 부분들을 패턴화하는 단계, 및 금속 시드 층의 나머지 부분들의 노출된 영역들 상에 금속 접점 특징부들을 도금하는 단계를 포함한다.
일 실시예에서, 이 방법은 또한 적어도 트렌치들 내에 패시베이션 재료를 형성하는 단계를 포함한다.
일 실시예에서, 패시베이션 재료를 형성하는 단계는, 교번하는 N형 및 P형 영역들과 정렬되는 금속 시드 층의 나머지 부분들 상에 패시베이션 재료를 형성하는 단계를 추가로 포함하며, 이 방법은 또한 금속 시드 층의 나머지 부분들의 영역들을 노출시키기 위해 패시베이션 재료의 부분들을 패턴화하는 단계, 및 금속 시드 층의 나머지 부분들의 노출된 영역들 상에 금속 접점 특징부들을 도금하는 단계를 포함한다.
일 실시예에서, 금속 시드 층을 형성하는 단계는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 금속 층을 형성하는 단계, 및 니켈을 포함하는 제2 금속 층을 형성하는 단계를 포함한다.
일 실시예에서, 복수의 교번하는 N형 및 P형 영역들은 기판 상에 형성된 얇은 유전체 층 상에 형성된 다결정 규소 층 내에 형성된다.
일 실시예에서, 반도체 층 내에 트렌치들을 형성하도록 에칭하는 단계는 수성 수산화물계 용액을 사용해 에칭하는 단계를 포함한다.
일 실시예에서, 금속 시드 층의 적어도 일부분을 패턴화하는 단계는 금속 시드 층의 일부분을 레이저 융삭하는 단계를 포함한다.
일 실시예에서, 태양 전지는 기판을 포함한다. 반도체 이미터 영역이 기판 내에 또는 기판 위에 배치된다. 접점 구조물이 반도체 이미터 영역에 전기적으로 연결되며, 반도체 이미터 영역의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료, 및 전체 금속 시드 재료 상에 배치되고 이를 덮는 금속 포일 재료를 포함한다.
일 실시예에서, 기판은 N형 단결정 규소 기판이고, 반도체 이미터 영역은 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고, 금속 시드 재료는 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하며, 금속 포일은 알루미늄 금속 포일이다.
일 실시예에서, 태양 전지는 기판을 포함한다. 반도체 이미터 영역이 기판 내에 또는 기판 위에 배치된다. 접점 구조물이 반도체 이미터 영역에 전기적으로 연결되며, 반도체 이미터 영역의 최상위 표면 상에 배치되고 이를 덮는 금속 시드 재료, 금속 시드 재료 상에 배치된 레지스트 재료를 포함하며, 레지스트 재료는 금속 시드 재료의 일부분을 노출시키는, 내부에 형성된 개구, 및 레지스트 재료의 개구 내에 배치되고 금속 시드 재료와 접촉하는 금속 구조물을 갖는다.
일 실시예에서, 기판은 N형 단결정 규소 기판이고, 반도체 이미터 영역은 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고, 금속 시드 재료는 적어도, 대략 97% 초과인 양의 알루미늄 및 대략 1 내지 2% 범위인 양의 규소를 포함하는 제1 부분, 및 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW)을 포함하거나 니켈을 포함하는 제2 부분을 포함하며, 금속 구조물은 구리를 포함한다.

Claims (20)

  1. 태양 전지에 있어서,
    기판;
    상기 기판 내부 또는 위에 배치된 반도체 이미터 영역; 및
    상기 반도체 이미터 영역에 전기적으로 연결되는 접점 구조물을 포함하고,
    상기 접점구조물은:
    상기 반도체 이미터 영역의 최상부 표면 상에 배치되고 이를 덮는 금속 시드 재료;
    상기 금속 시드 재료 상에 배치되고, 상기 금속 시드 재료의 일부를 노출시키는 개구부가 형성된 절연 레지스트 재료; 및
    상기 절연 레지스트 재료의 개구에 배치되고 상기 금속 시드 재료와 접촉하는 금속 구조물을 포함하고,
    상기 금속 구조물의 일부는 상기 절연 레지스트 재료 위에 측방으로 연장되는 것을 특징으로 하는 태양 전지.
  2. 제1항에 있어서, 상기 기판은 N형 단결정 규소 기판이고, 상기 반도체 이미터 영역은 상기 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고,
    상기 금속 시드 재료는 적어도 약 97% 초과인 양의 알루미늄 및 약 1-2% 범위의 규소를 포함하는 제1 부분, 및
    상기 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW) 또는 니켈을 포함하는 제2 부분을 포함하고,
    상기 금속 구조물은 구리를 포함하는 것을 특징으로 하는 태양 전지.
  3. 제1항에 있어서, 상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
  4. 제1항에 있어서, 상기 반도체 이미터 영역은 기판 위의 다결정 규소 층에 있는 것을 특징으로 하는 태양 전지.
  5. 제1항에 있어서, 상기 금속 구조물과 상기 절연 레지스트 재료 사이에 패시베이션층을 더 포함하는 것을 특징으로 하는 태양 전지.
  6. 태양 전지에 있어서,
    기판;
    상기 기판 상의 얇은 유전층 상의 다결정 규소층에 배치된 반도체 이미터 영역; 및
    상기 반도체 이미터 영역에 전기적으로 연결되는 접점 구조물을 포함하고,
    상기 접점 구조물은:
    상기 반도체 이미터 영역의 최상부 표면 상에 배치되고 이를 덮는 금속 시드 재료;
    상기 금속 시드 재료 상에 배치되고, 상기 금속 시드 재료의 일부를 노출시키는 개구부가 형성된 절연 레지스트 재료; 및
    상기 절연성 레지스트 재료의 개구에 배치되고 상기 금속 시드 재료과 접촉하는 금속 구조물을 포함하고,
    상기 금속 구조물의 일부가 절연 레지스트 재료 위로 측방으로 연장되는 것을 특징으로 하는 태양 전지.
  7. 제6항에 있어서, 상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
  8. 제6항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하는 것을 특징으로 하는 태양 전지.
  9. 태양 전지에 있어서,
    기판;
    상기 기판에 배치된 반도체 이미터 영역; 및 상기 반도체 이미터 영역에 전기적으로 연결되는 접점 구조물을 포함하고,
    상기 접점 구조물은:
    상기 반도체 이미터 영역의 최상부 표면 상에 배치되고 이를 덮는 금속 시드 재료;
    상기 금속 시드 재료 상에 배치되고, 상기 금속 시드 재료의 일부를 노출시키는 개구부가 형성된 절연 레지스트 재료; 및
    상기 절연 레지스트 재료의 개구에 배치되고 상기 금속 시드 재료과 접촉하는 금속 구조물을 포함하고,
    상기 금속 구조물의 일부가 절연 레지스트 재료 위로 측방으로 연장되는 것을 특징으로 하는 태양 전지.
  10. 제9항에 있어서, 상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
  11. 제9항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하는 것을 특징으로 하는 태양 전지.
  12. 제1항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하고,
    상기 기판은 N형 단결정 규소 기판이고,
    상기 반도체 이미터 영역은 상기 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고,
    상기 금속 시드 재료는 적어도 약 97% 초과의 양의 알루미늄 및 약 1-2% 범위의 규소을 포함하는 제1 부분, 및 상기 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW) 또는 니켈을 포함하는 제2 부분을 포함하고,
    상기 금속 구조물은 구리를 포함하는 것을 특징으로 하는 태양 전지.
  13. 제1항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하고,
    상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
  14. 제1항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하고,
    상기 반도체 이미터 영역은 상기 기판 위의 다결정 규소 층에 있는 것을 특징으로 하는 태양 전지.
  15. 제1항에 있어서, 상기 기판은 N형 단결정 규소 기판이고,
    상기 반도체 이미터 영역은 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고,
    상기 금속 시드 재료는 적어도 약 97% 초과의 양의 알루미늄 및 약 1-2% 범위의 규소을 포함하는 제1 부분, 및 상기 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW) 또는 니켈을 포함하는 제2 부분을 포함하고, 및
    상기 금속 구조는 구리를 포함하고, 상기 금속 구조의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
  16. 제1항에 있어서, 상기 기판은 N형 단결정 규소 기판이고, 상기 반도체 이미터 영역은 상기 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고,
    상기 금속 시드 재료는 적어도 약 97% 초과의 양의 알루미늄 및 약 1-2% 범위의 규소을 포함하는 제1 부분, 및 상기 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW) 또는 니켈을 포함하는 제2 부분을 포함하고,
    상기 금속 구조는 구리를 포함하고, 상기 반도체 이미터 영역은 상기 기판 위의 다결정 규소 층에 있 것을 특징으로 하는 태양 전치.
  17. 제1항에 있어서, 상기 기판은 N형 단결정 규소 기판이고,
    상기 반도체 이미터 영역은 기판 위에 형성된 N형 또는 P형 다결정 규소 이미터 영역이고,
    상기 금속 시드 재료는 적어도 약 97% 초과 양의 알루미늄 및 약 1-2% 범위의 양의 규소을 포함하는 제1 부분, 및 상기 제1 부분 위에 배치되고 티타늄 및 텅스텐(TiW) 또는 니켈을 포함하는 제2 부분을 포함하고,
    상기 금속 구조물은 구리를 포함하고,
    상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되고, 및
    상기 반도체 이미터 영역은 상기 기판 위의 다결정 규소 층에 있는 것을 특징으로 하는 태양 전지.
  18. 제1항에 있어서, 상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되고, 및
    상기 반도체 이미터 영역은 상기 기판 위의 다결정 규소 층에 있는 것을 특징으로 하는 태양 전지.
  19. 제6항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하고,
    상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
  20. 제9항에 있어서, 상기 금속 구조물과 상기 절연성 레지스트 재료 사이에 패시베이션층을 더 포함하고,
    상기 금속 구조물의 변부는 상기 금속 시드 재료의 변부와 수직으로 정렬되는 것을 특징으로 하는 태양 전지.
KR1020227034774A 2014-03-28 2015-03-24 태양 전지의 금속화 KR20220138057A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/229,759 2014-03-28
US14/229,759 US9947812B2 (en) 2014-03-28 2014-03-28 Metallization of solar cells
PCT/US2015/022334 WO2015148571A1 (en) 2014-03-28 2015-03-24 Metallization of solar cells
KR1020167029765A KR102453503B1 (ko) 2014-03-28 2015-03-24 태양 전지의 금속화

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029765A Division KR102453503B1 (ko) 2014-03-28 2015-03-24 태양 전지의 금속화

Publications (1)

Publication Number Publication Date
KR20220138057A true KR20220138057A (ko) 2022-10-12

Family

ID=54191555

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167029765A KR102453503B1 (ko) 2014-03-28 2015-03-24 태양 전지의 금속화
KR1020227034774A KR20220138057A (ko) 2014-03-28 2015-03-24 태양 전지의 금속화

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167029765A KR102453503B1 (ko) 2014-03-28 2015-03-24 태양 전지의 금속화

Country Status (8)

Country Link
US (2) US9947812B2 (ko)
JP (1) JP2017511597A (ko)
KR (2) KR102453503B1 (ko)
CN (1) CN106170870B (ko)
AU (1) AU2015236206A1 (ko)
DE (1) DE112015001529T5 (ko)
TW (1) TWI672818B (ko)
WO (1) WO2015148571A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620661B2 (en) 2014-12-19 2017-04-11 Sunpower Corporation Laser beam shaping for foil-based metallization of solar cells
US11355657B2 (en) * 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
US10396235B2 (en) * 2015-10-16 2019-08-27 Sunpower Corporation Indentation approaches for foil-based metallization of solar cells
US9634178B1 (en) * 2015-12-16 2017-04-25 Sunpower Corporation Method of using laser welding to ohmic contact of metallic thermal and diffusion barrier layer for foil-based metallization of solar cells
KR101910642B1 (ko) * 2016-01-28 2018-12-28 엘지전자 주식회사 태양 전지 및 그 제조 방법
US9871150B1 (en) * 2016-07-01 2018-01-16 Sunpower Corporation Protective region for metallization of solar cells
US10686087B2 (en) * 2016-09-19 2020-06-16 Lg Electronics Inc. Solar cell and method for manufacturing the same
TWI580058B (zh) * 2016-10-26 2017-04-21 財團法人工業技術研究院 太陽能電池
US20200076016A1 (en) * 2018-09-04 2020-03-05 Hutchinson Technology Incorporated Sensored Battery Pouch
CN112673482A (zh) 2018-09-28 2021-04-16 太阳能公司 具有包括差异化p型和n型区域的混合架构的太阳能电池
CN109411565B (zh) * 2018-09-29 2021-02-26 阜宁阿特斯阳光电力科技有限公司 太阳能电池片及其制备方法、光伏组件
US10896819B2 (en) * 2019-01-25 2021-01-19 Semiconductor Components Industries, Llc Backside metal photolithographic patterning die singulation systems and related methods
KR102350960B1 (ko) * 2019-04-25 2022-01-14 엘지전자 주식회사 태양전지의 제조 방법
EP3817070B1 (en) * 2019-10-31 2023-06-28 CSEM Centre Suisse D'electronique Et De Microtechnique SA Method of manufacturing a photovoltaic device
JP7433152B2 (ja) 2020-07-13 2024-02-19 株式会社カネカ 太陽電池および太陽電池の製造方法
EP3989294A1 (en) 2020-10-22 2022-04-27 Meyer Burger (Germany) GmbH Photovoltaic device and method for manufacturing the same
US11837671B2 (en) * 2021-07-22 2023-12-05 Solarlab Aiko Europe Gmbh Doped region structure and solar cell comprising the same, cell assembly, and photovoltaic system
CN114335257B (zh) * 2022-03-11 2022-08-19 浙江爱旭太阳能科技有限公司 太阳能电池的制备方法及太阳能电池组件、发电系统
CN116741850A (zh) * 2022-06-08 2023-09-12 浙江晶科能源有限公司 一种太阳能电池及光伏组件
DE102022116798A1 (de) 2022-07-06 2024-01-11 EnPV GmbH Rückseitenkontaktierte Solarzelle mit passivierten Kontakten und Herstellungsverfahren

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058418A (en) 1974-04-01 1977-11-15 Solarex Corporation Fabrication of thin film solar cells utilizing epitaxial deposition onto a liquid surface to obtain lateral growth
US3993533A (en) 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
US4318938A (en) 1979-05-29 1982-03-09 The University Of Delaware Method for the continuous manufacture of thin film solar cells
DE3036260A1 (de) 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US4400577A (en) 1981-07-16 1983-08-23 Spear Reginald G Thin solar cells
US4433200A (en) 1981-10-02 1984-02-21 Atlantic Richfield Company Roll formed pan solar module
US4482780A (en) 1982-11-30 1984-11-13 The United States Of America As Represented By The United States Department Of Energy Solar cells with low cost substrates and process of making same
US4461922A (en) 1983-02-14 1984-07-24 Atlantic Richfield Company Solar cell module
US4691076A (en) 1984-09-04 1987-09-01 Texas Instruments Incorporated Solar array with aluminum foil matrix
US4957601A (en) 1984-09-04 1990-09-18 Texas Instruments Incorporated Method of forming an array of apertures in an aluminum foil
US4581103A (en) 1984-09-04 1986-04-08 Texas Instruments Incorporated Method of etching semiconductor material
US4917752A (en) 1984-09-04 1990-04-17 Texas Instruments Incorporated Method of forming contacts on semiconductor members
US4582588A (en) 1984-09-04 1986-04-15 Texas Instruments Incorporated Method of anodizing and sealing aluminum
US4697041A (en) 1985-02-15 1987-09-29 Teijin Limited Integrated solar cells
US4617421A (en) 1985-04-01 1986-10-14 Sovonics Solar Systems Photovoltaic cell having increased active area and method for producing same
US4695674A (en) 1985-08-30 1987-09-22 The Standard Oil Company Preformed, thin-film front contact current collector grid for photovoltaic cells
DE3725269A1 (de) 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
US5091319A (en) 1989-07-31 1992-02-25 Hotchkiss Gregory B Method of affixing silicon spheres to a foil matrix
AU651486B2 (en) 1991-08-30 1994-07-21 Canon Kabushiki Kaisha Photoelectric conversion element and fabrication method thereof
JP2000509909A (ja) 1997-02-21 2000-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 熱フォイルエンボス技術を用いた基板を選択的にメタライズする方法
US5951786A (en) 1997-12-19 1999-09-14 Sandia Corporation Laminated photovoltaic modules using back-contact solar cells
WO1999040760A1 (en) 1998-02-06 1999-08-12 Flexcon Company Inc. Thin film transferable electric components
US6159832A (en) 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
AU2233900A (en) 1999-03-23 2000-09-28 Kaneka Corporation Photovoltaic module
JP2001007362A (ja) 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
DE10020412A1 (de) 2000-04-26 2001-11-08 Univ Konstanz Verfahren und Vorrichtung zum Anbringen einer Metallfolie an einen Halbleiterwafer, Halbleitervorrichtung und Verwendung
EP1378946A1 (en) 2001-03-19 2004-01-07 Shin-Etsu Handotai Co., Ltd Solar cell and its manufacturing method
US6635307B2 (en) 2001-12-12 2003-10-21 Nanotek Instruments, Inc. Manufacturing method for thin-film solar cells
JP2003246971A (ja) 2002-02-25 2003-09-05 Kansai Tlo Kk 箔状ないし膜状物体の接着方法及びその方法によって得られた衝撃波速度計測用ターゲット
DE10393252T5 (de) 2002-09-06 2005-09-08 Dai Nippon Printing Co., Ltd. Rückseitenschutzschicht für ein Solarzellenmodul und Solarzellenmodul unter Verwendung derselben
JP2004103959A (ja) 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd 太陽電池およびその製造方法
US7339110B1 (en) 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US20060246279A1 (en) 2003-04-25 2006-11-02 Masakatsu Urairi Method of producing laser-processed product and adhesive sheet, for laser processing used therefor
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
US20080223429A1 (en) 2004-08-09 2008-09-18 The Australian National University Solar Cell (Sliver) Sub-Module Formation
US7795600B2 (en) 2006-03-24 2010-09-14 Goldeneye, Inc. Wavelength conversion chip for use with light emitting diodes and method for making same
US7737357B2 (en) * 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
DE102006044936B4 (de) 2006-09-22 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Metallisierung von Solarzellen und dessen Verwendung
US20080128019A1 (en) 2006-12-01 2008-06-05 Applied Materials, Inc. Method of metallizing a solar cell substrate
JP5226255B2 (ja) * 2007-07-13 2013-07-03 シャープ株式会社 太陽電池の製造方法
JP5252472B2 (ja) 2007-09-28 2013-07-31 シャープ株式会社 太陽電池、太陽電池の製造方法、太陽電池モジュールの製造方法および太陽電池モジュール
JP4870100B2 (ja) 2008-01-30 2012-02-08 日清紡ホールディングス株式会社 テープ状体の配設装置
US8481845B2 (en) 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
DE102008062591A1 (de) 2008-08-08 2010-03-04 Deutsche Cell Gmbh Halbleiter-Bauelement
US7897434B2 (en) 2008-08-12 2011-03-01 International Business Machines Corporation Methods of fabricating solar cell chips
US20100051085A1 (en) 2008-08-27 2010-03-04 Weidman Timothy W Back contact solar cell modules
US9150966B2 (en) 2008-11-14 2015-10-06 Palo Alto Research Center Incorporated Solar cell metallization using inline electroless plating
US8242354B2 (en) 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
TWI538277B (zh) 2009-01-14 2016-06-11 皇家飛利浦電子股份有限公司 於一基板上沈積至少一導電膜的方法
US20100243041A1 (en) 2009-03-26 2010-09-30 Bp Corporation North America Inc. Apparatus and Method for Solar Cells with Laser Fired Contacts in Thermally Diffused Doped Regions
JP5449849B2 (ja) * 2009-04-30 2014-03-19 シャープ株式会社 太陽電池およびその製造方法
US8779280B2 (en) * 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
EP2395554A3 (en) * 2010-06-14 2015-03-11 Imec Fabrication method for interdigitated back contact photovoltaic cells
MY158500A (en) 2010-08-05 2016-10-14 Solexel Inc Backplane reinforcement and interconnects for solar cells
KR20120026813A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 도전성 전극 구조물의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법, 그리고 상기 태양 전지의 제조 방법에 의해 제조된 태양 전지
US8492253B2 (en) * 2010-12-02 2013-07-23 Sunpower Corporation Method of forming contacts for a back-contact solar cell
WO2012135052A1 (en) 2011-03-25 2012-10-04 Kevin Michael Coakley Foil-based interconnect for rear-contact solar cells
US8802486B2 (en) 2011-04-25 2014-08-12 Sunpower Corporation Method of forming emitters for a back-contact solar cell
US9373731B2 (en) 2011-06-30 2016-06-21 Newsouth Innovations Pty Limited Dielectric structures in solar cells
TW201312784A (zh) * 2011-06-30 2013-03-16 Newsouth Innovations Pty Ltd 太陽能電池電介質結構
CN202363468U (zh) 2011-12-08 2012-08-01 常州天合光能有限公司 点接触背发射极异质结太阳电池
US20130160825A1 (en) 2011-12-22 2013-06-27 E I Du Pont De Nemours And Company Back contact photovoltaic module with glass back-sheet
CN104011882A (zh) 2012-01-12 2014-08-27 应用材料公司 制造太阳能电池装置的方法
KR101948206B1 (ko) * 2012-03-02 2019-02-14 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양 전지와, 이의 제조 방법
TW201401270A (zh) 2012-06-22 2014-01-01 Tracy Kwei-Liang Ho 視覺式量化抖音分析方法及系統
JP6186683B2 (ja) * 2012-09-14 2017-08-30 信越化学工業株式会社 太陽電池の製造方法
US10014425B2 (en) * 2012-09-28 2018-07-03 Sunpower Corporation Spacer formation in a solar cell using oxygen ion implantation
US9328427B2 (en) * 2012-09-28 2016-05-03 Sunpower Corporation Edgeless pulse plating and metal cleaning methods for solar cells
US20140179056A1 (en) * 2012-12-21 2014-06-26 Michael MORSE Laser-absorbing seed layer for solar cell conductive contact
US8574951B1 (en) * 2013-02-20 2013-11-05 National Tsing Hua University Process of manufacturing an interdigitated back-contact solar cell
US9040409B2 (en) 2013-03-15 2015-05-26 Applied Materials, Inc. Methods of forming solar cells and solar cell modules

Also Published As

Publication number Publication date
TWI672818B (zh) 2019-09-21
US20180254360A1 (en) 2018-09-06
US10700222B2 (en) 2020-06-30
TW201543699A (zh) 2015-11-16
DE112015001529T5 (de) 2016-12-15
AU2015236206A1 (en) 2016-07-07
CN106170870B (zh) 2019-06-25
CN106170870A (zh) 2016-11-30
KR102453503B1 (ko) 2022-10-12
US9947812B2 (en) 2018-04-17
US20150280029A1 (en) 2015-10-01
WO2015148571A1 (en) 2015-10-01
KR20160139008A (ko) 2016-12-06
JP2017511597A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
KR102453503B1 (ko) 태양 전지의 금속화
US9831356B2 (en) Foil trim approaches for foil-based metallization of solar cells
US11817512B2 (en) Laser beam shaping for foil-based metallization of solar cells
US10032942B2 (en) Solar cell having Ti- or Ta-containing thermal and diffusion barrier layer for foil-based metallization
TW201318030A (zh) 半導體光檢測裝置及其製備的方法
US20110168226A1 (en) Solar cell module and method of manufacturing the same
US11195964B2 (en) Voltage breakdown device for solar cells
US20220352397A1 (en) Thermocompression bonding approaches for foil-based metallization of non-metal surfaces of solar cells
US8828790B2 (en) Method for local contacting and local doping of a semiconductor layer
US10396235B2 (en) Indentation approaches for foil-based metallization of solar cells
US10672924B2 (en) Laser foil trim approaches for foil-based metallization for solar cells
US11894472B2 (en) Leave-in etch mask for foil-based metallization of solar cells
KR20120077707A (ko) 국부화 에미터 태양전지 및 그 제조 방법
US20180286991A1 (en) Coated foil-based metallization of solar cells
KR20190082109A (ko) 태양 전지의 다결정 실리콘 피처를 위한 전도성 접촉자

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination