JPS58140165A - 電界効果半導体装置 - Google Patents

電界効果半導体装置

Info

Publication number
JPS58140165A
JPS58140165A JP2322782A JP2322782A JPS58140165A JP S58140165 A JPS58140165 A JP S58140165A JP 2322782 A JP2322782 A JP 2322782A JP 2322782 A JP2322782 A JP 2322782A JP S58140165 A JPS58140165 A JP S58140165A
Authority
JP
Japan
Prior art keywords
region
substrate
conductivity type
concentration
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2322782A
Other languages
English (en)
Inventor
Shuichi Sato
収一 佐藤
Nobuya Izawa
伊沢　暢哉
Hideshi Takasu
秀視 高須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2322782A priority Critical patent/JPS58140165A/ja
Publication of JPS58140165A publication Critical patent/JPS58140165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明ｈｗ電界効果半導体装着特にＭＯ３形電界効果
半導体装冒に関すみ。
たとえばＭＯ８形電界効果゛トランジス４　（ＦＥＴ’
）は従来低耐圧形として扱われてきたが、近時その制用
Ｓ囲が広まふにつれて数１（’１０　Ｖ程崖の電圧の下
でも利用されみようになってきた。そのために１！；耐
圧のこの種半導体＊Ｗが強く要求されるようになってき
てｂふ。これらの要求に対応＋るためＩＣ第１図に示す
ような構成のものがすでに提案されている。
同図において、ｌは基板、２Ｆｉソース領域、３はドレ
イン領域、４はシリフン酸化膜かちなる絶縁膜、５けソ
ースＷ、極、６Ｆｉゲート電極、ツはＦレイン電極であ
る。これらの構成は通常の　Ｄ型ＭＯ８−ＦＥ’ｌ’と
同じであるが−Ｈｚ図のａ１成では基板１内にあって、
ソース雷竣２を囲み、かつゲート電極６の直下にまでま
たがる。基板ｌと同じ導電型の領域８を設は、かつ、領
域８とドレイン領域３との間にドレイン領域と同じ導電
型でドレイン領域植よりも低濃度のド＠７Ｆ層９を介在
させである。この構成によれば、ゲートＩＦ極６にゲー
ト電圧を印加したとき領域８０表面には、＠［８とけ反
対の導電型のφヤンネＶが形成され、これによってドレ
イン、ソース間に漬れる電流が制御され石、そして領域
８とドレイン領域３との間にけ低濃度のドリフト層９が
介在していふととによ％、ＦＩ）フト層９とＩＩ斌８と
の境面におけｂ耐圧が向上＋ふととによって高耐圧化が
可能と′ｌｋふのであふ。
しかしとのよう＆ａＩ成によみと１開門ら４明らｆＩｈ
ｌｋＸ　ウＫ　Ｖ　−ｘ　、　Ｆ　ｖイｙｆｌｌＦｉ、
領域８　　Ｆす７ト層９によって連続していふめで、高
電圧のもとでの動作＠に訃けふ耐圧社、領竣８とドリフ
ト層９との界面Ｋかける耐圧能力によって決定されフ、
＋橙わちこの界面での耐圧がこの種トリンジスＩの耐圧
の限界と１にふ。ところがこのような構成によふと前記
した界面で電界集中が生じふ。特に点Ａにおいて電界が
裏か（な秒、これによって耐圧の上限が限定されてしま
うようｋなる。このことは又ドリフト層９がドレイン領
域３と同じ導ＷｔＩｊでしかも低濃度であるため、ｉｍ
記界面における空乏層がドリフト層９内にあまり深く形
成されないようＫｌｋす、したがって層広い空乏層がＷ
ＩＳ成されかいことｋより、耐圧に＠界が〒で（ｂとも
考え臥れふ。
この発明＃ｉ１１；電圧下の動作によっても耐圧の向上
を８ｉＩることを目的とすふものであり０この発明はゲ
ー）１１１１ｉの直下において、ソース領域と）１７１
層との閲忙しきい値の高い領域すなわち高濃度のＩＪＩ
竣と、との領域とは異なふ導電型でしきｂ値の低い領域
すなわち低濃度の債埴を形成中すことＫよって耐圧の向
上を図ふことを特徴と−Ｆふ。
この発明の実施例を第２図以降の各図によって説明＋ふ
、な訃第１図と同じ符号を附した部分は同−又は対応中
す部分を指す、第２図に示す構成において、領域８？ゲ
ージ電１ｉ６の直下Ｋｌ＄６成すふとともｙｃ′、ｙｔ
＜ゲート電極６の直下に基板１と連続＋る領域ｌＯを形
成させふ。ことにＩＩＩ埴８は基板１の同じ導電型であ
って高濃度であるのに対して、基板ｌは低濃度であふか
ら、領域８はしきい値の高い領域４領域ｌＯはしきい値
の低い領域となふ、ソース領域すとドリフト層９との闇
に両領竣８．１０が位ＩＦ＋Ｊ、ことに′ｌｋふ。
上記の纜ｔによふと、第１図の構成のように領域８とド
リフト層９とが互！／ｓＫ接してｂ″＆いので。
その界面が存在しなｈととＫｆｋす、したがってその界
面のｌＩ：Ｌに電界が集中しなりようになふ。すなわち
電界は領域１０に分散するよう＃ｃ１に石ので°、耐圧
Ｆｉｌ！に向上すふ。このことは又次のようにも考えら
れふ。＋なわちドリフト層９Ｆｉとれと反対の導電型の
ｌＩ竣と接合すふのけ領域１０であるから、＊域１ｏ２
ドリフト層９との接合面が界面となふが、領域１ｏＦｉ
低濃度であみから、空乏層はドリフト層９．領域ＩＱｆ
＞両方に深く形成され為ようになり、それだけ空乏層の
幅が広くなふことにより耐圧が更に向上すると考えられ
るのであみ。
領域８＃−ｉ従来でｄソースｉｌｒ械ｌの全肩囲に形成
していふが、必ずし４千の必要はな（、第２図に示すよ
うにドリフト層９に向−ｂｈい合う面及びソース領域１
の下面にわたふ節回であってもよい。又第３図に示すよ
うにドリフト層９に向かい合う面、！Ｊ（Ｆｉ第４図に
示すようにソース―塚１とドリフト層９との闇のいずれ
かの個所Ｋｌｋ成してもよい。
いずれにしてもゲート電１ｉｉ６の直下のしきい値電圧
をエンハンスメントＷ４にすればよい。
以上の４ＩＰ実施例ではいずれもＮチャンネルＭＯ８と
して説明したが、これに＠ちれる屯のではなくＰ４−ヤ
ンネＡ／ＭＯＳ　Ｋついてもこの発明は適用でき石。
以上詳述しえようにこの発明に・よればドリフト層を備
えた櫃故にシミて、その耐圧をＷＩｌｃ向上させふとと
ができふ効果が得ちれふ。
【図面の簡単な説明】
第１ｖＩＪ＃ｉ従来例の断面図、第２図はこの発明の実
施例を飛す断面図、第３図、菖４図は別の実施例を示す
断面図であふ。 ｌ−基板、２・・・・・・ソース領域、　３−・ドレイ
ン領械、６−・ゲート電極、８−・−・高濃度の領域。

Claims (1)

    【特許請求の範囲】
  1. 一導電型の基板に、前記基板とけ異なる導電型のソース
    領域並びにドレイン領域を、又前記ドレイン領域に連々
    って前記ドレイン領域と同じ導電型で低濃度のドリフト
    層を、ＰＫゲート１Ｆ極の直下に位着し、＃紀ソース領
    域に並んで前記基板と同じ導電型で窩濃廣の領域をそれ
    ぞれ有し、この領域と前記ドリフト層との間にあってか
    つ前記ゲ−）ｔ［の直下に付着するように、ｉｔｒ記基
    板基板じ導電型で低濃度の領域を設けてなる電界効果半
    導体装着。
JP2322782A 1982-02-15 1982-02-15 電界効果半導体装置 Pending JPS58140165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2322782A JPS58140165A (ja) 1982-02-15 1982-02-15 電界効果半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2322782A JPS58140165A (ja) 1982-02-15 1982-02-15 電界効果半導体装置

Publications (1)

Publication Number Publication Date
JPS58140165A true JPS58140165A (ja) 1983-08-19

Family

ID=12104738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2322782A Pending JPS58140165A (ja) 1982-02-15 1982-02-15 電界効果半導体装置

Country Status (1)

Country Link
JP (1) JPS58140165A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665418A (en) * 1983-01-10 1987-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
WO1997013277A1 (de) * 1995-10-02 1997-04-10 El Mos Elektronik In Mos-Technologie Gmbh Mos-transistor mit hoher ausgangsspannungsfestigkeit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4937582A (ja) * 1972-08-07 1974-04-08

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4937582A (ja) * 1972-08-07 1974-04-08

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665418A (en) * 1983-01-10 1987-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5514608A (en) * 1991-05-06 1996-05-07 Siliconix Incorporated Method of making lightly-doped drain DMOS with improved breakdown characteristics
WO1997013277A1 (de) * 1995-10-02 1997-04-10 El Mos Elektronik In Mos-Technologie Gmbh Mos-transistor mit hoher ausgangsspannungsfestigkeit
US6153916A (en) * 1995-10-02 2000-11-28 El Mos Elektronik In Mos-Technologie Gmbh MOS transistor with high output voltage endurance

Similar Documents

Publication Publication Date Title
US4952994A (en) Input protection arrangement for VLSI integrated circuit devices
US4602267A (en) Protection element for semiconductor device
JP3418436B2 (ja) パワートランジスタ
EP0110331A2 (en) A MOS transistor
KR920010314B1 (ko) 반도체 장치
EP0242383B1 (en) Protection of igfet integrated circuits from electrostatic discharge
JPH04361571A (ja) Ｍｏｓ型半導体装置
JP3186405B2 (ja) 横型ｍｏｓｆｅｔ
US5162883A (en) Increased voltage MOS semiconductor device
JPS58140165A (ja) 電界効果半導体装置
US4969024A (en) Metal-oxide-semiconductor device
TW437086B (en) Semiconductor device, electrostatic protective element, and dielectric breakdown preventing method
JPH0888290A (ja) 半導体装置およびその使用方法
JPH02110976A (ja) 絶縁ゲート型半導体装置
JPS6290964A (ja) 集積回路保護構造
JPH04107876A (ja) 半導体装置及びれを用いたイグナイタ装置
TWM507583U (zh) 具有高效能之靜電防護能力的功率電晶體
JPH04107871A (ja) 半導体装置およびそれを用いたイグナイタ装置
JP3392496B2 (ja) 電力用半導体装置
JPH02156572A (ja) Ｍｏｓ型半導体装置
JP2907504B2 (ja) 半導体装置
JPS604263A (ja) Ｍｏｓ電界効果半導体装置
JPH0832049A (ja) 半導体装置
JPS5874081A (ja) 半導体装置
JPS61166073A (ja) 半導体集積回路装置