CN109121423A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109121423A
CN109121423A CN201780000855.6A CN201780000855A CN109121423A CN 109121423 A CN109121423 A CN 109121423A CN 201780000855 A CN201780000855 A CN 201780000855A CN 109121423 A CN109121423 A CN 109121423A
Authority
CN
China
Prior art keywords
cover film
manufacturing
glass cover
semiconductor wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780000855.6A
Other languages
English (en)
Other versions
CN109121423B (zh
Inventor
小笠原淳
伊东浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109121423A publication Critical patent/CN109121423A/zh
Application granted granted Critical
Publication of CN109121423B publication Critical patent/CN109121423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/10—Electrophoretic coating characterised by the process characterised by the additives used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)

Abstract

半导体装置的制造方法，包含：半导体晶片准备工序，准备在玻璃覆盖膜形成面上形成有台面沟槽120的半导体晶片W；以及玻璃覆盖膜形成工序，在使无铅玻璃微粒子悬浊在溶媒后的悬浊液12中，在将第一电极板14与第二电极板16以浸渍于悬浊液中的状态下对向设置的同时，在第一电极板与第二电极板之间以半导体晶片的玻璃覆盖膜形成面朝向第一电极板侧的状态下，通过电泳沉积法在玻璃覆盖膜形成面上形成玻璃覆盖膜124。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
以往，包含有在半导体晶片的表面形成玻璃覆盖膜的玻璃覆盖膜形成工序的半导体装置的制造方法已被普遍认知(例如，参照特开平8-64557号公报、特开2014-187144号公报、特开昭2005-243893号公报、特开昭57-143832号公报)。
在该以往的半导体装置的制造方法中，是通过电泳沉积法(EPD：ElectrophoreticDeposition),使不含铅的无铅玻璃微粒子沉积于半导体晶片的台面(Mesa)沟槽中，然后，对该台面沟槽中沉积的无铅玻璃微粒子进行烧制使其玻璃化，从而形成半导体装置的钝化(Passivation)膜。
特别是，在上述以往的半导体装置的制造方法中，在基于电泳沉积法进行的玻璃覆盖膜形成工序中，无铅玻璃微粒子同样会沉积于半导体晶片的台面沟槽的底部。
通过这样，对无铅玻璃微粒子的沉积物进行烧制使其玻璃化后形成的钝化膜也同样会形成在台面沟槽的底部。
因此，例如，为了将半导体晶片芯片化，在利用划片(Dicing)或激光等沿台面沟槽对半导体晶片进行切割时，就需要对半导体晶片上的硅(Silicon)和作为钝化膜的玻璃，即，对材质不同的多种材料进行切割。
在对像这样的材质不同的多种材料进行切割时，会因不同材质的应力导致龟裂等的产生。作为防止该龟裂的对策，就必须减慢半导体晶片的切割速度、或是使用特殊的切割装置。
另外，为了进行高效率的切割，也有一种方法是在曝光工序后，对台面沟槽中的玻璃选择性地进行蚀刻，并且使硅面露出。
然而，上述任何一种对策均会导致工序的追加以及处理时间的增加，最终导致成本的增加。
如上述般，以往的半导体装置的制造方法在基于电泳沉积法的玻璃覆盖膜形成工序中，存在于因半导体晶片切割时的龟裂导致无铅玻璃微粒子沉积于半导体晶片的台面沟槽底部的问题。
因此，本发明的目的是提供一种半导体装置的制造方法，能够在对玻璃覆盖膜形成工序中使用的悬浊液的特性进行控制后，在台面沟槽的底部的至少一部分露出(台面沟槽的底部的至少一部分上不形成无铅玻璃微粒子沉积物的玻璃覆盖膜)的状态下，将无铅玻璃微粒子沉积物的玻璃覆盖膜高精度地形成在规定的厚度上，使其覆盖台面沟槽的开口端周围以及台面沟槽的侧壁。
发明内容
本发明的一种形态涉及的实施方式中的半导体装置的制造方法，包括：半导体晶片准备工序，准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片；以及玻璃覆盖膜形成工序，在使无铅玻璃微粒子悬浊在溶媒后的悬浊液中，在将第一电极板与第二电极板以浸渍于所述悬浊液中的状态下对向设置的同时，在所述第一电极板与所述第二电极板之间以所述半导体晶片的所述玻璃覆盖膜形成面朝向所述第一电极板侧的状态下，通过电泳沉积法在所述玻璃覆盖膜形成面上形成玻璃覆盖膜，其特征在于：
其中，在所述玻璃覆盖膜形成工序中，是以所述台面沟槽的底部的至少一部分露出的状态下，将作为所述无铅玻璃微粒子沉积物的所述玻璃覆盖膜形成为覆盖所述台面沟槽的开口端周围以及所述台面沟槽的侧壁，
在所述玻璃覆盖膜形成工序中所使用的所述悬浊液为：将含有所述无铅玻璃微粒子的所述溶媒的介电常数控制在第一范围后，在该溶媒中，添加含有有机溶剂与作为电解质的硝酸的混合液后，再将其电导率控制在第二范围后的悬浊液，
所述溶媒的介电常数的所述第一范围为5～7，
所述悬浊液的电导率的所述第二范围为20nS/cm～100nS/cm。
在所述半导体装置的制造方法中，
通过调整所述混合液，将所述悬浊液的所述电导率控制在所述第二范围。
在所述半导体装置的制造方法中，
在被添加至所述溶媒之前，所述混合液的电导率被控制在第三范围，所述混合液的电导率的所述第三范围为90μS/cm～130μS/cm。
在所述半导体装置的制造方法中，
所述有机溶剂为异丙醇(Isopropyl alcohol)或醋酸乙酯(Ethyl acetate)。
在所述半导体装置的制造方法中，
通过调整所述混合液中所述硝酸的配比，将所述混合液的所述电导率控制在所述第三范围。
在所述半导体装置的制造方法中，
所述溶媒为含有异丙醇与醋酸乙酯的混合溶媒。
在所述半导体装置的制造方法中，
通过调整所述混合液中所述醋酸乙酯的配比，将所述溶媒的介电常数控制在所述第一范围。
在所述半导体装置的制造方法中，
所述无铅玻璃微粒子中含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一种成分。
在所述半导体装置的制造方法中，
所述半导体晶片准备工序包括：
准备在主面上具备平行pn结的半导体晶片的工序；
通过从所述半导体晶片的一方的表面形成深度超过所述pn结的台面沟槽，从而在所述台面沟槽的内面形成所述pn结露出部的工序；以及
在所述台面沟槽的内面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
在所述半导体装置的制造方法中，
所述悬浊液中不含有界面活性剂。
在所述半导体装置的制造方法中，
所述半导体晶片准备工序包括：在所述半导体晶片的表面形成所述台面沟槽的侧壁的pn结露出部的工序；以及所述半导体晶片的表面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
在所述半导体装置的制造方法中，
在所述玻璃覆盖膜形成工序中，将所述玻璃覆盖膜形成在所述台面沟槽的开口端周围以及所述台面沟槽的侧壁处的所述基底绝缘膜的表面上。
在所述半导体装置的制造方法中，进一步包括：
电极形成工序，在所述半导体晶片的所述一方的表面上的相邻的两个所述台面沟槽间形成阳电极的同时，在所述半导体晶片的另一方的表面上形成阴电极。
玻璃覆盖膜形成工序
所述玻璃覆盖膜经由所述基底绝缘膜覆盖所述pn结露出部。
在所述半导体装置的制造方法中，进一步包括：
半导体晶片切割工序，沿未形成有所述玻璃覆盖膜的所述台面沟槽的所述底部的中央近旁切割所述半导体晶片，从而将所述半导体晶片芯片化。
发明效果
本发明的一种形态所涉及的半导体装置的制造方法，包括：半导体晶片准备工序，准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片；以及玻璃覆盖膜形成工序，在使无铅玻璃微粒子悬浊在溶媒后的悬浊液中，在将第一电极板与第二电极板以浸渍于悬浊液中的状态下对向设置的同时，在第一电极板与第二电极板之间以半导体晶片的玻璃覆盖膜形成面朝向第一电极板侧的状态下，通过电泳沉积法在玻璃覆盖膜形成面上形成玻璃覆盖膜。
并且，在玻璃覆盖膜形成工序中，是以台面沟槽的底部的至少一部分露出的状态下，将作为无铅玻璃微粒子沉积物的玻璃覆盖膜形成为覆盖台面沟槽的开口端周围以及台面沟槽的侧壁。
而且，在玻璃覆盖膜形成工序中所使用的悬浊液为：将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围后，在该溶媒中，添加含有有机溶剂与作为电解质的硝酸的混合液后，再将其电导率控制在第二范围后的悬浊液。进一步地，溶媒的介电常数的第一范围为5～7。悬浊液的电导率的第二范围为20nS/cm～100nS/cm。
通过这样，就能够在台面沟槽的底部的至少一部分露出的状态下，将无铅玻璃微粒子沉积物的玻璃覆盖膜高精度地形成在规定的厚度上，使其覆盖台面沟槽的开口端周围以及台面沟槽的侧壁。
简单附图说明
图1是第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图2是紧接着图1的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图3是紧接着图2的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图4是紧接着图3的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图5是紧接着图4的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图6是紧接着图5的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图7是紧接着图6的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图8是紧接着图7的第一实施方式所涉及的半导体装置的制造方法的工序展示图。
图9是从横方向看玻璃覆盖膜形成装置1时的截面图。
图10是展示第一实施方式所涉及的半导体装置的制造方法中的电泳沉积法中所使用的悬浊液12的组成的一个例子的图。
图11是展示含有异丙醇与醋酸乙酯的混合液的溶媒(1)中异丙醇和醋酸乙酯的体积比(％)，与介电常数之间的关系的一个例子的图。
图12是展示悬浊液12的电导率与台面沟槽120的底部120a的沉积物的附着状态之间关系的一例示意图。
图13是玻璃覆盖膜形成工序中，烧制前的玻璃覆盖膜124在成膜状态下的半导体晶片的上端面照片。
图14是玻璃覆盖膜形成工序中，包含烧制后的玻璃覆盖膜124的台面沟槽120的截面照片。
用于实施发明的最佳方式
以下，将基于附图对本发明涉及的实施方式进行说明。
【第一实施方式】
第一实施方式涉及的半导体装置的制造方法如图1至图8所示，依次包括：“半导体晶片准备工序”、“氧化膜去除工序”、“粗面化区域形成工序”、“电极形成工序”以及“半导体晶片切割工序”。下面，将按照工序顺序对实施方式涉及的半导体装置的制造方法进行说明。
(a)半导体晶片准备工序
首先，在通过从n-型半导体晶片(例如，直径4英寸的n-型硅晶片)110的一方的表面的p型掺杂物扩散来形成p+型扩散层112的同时，通过从另一方的表面的n型掺杂物扩散来形成n+型扩散层114，从而准备在主面上形成有平行pn结的半导体晶片W(图1)。
然后，通过热氧化在p+型扩散层112以及n+型扩散层114的表面形成氧化膜116、118(图1)。
接下来，通过光刻蚀法，在氧化膜116的规定部位上形成规定的开口部。在对氧化膜蚀刻后，继续对半导体晶片继续进行蚀刻，从而从半导体晶片的一方的表面上形成深度超过pn结的台面沟槽120(台面沟槽)(图2)此时，台面沟槽120的内面(侧壁)上就会形成pn结露出部A。即，在半导体晶片的表面形成台面沟槽120的侧壁的pn结露出部A。
接下来，通过使用干氧(DryO2)的热氧化法，在台面沟槽120的内面形成由硅氧化膜构成的基底绝缘膜121(图3)。即，在半导体晶片的表面(台面沟槽120的内面)形成基底绝缘膜121从而使之覆盖pn结露出部A。
此处，如图3所示，台面沟槽120具有：底部120a、开口端120b、以及侧壁120c。在该图3例中，底部120a、开口端120b、以及侧壁120c表示基底绝缘膜121的表面。另外，在省略基底绝缘膜121的情况下，台面沟槽120的底部120a的一部分、开口端120b、以及侧壁120c仅被定义为玻璃覆盖膜形成面的一部分。在形成该基底绝缘膜121之前的工序(图2)中，台面沟槽120的内面则表示P+型扩散层112与N-型扩散层114之间的表面。
再有，基底绝缘膜121的厚度例如定在5nm～60nm范围内(例如20nm)。基底绝缘膜121的形成，是通过在将半导体晶片放入扩散炉后，以一边流通氧气一边在900℃的温度下处理十分钟的方式进行的。基底绝缘膜121的厚度如不足5nm则可能无法获得降低BT耐量的效果。另一方面，基底绝缘膜121的厚度如超过60nm则可能无法在接下来的玻璃覆盖膜形成工序中通过电泳沉积法来形成玻璃覆盖膜。
如上述般，在玻璃覆盖膜形成面上形成有台面沟槽120的半导体晶片W就准备好了。
(b)玻璃覆盖膜形成工序
接下来，通过电泳沉积法，在台面沟槽120的底部120a的至少一部分露出的状态下，在形成无铅玻璃微粒子沉积物的玻璃覆盖膜124使其覆盖台面沟槽120的开口端120b周围以及台面沟槽120的侧壁120c(基底绝缘膜121的表面)的同时，通过对该玻璃覆盖膜124进行烧制，从而将该玻璃覆盖膜124致密化(图4)。在下述图5至图8所示的工序中，烧制后的该玻璃覆盖膜与烧制后的该玻璃覆盖膜使用同一符号124进行标示。
在该图4所示例中，玻璃覆盖膜124在覆盖台面沟槽120的开口端120b周围与台面沟槽120的侧壁120c(基底绝缘膜121的表面)的同时，也覆盖与台面沟槽120的侧壁120c邻接的台面沟槽120的底部120a的一部分(例如，底部120a的中央近旁)(台面沟槽120的底部120a的至少一部分露出的状态)。
即，在该玻璃覆盖膜形成工序中，是将玻璃覆盖膜124形成在台面沟槽120的开口端120b周围以及台面沟槽120的侧壁120c的基底绝缘膜121的表面上。换言之，该玻璃覆盖膜124经由基底绝缘膜121覆盖pn结露出部A。
在实施该玻璃覆盖膜形成工序时，使用具备以下构成的玻璃覆盖膜形成装置，即，所使用的玻璃覆盖膜形成装置(图9)具备：用于储留使无铅玻璃微粒子悬浊于溶媒的悬浊液12的槽10；以对向的状态被设置在槽10中的第一电极板14以及第二电极板16；被设置在第一电极板14以及第二电极板16之间的，用于将半导体晶片W配置在规定位置上的半导体晶片配置夹具(未图示)；以及对第一电极板14以及第二电极板16施加电位的电源装置20。
并且，如图9所示，在储留有使无铅玻璃微粒子悬浊于溶媒的悬浊液12的槽10的内部，在将与正端子连接的第一电极板14和与负端子连接的第二电极板16浸渍在悬浊液12中的状态下对向设置的同时，以在这些第一电极板14与第二电极板16之间将半导体晶片W以玻璃覆盖膜形成预定面(图9中为台面沟槽的内面)朝向第一电极板14一侧的姿势进行配置的状态下，通过电泳沉积法在玻璃覆盖膜形成预定面上形成玻璃覆盖膜124。
另外，第一电极板14与第二电极板16之间施加的电压为10V～800V(例如400V)。
如上述般，在该玻璃覆盖膜形成工序中，是在台面沟槽120的底部120a(底部120a处的基底绝缘膜121的表面)的至少一部分露出的状态下，形成无铅玻璃微粒子沉积物的玻璃覆盖膜124使其覆盖台面沟槽120的开口端120b周围以及台面沟槽120的侧壁120c。
这里，在该玻璃覆盖膜形成工序中所使用的悬浊液12为：在将含有无铅玻璃微粒子的溶媒(1)的介电常数控制在第一范围内后，在该溶媒(1)中，添加含有有机溶剂与作为电解质的硝酸的混合液(电解质溶液(2))，从而将其电导率控制在第二范围内(参照图10)。特别是，该悬浊液12中不含有界面活性剂。
另外，作为由无铅玻璃构成的无铅玻璃微粒子，例如，使用的是以下的玻璃微粒子，即：含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一种成分，并且，由使实质上不含有Pb的原料溶融后获得的融液制作成的无铅玻璃微粒子。
而且，溶媒(1)为异丙醇与醋酸乙酯的混合溶媒。将该溶媒(1)的介电常数，通过调整混合溶媒中醋酸乙酯的配比，控制在已述的第一范围内。例如，例如，溶媒(1)的介电常数的第一范围为5～7。
图11是展示含有异丙醇与醋酸乙酯的混合液的溶媒(1)中异丙醇和醋酸乙酯的体积比(％)，与介电常数之间的关系的一个例子的图。
如图11所示，通过调整混合溶媒中醋酸乙酯的配比，就能够将溶媒(1)的介电常数控制在已述的第一范围内。
另外，电解质(2)为有机溶剂(异丙醇(IPA))与硝酸(HNO3)的混合液。该混合液中有机溶剂与硝酸的体积比，例如为1000:1～5。另外，只要能够获得所期望的特性，有机溶剂也可为：醋酸乙酯、丙酮(Acetone)、乙醇(Ethanol)、或其他有机溶剂。
在本实施方式中，通过调整已述的混合液(电解质溶液(2))，来将悬浊液12的电导率控制在已述的第二范围内。该悬浊液12的电导率的第二范围为100nS/cm～400nS/cm。
在将以往的含有铅的铅玻璃粉末通过电泳沉积法沉积在半导体元件的台面沟槽中的情况下，使铅玻璃粉末悬浊后的悬浊液的电导率(导电率)为150±50μs/cm(参照已述的特开昭57-143832号公报)。该铅玻璃粉末作为美利坚合众国的INNOTECH公司的商品名IP760在市场上进行销售(参照已述的特开昭57-143832号公报的第一页右下栏)。
该以往的悬浊液的电导率的条件(150±50μs/cm)与上述本申请中的悬浊液12的电导率的第二范围(20nS/cm～100nS/cm)相比有很大的不同(电导率很高的范围)。
例如，特开昭57-143832号公报的第三页的左上栏至下栏中，记载有如下内容：“图2为使前述玻璃粒子(IP760)悬浊于丙酮(acetone)，并作为电解质的在添加三氯化硼后形成的悬浊液的电导率的变化与玻璃覆盖膜的附着速度连同膜厚的偏差之间的关系展示图，直线A表示附着速度(mg/cm2分钟)”的变化，曲线B、C则表示膜厚的最大值与最小值的变化。根据图中的展示可清楚的得知，悬浊液的导电率与附着速度几乎成正比关系，膜厚的最大值与最小值相对于导电率的变化则没有这样的关系。即：导电率在以下时几乎不会变化，两者的差Δt也极小。但是，当导电率在以上时则会急剧变化，并且两者的差Δt也变的极大。也就意味着玻璃覆盖膜的厚度偏差变大。在上述导电率低，且在 以下时，虽然附着速度较小能形成厚度偏差小的玻璃覆盖膜，但是不仅在台面型半导体元件的PN结端部露出的面上，在其他的部分上，例如在SiO2膜上也会形成玻璃覆盖膜，因此会给之后的制造工序带来坏的影响。
另一方面，一旦导电率超过则虽然附着速度提升了，但相对于玻璃覆盖膜要附着的台面层的n型半导体层一侧与p型半导体层一侧会产生出选择性，导致有时无法形成期望的玻璃覆盖膜。因此，为了排除上述这种不良状况，就需要将悬浊液的导电率选定在的程度上。至于涉及的悬浊液的导电率，无论是改变电解质，还是改变溶媒，均得到了几乎同样的结果。”
如上述般，在特开昭57-143832号公报中，记载有：悬浊液的导电率在100nS/cm以下时，不仅是在台面型半导体元件的PN结端部露出的面上，例如在SiO2膜上也会形成玻璃覆盖膜，从而给之后的制造工序带来坏的影响。
即，特开昭57-143832号公报中所记载的使以往的含有铅的铅玻璃粉末沉积的电泳沉积法，并未设想在将悬浊液的导电率设定在100nS/cm以下的条件下使用。
相对于此，在本申请的实施方式中，是将悬浊液12的电导率的第二范围，以使无铅玻璃微粒子在台面沟槽120的底部120a的至少一部分露出的状态下高精度地沉积在台面沟槽120中作为条件，设定在上述以往技术中不会使用的100nS/cm以下的非常低的20nS/cm～100nS/cm的范围内。
另外，已经确认了以该以往的悬浊液的电导率的条件(150±50μs/cm)，则无法使本实施方式中适用的无铅玻璃通过电泳沉积法沉积在半导体元件的台面沟槽中。
另一方面，在本实施方式中，在被添加至已述的溶媒(1)中以前，混合液(电解质溶液(2))的电导率被控制在第三范围内。例如，混合液(电解质溶液(2))的电导率，通过调整混合液中硝酸的配比，控制在已述的第三范围中。该混合液(电解质溶液(2))的电导率的第三范围为90nS/cm～130nS/cm。
再有，在将溶媒(1)的体积定在7L的程度的情况下，电解质溶液(2)则为30～40cc程度。
像这样，在本实施方式涉及的半导体装置的制造方法中，先是将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围(5～11)内，接着在介电常数被控制在第一范围内的溶媒(异丙醇(IPA)与醋酸乙酯的混合溶媒)中，添加电解质溶液(2)，通过使用电导率被控制在第二范围(20nS/cm～100nS/cm)内的悬浊液的电泳沉积法，使该悬浊液中的无铅玻璃微粒子沉积在半导体晶片的台面沟槽中。特别是，在本实施方式中，在被添加至已述的溶媒(1)之前，电解质(2)的电导率被控制在第三范围(90nS/cm～130nS/cm)内。
再有，如后述版，就能够将被沉积在半导体晶片上形成的台面沟槽中的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
特别是，由于无铅玻璃微粒子沉积物的厚度被控制在了规定的厚度上，因此对该沉积物进行烧制后的玻璃化的钝化膜的膜厚也就被控制在了规定的膜厚上，因此就能够减少从半导体晶片上切割分离后的半导体装置的钝化膜的绝缘性(反向特性)的偏差从而提升该半导体装置的可靠性。
(c)氧化膜去除工序
接下来，形成光刻胶(photoresist)126并使其覆盖玻璃覆盖膜124的表面后，以该光刻胶126作为掩膜进行氧化膜116蚀刻，从而将形成镍电镀电极膜的部位130中的氧化膜116去除(图5)。
(d)粗面化区域形成工序
接下来，对形成镍电镀电极膜的部位130中的半导体晶片表面进行粗面化处理，从而形成用于提高镍电镀电极与半导体晶片的密合性的粗面化区域132(图6)。(e)电极形成工序
接下来，在半导体晶片W上进行镍电镀，从而在粗面化区域132上(半导体晶片W的一方的表面上相邻的两个台面沟槽120间)形成阳电极134的同时，在半导体晶片W的另一方的表面上形成阴电极136(图7)。
(f)半导体晶片切割工序
接下来，通过划片或激光等方式，沿未形成有玻璃覆盖膜124的台面沟槽120的底部120a的中央近旁对半导体晶片进行切割使半导体晶片芯片化，从而制造半导体装置(台面型pn二极管)100(图8)。
此处，在对已述的玻璃覆盖膜形成工序中使用的悬浊液12的特性进行控制后，在台面沟槽120的底部120a的至少一部分(底部120a的中央近旁)露出(台面沟槽12的底部未形成有无铅玻璃微粒子沉积物的玻璃覆盖膜124)的状态下，将无铅玻璃微粒子沉积物的玻璃覆盖膜124高精度地形成在规定的厚度上，使其覆盖台面沟槽120的开口端120b周围以及台面沟槽120的侧壁120c。
因此，为了将半导体晶片芯片化，在利用划片或激光等沿台面沟槽120(底部120a的中央近旁)切割半导体晶片时，就没有必要再切割作为钝化膜的玻璃(玻璃覆盖膜124)。
即，在该半导体切割工序中，主要是对半导体晶片上的硅进行切割。通过这样，切割时的应力就得以被降低，从而半导体晶片上龟裂的发生便得以被抑制，使半导体晶片的切割变得更加容易。
通过上述方法，就能够制造半导体装置(台面型pn二极管)100。
这里，将对上述实施方式一涉及的半导体装置的制造方法的效果进行说明。
图12是展示悬浊液12的电导率与台面沟槽120的底部120a的沉积物的附着状态之间关系的一例示意图。图13是玻璃覆盖膜形成工序中，烧制前的玻璃覆盖膜124在成膜状态下的半导体晶片的上端面照片。图14是玻璃覆盖膜形成工序中，包含烧制后的玻璃覆盖膜124的台面沟槽120的截面照片。
如图12所示般，通过将悬浊液12的电导率的第二范围设定为20nS/cm～100nS/cm，就能够在台面沟槽120的底部120a的至少一部分(例如，底部120a的中央近旁)露出的状态下，高精度地将无铅玻璃微粒子沉积于台面沟槽120中。
并且，例如，如图13所示，在实施方式涉及的玻璃覆盖膜形成工序中，已确认在烧制前，是在台面沟槽120的底部120a的至少一部分(例如，底部120a的中央近旁)露出的状态下，玻璃覆盖膜124被形成为覆盖台面沟槽120的开口端120b周围以及台面沟槽120的侧壁120c。
再有，例如，如图14所示，在实施方式涉及的玻璃覆盖膜形成工序中，已确认在烧制后，是在台面沟槽120的底部120a的至少一部分露出的状态下，玻璃覆盖膜124被形成为覆盖台面沟槽120的开口端120b周围以及台面沟槽120的侧壁120c。
如已述般，在以往的电泳沉积法中，无铅玻璃微粒子对于半导体晶片的附着性相对不稳定，无法将台面沟槽中沉积的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
与此相对的，在适用了已述条件的实施方式涉及的半导体装置的制造方法中，就能够在台面沟槽的底部的至少一部分露出的状态下，将无铅玻璃微粒子沉积物的玻璃覆盖膜高精度地形成在规定的厚度上，使其覆盖台面沟槽的开口端周围以及台面沟槽的侧壁。尤其是，使无铅玻璃微粒子对于半导体晶片具备稳定的附着性，从而能够将台面沟槽中沉积的无铅玻璃微粒子沉积物的厚度高精度地控制在规定的厚度上。
综上所述，本发明的一种形态涉及的半导体装置的制造方法，包括：半导体晶片准备工序，准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片；以及玻璃覆盖膜形成工序，在使无铅玻璃微粒子悬浊在溶媒后的悬浊液中，在将第一电极板与第二电极板以浸渍于悬浊液中的状态下对向设置的同时，在第一电极板与第二电极板之间以半导体晶片的玻璃覆盖膜形成面朝向第一电极板侧的状态下，通过电泳沉积法在玻璃覆盖膜形成面上形成玻璃覆盖膜，
并且，在玻璃覆盖膜形成工序中，是以台面沟槽的底部的至少一部分露出的状态下，将作为无铅玻璃微粒子沉积物的玻璃覆盖膜形成为覆盖台面沟槽的开口端120b周围以及台面沟槽的侧壁，在玻璃覆盖膜形成工序中所使用的悬浊液为：将含有无铅玻璃微粒子的溶媒的介电常数控制在第一范围后，在该溶媒中，添加含有有机溶剂与作为电解质的硝酸的混合液(电解质溶液)后，再将其电导率控制在第二范围后的悬浊液，溶媒的介电常数的第一范围为5～7，悬浊液的电导率的第二范围为20nS/cm～100nS/cm。
通过这样，就能够在台面沟槽的底部的至少一部分露出的状态下，将无铅玻璃微粒子沉积物的玻璃覆盖膜高精度地形成在规定的厚度上，使其覆盖台面沟槽的开口端周围以及台面沟槽的侧壁。
在上述实施方式中，虽然作为半导体晶片使用的是又硅构成的半导体晶片板，但本发明不限于此。例如，也可以使用有SiC、GaN、GaO等构成的半导体晶片。
以上，就本发明的几个实施方式进行了说明，这些实施方式是作为举例而提示的，并没有限定发明范围的意图。这些实施方式可以被其他的各种形态所实施，并且可以在不脱离发明要旨的范围内进行种种的省略、替换、以及更改。这些实施方式或是其变形例是包含于发明范围或要旨中的，同时，也是包含于与权利要求书所记载的发明相均等的范围中的。
符号说明
1 玻璃覆盖膜形成装置
10 槽
12 悬浊液
14 第一电极板
16 第二电极板
20 电源装置
100 半导体装置
110 n-型半导体基板
112 p+型扩散层
114 n-型扩散层
116、118 氧化膜
120 沟槽(台面沟槽)
120a 台面沟槽的底部
120b 台面沟槽的开口端
120c 台面沟槽的侧壁
121 基底绝缘膜
124 玻璃覆盖膜
126 光刻胶
130 形成镍电镀电极膜的部位
132 粗面化区域
134 阳电极
136 阴电极
V1 第一电极板的电位
V2 第二电极板的电位
A 露出部

Claims (15)

1.一种半导体装置的制造方法，包括：半导体晶片准备工序，准备在玻璃覆盖膜形成面上形成有台面沟槽的半导体晶片；以及玻璃覆盖膜形成工序，在使无铅玻璃微粒子悬浊在溶媒后的悬浊液中，在将第一电极板与第二电极板以浸渍于所述悬浊液中的状态下对向设置的同时，在所述第一电极板与所述第二电极板之间以所述半导体晶片的所述玻璃覆盖膜形成面朝向所述第一电极板侧的状态下，通过电泳沉积法在所述玻璃覆盖膜形成面上形成玻璃覆盖膜，其特征在于：
其中，在所述玻璃覆盖膜形成工序中，以所述台面沟槽的底部的至少一部分露出的状态下，将作为所述无铅玻璃微粒子沉积物的所述玻璃覆盖膜形成为覆盖所述台面沟槽的开口端周围以及所述台面沟槽的侧壁，
在所述玻璃覆盖膜形成工序中所使用的所述悬浊液为：将含有所述无铅玻璃微粒子的所述溶媒的介电常数控制在第一范围后，在该溶媒中，添加含有有机溶剂与作为电解质的硝酸的混合液后，再将其电导率控制在第二范围后的悬浊液，
所述溶媒的介电常数的所述第一范围为5～7，
所述悬浊液的电导率的所述第二范围为20nS/cm～100nS/cm。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，通过调整所述混合液，将所述悬浊液的所述电导率控制在所述第二范围。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于：
其中，在被添加至所述溶媒之前，所述混合液的电导率被控制在第三范围，所述混合液的电导率的所述第三范围为90μS/cm～130μS/cm。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，所述有机溶剂为异丙醇或醋酸乙酯。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
其中，通过调整所述混合液中所述硝酸的配比，将所述混合液的所述电导率控制在所述第三范围。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
其中，所述溶媒为含有异丙醇与醋酸乙酯的混合溶媒。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于：
其中，通过调整所述混合液中所述醋酸乙酯的配比，将所述溶媒的介电常数控制在所述第一范围。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，所述无铅玻璃微粒子中含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一种成分。
9.根据权利要求3所述的半导体装置的制造方法，其特征在于：
其中，所述半导体晶片准备工序包括：
准备在主面上具备平行pn结的半导体晶片的工序；
通过从所述半导体晶片的一方的表面形成深度超过所述pn结的台面沟槽，从而在所述台面沟槽的内面形成所述pn结露出部的工序；以及
在所述台面沟槽的内面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，所述悬浊液中不含有界面活性剂。
11.根据权利要求3所述的半导体装置的制造方法，其特征在于：
其中，所述半导体晶片准备工序包括：在所述半导体晶片的表面形成所述台面沟槽的侧壁的pn结露出部的工序；以及所述半导体晶片的表面形成基底绝缘膜并使其覆盖所述pn结露出部的工序。
12.根据权利要求9所述的半导体装置的制造方法，其特征在于：
其中，在所述玻璃覆盖膜形成工序中，将所述玻璃覆盖膜形成在所述台面沟槽的开口端周围以及所述台面沟槽的侧壁处的所述基底绝缘膜的表面上。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于：
其中，进一步包括：电极形成工序，在所述半导体晶片的所述一方的表面上的相邻的两个所述台面沟槽间形成阳电极的同时，在所述半导体晶片的另一方的表面上形成阴电极。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于：
其中，所述玻璃覆盖膜经由所述基底绝缘膜覆盖所述pn结露出部。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
其中，进一步包括：半导体晶片切割工序，沿未形成有所述玻璃覆盖膜的所述台面沟槽的所述底部的中央近旁切割所述半导体晶片，从而将所述半导体晶片芯片化。
CN201780000855.6A 2017-04-19 2017-04-19 半导体装置的制造方法 Active CN109121423B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/015723 WO2018193554A1 (ja) 2017-04-19 2017-04-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN109121423A true CN109121423A (zh) 2019-01-01
CN109121423B CN109121423B (zh) 2020-05-19

Family

ID=63668535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000855.6A Active CN109121423B (zh) 2017-04-19 2017-04-19 半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP6396598B1 (zh)
CN (1) CN109121423B (zh)
TW (1) TWI657512B (zh)
WO (1) WO2018193554A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171416A (zh) * 2022-02-14 2022-03-11 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法
CN114829991A (zh) * 2019-12-20 2022-07-29 3M创新有限公司 光控膜及其制造方法
CN117558687A (zh) * 2024-01-10 2024-02-13 江苏吉莱微电子股份有限公司 一种新型电泳工艺结构芯片及其制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1320391A (en) * 1969-07-30 1973-06-13 Gen Electric Glass passivated semiconductor device fabrication process
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS5832421A (ja) * 1981-08-20 1983-02-25 Nec Corp 半導体装置の製造方法
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS6094729A (ja) * 1983-10-27 1985-05-27 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
JPH04296087A (ja) * 1991-03-26 1992-10-20 Oki Electric Ind Co Ltd ホーロー基板とその製造方法
JPH0729900A (ja) * 1993-07-12 1995-01-31 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
CN1645572A (zh) * 2004-12-21 2005-07-27 天津中环半导体股份有限公司 一种台面整流器件的玻璃钝化形成工艺
JP2005243893A (ja) * 2004-02-26 2005-09-08 Matsushita Electric Ind Co Ltd メサ型半導体装置の製造方法
CN101393929A (zh) * 2008-11-10 2009-03-25 吉林华微电子股份有限公司 双正斜角槽终端半导体分立器件可控硅及其制造方法
CN102781861A (zh) * 2011-05-26 2012-11-14 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
JP2014187144A (ja) * 2013-03-22 2014-10-02 Shindengen Electric Mfg Co Ltd 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法
CN105981141A (zh) * 2014-11-13 2016-09-28 新电元工业株式会社 半导体装置的制造方法以及玻璃覆盖膜形成装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596640A (en) * 1979-01-19 1980-07-23 Hitachi Ltd Method of forming glass film on semiconductor substrate
JPS5951533A (ja) * 1982-09-17 1984-03-26 Matsushita Electronics Corp 半導体装置の製造方法
JPS6331125A (ja) * 1986-07-25 1988-02-09 Toshiba Components Kk 半導体装置の製造方法
JP4611236B2 (ja) * 2006-04-07 2011-01-12 株式会社エヌ・ティー・エス 熱伝導材、放熱構造を備えた装置、及び、熱伝導材の製造方法
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1320391A (en) * 1969-07-30 1973-06-13 Gen Electric Glass passivated semiconductor device fabrication process
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS5832421A (ja) * 1981-08-20 1983-02-25 Nec Corp 半導体装置の製造方法
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS6094729A (ja) * 1983-10-27 1985-05-27 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
JPH04296087A (ja) * 1991-03-26 1992-10-20 Oki Electric Ind Co Ltd ホーロー基板とその製造方法
JPH0729900A (ja) * 1993-07-12 1995-01-31 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
JP2005243893A (ja) * 2004-02-26 2005-09-08 Matsushita Electric Ind Co Ltd メサ型半導体装置の製造方法
CN1645572A (zh) * 2004-12-21 2005-07-27 天津中环半导体股份有限公司 一种台面整流器件的玻璃钝化形成工艺
CN101393929A (zh) * 2008-11-10 2009-03-25 吉林华微电子股份有限公司 双正斜角槽终端半导体分立器件可控硅及其制造方法
CN102781861A (zh) * 2011-05-26 2012-11-14 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
JP2014187144A (ja) * 2013-03-22 2014-10-02 Shindengen Electric Mfg Co Ltd 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法
CN105981141A (zh) * 2014-11-13 2016-09-28 新电元工业株式会社 半导体装置的制造方法以及玻璃覆盖膜形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114829991A (zh) * 2019-12-20 2022-07-29 3M创新有限公司 光控膜及其制造方法
CN114171416A (zh) * 2022-02-14 2022-03-11 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法
CN117558687A (zh) * 2024-01-10 2024-02-13 江苏吉莱微电子股份有限公司 一种新型电泳工艺结构芯片及其制造方法

Also Published As

Publication number Publication date
TW201839866A (zh) 2018-11-01
JPWO2018193554A1 (ja) 2019-06-27
JP6396598B1 (ja) 2018-09-26
TWI657512B (zh) 2019-04-21
WO2018193554A1 (ja) 2018-10-25
CN109121423B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
TW393785B (en) Method to produce many semiconductor-bodies
TW417190B (en) Semiconductor chips having a mesa structure provided by sawing
CN109121423A (zh) 半导体装置的制造方法
JP5631497B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP6295378B1 (ja) 半導体装置の製造方法
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
TWI612567B (zh) 半導體裝置的製造方法
JP5508547B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
CN116959979B (zh) 耐高温的gpp芯片的生产工艺
CN106133922A (zh) 太阳能电池的制造方法以及太阳能电池
GB2033778A (en) Temperature gradient zone melting
JPH1197726A (ja) 太陽電池の製法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JPS6161533B2 (zh)
JP6251846B1 (ja) 半導体装置の製造方法
JPS5984431A (ja) 半導体装置の製造方法
JPS61236169A (ja) 半導体整流素子の製造方法
GB2123207A (en) Glass passivated high power semiconductor devices
JPS583225A (ja) 半導体装置の製造方法
UA56001A (uk) Спосіб локальної дифузії алюмінію
JPS6130736B2 (zh)
JPH11176997A (ja) ガラスモールド型半導体素子被覆用ガラススラリー

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant