TWI657512B - 半導體裝置的製造方法 - Google Patents
半導體裝置的製造方法 Download PDFInfo
- Publication number
- TWI657512B TWI657512B TW106126889A TW106126889A TWI657512B TW I657512 B TWI657512 B TW I657512B TW 106126889 A TW106126889 A TW 106126889A TW 106126889 A TW106126889 A TW 106126889A TW I657512 B TWI657512 B TW I657512B
- Authority
- TW
- Taiwan
- Prior art keywords
- cover film
- glass cover
- semiconductor device
- semiconductor wafer
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D13/00—Electrophoretic coating characterised by the process
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D13/00—Electrophoretic coating characterised by the process
- C25D13/02—Electrophoretic coating characterised by the process with inorganic material
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D13/00—Electrophoretic coating characterised by the process
- C25D13/10—Electrophoretic coating characterised by the process characterised by the additives used
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D13/00—Electrophoretic coating characterised by the process
- C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Dicing (AREA)
Abstract
本發明係揭露一種半導體裝置的製造方法,包含:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽(120)的半導體晶片(W);以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸濁在溶媒後的懸濁液(12)中,在將第一電極板(14)與第二電極板(16)以浸漬於懸濁液中的狀態下對向設置的同時,在第一電極板與第二電極板之間以半導體晶片的玻璃覆蓋膜形成面朝向第一電極板側的狀態下,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜(124)。
Description
本發明關於一種半導體裝置的製造方法。
以往,包含有在半導體晶片的表面形成玻璃覆蓋膜的玻璃覆蓋膜形成步驟的半導體裝置的製造方法已被普遍認知(例如,參照日本的特開平8-64557號公報、特開2014-187144號公報、特開昭2005-243893號公報、特開昭57-143832號公報)。
在以往的半導體裝置的製造方法中,是藉由電泳沉積法(Electrophoretic Deposition, EPD),使不含鉛的無鉛玻璃微粒子沉積於半導體晶片的檯面(Mesa)溝槽中,然後,對該檯面溝槽中沉積的無鉛玻璃微粒子進行燒製使其玻璃化,從而形成半導體裝置的鈍化(Passivation)膜。
特別是,在上述以往的半導體裝置的製造方法中,在基於電泳沉積法進行的玻璃覆蓋膜形成製程中,無鉛玻璃微粒子同樣會沉積於半導體晶片的檯面溝槽的底部。
藉由這樣,對無鉛玻璃微粒子的沉積物進行燒製使其玻璃化後形成的鈍化膜也同樣會形成在檯面溝槽的底部。
因此,例如,為了將半導體晶片芯片化,在利用劃片(Dicing)或雷射等沿檯面溝槽對半導體晶片進行切割時,就需要對半導體晶片上的矽(Silicon)和作為鈍化膜的玻璃,即,對材質不同的多種材料進行切割。
在對像這樣的材質不同的多種材料進行切割時,會因不同材質的應力導致龜裂等的產生。作為防止該龜裂的對策,就必須減慢半導體晶片的切割速度、或是使用特殊的切割裝置。
另外,為了進行高效率的切割,也有一種方法是在曝光步驟後,對檯面溝槽中的玻璃選擇性地進行蝕刻,並且使矽面露出。
然而,上述任何一種對策均會導致步驟的追加以及處理時間的增加,最終導致成本的增加。
如上述般,以往的半導體裝置的製造方法在基於電泳沉積法的玻璃覆蓋膜形成步驟中,存在於因半導體晶片切割時的龜裂導致無鉛玻璃微粒子沉積於半導體晶片的檯面溝槽底部的問題。
因此,本發明的目的是提供一種半導體裝置的製造方法,能夠在對玻璃覆蓋膜形成步驟中使用的懸濁液的特性進行控制後,在檯面溝槽的底部的至少一部分露出(檯面溝槽的底部的至少一部分上不形成無鉛玻璃微粒子沉積物的玻璃覆蓋膜)的狀態下,將無鉛玻璃微粒子沉積物的玻璃覆蓋膜高精度地形成在規定的厚度上,使其覆蓋檯面溝槽的開口端周圍以及檯面溝槽的側壁。
本發明的一種形態涉及的實施方式中的半導體裝置的製造方法,包括下列步驟:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸濁在溶媒後的懸濁液中,在將第一電極板與第二電極板以浸漬於懸濁液中的狀態下對向設置的同時,在第一電極板與第二電極板之間以半導體晶片的玻璃覆蓋膜形成面朝向第一電極板側的狀態下,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜;
其中,在玻璃覆蓋膜形成步驟中,是以檯面溝槽的底部的至少一部分露出的狀態下,將作為無鉛玻璃微粒子沉積物的玻璃覆蓋膜形成為覆蓋檯面溝槽的開口端周圍以及檯面溝槽的側壁;
在玻璃覆蓋膜形成步驟中所使用的懸濁液為:將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍後,在該溶媒中,添加含有有機溶劑與作為電解質的硝酸的混合液後,再將其電導率控制在第二範圍後的懸濁液;
溶媒的介電常數的第一範圍為5~7;
懸濁液的電導率的第二範圍為20 nS/cm~100 nS/cm。
較佳地,在半導體裝置的製造方法中,藉由調整混合液,將懸濁液的電導率控制在第二範圍。
較佳地,在半導體裝置的製造方法中,在被添加至溶媒之前,混合液的電導率被控制在第三範圍,混合液的電導率的第三範圍為90 μS/cm~130 μS/cm。
較佳地,在半導體裝置的製造方法中,有機溶劑為異丙醇(Isopropyl alcohol)或醋酸乙酯(Ethyl acetate)。
較佳地,在半導體裝置的製造方法中,藉由調整混合液中硝酸的配比,將混合液的電導率控制在第三範圍。
較佳地,在半導體裝置的製造方法中,溶媒為含有異丙醇與醋酸乙酯的混合溶媒。
較佳地,在半導體裝置的製造方法中,藉由調整混合液中醋酸乙酯的配比,將溶媒的介電常數控制在第一範圍。
較佳地,在半導體裝置的製造方法中,無鉛玻璃微粒子中含有SiO2
、Al2
O3
、CaO、MgO、ZnO、B2
O3
、以及BaO中的至少任意一種成分。
較佳地,在半導體裝置的製造方法中,半導體晶片準備步驟包括下列步驟:
準備在主面上具備平行pn接面的半導體晶片的步驟;
藉由從半導體晶片的一方的表面形成深度超過pn接面的檯面溝槽,從而在檯面溝槽的內面形成pn接面露出部的步驟;以及
在檯面溝槽的內面形成基底絕緣膜並使其覆蓋pn接面露出部的步驟。
較佳地,在半導體裝置的製造方法中,懸濁液中不含有界面活性劑。
較佳地,在半導體裝置的製造方法中,半導體晶片準備步驟包括下列步驟:
在半導體晶片的表面形成檯面溝槽的側壁的pn接面露出部的步驟;以及
半導體晶片的表面形成基底絕緣膜並使其覆蓋pn接面露出部的步驟。
較佳地,在半導體裝置的製造方法中,在玻璃覆蓋膜形成步驟中,將玻璃覆蓋膜形成在檯面溝槽的開口端周圍以及檯面溝槽的側壁處的基底絕緣膜的表面上。
較佳地,在半導體裝置的製造方法中,進一步包括下列步驟:
電極形成步驟,在半導體晶片的一方的表面上的相鄰的兩個檯面溝槽間形成陽電極的同時,在半導體晶片的另一方的表面上形成陰電極。
較佳地,在半導體裝置的製造方法中,玻璃覆蓋膜經由基底絕緣膜覆蓋pn接面露出部。
較佳地,在半導體裝置的製造方法中,進一步包括下列步驟:
半導體晶片切割步驟,沿未形成有玻璃覆蓋膜的檯面溝槽的底部的中央近旁切割半導體晶片,從而將半導體晶片芯片化。
發明效果
本發明的一種形態所關於的半導體裝置的製造方法,包括下列步驟:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸濁在溶媒後的懸濁液中,在將第一電極板與第二電極板以浸漬於懸濁液中的狀態下對向設置的同時,在第一電極板與第二電極板之間以半導體晶片的玻璃覆蓋膜形成面朝向第一電極板側的狀態下,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜。
並且,在玻璃覆蓋膜形成步驟中,是以檯面溝槽的底部的至少一部分露出的狀態下,將作為無鉛玻璃微粒子沉積物的玻璃覆蓋膜形成為覆蓋檯面溝槽的開口端周圍以及檯面溝槽的側壁。
而且,在玻璃覆蓋膜形成步驟中所使用的懸濁液為:將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍後,在該溶媒中,添加含有有機溶劑與作為電解質的硝酸的混合液後,再將其電導率控制在第二範圍後的懸濁液。進一步地,溶媒的介電常數的第一範圍為5~7。懸濁液的電導率的第二範圍為20 nS/cm~100 nS/cm。
藉由這樣,就能夠在檯面溝槽的底部的至少一部分露出的狀態下,將無鉛玻璃微粒子沉積物的玻璃覆蓋膜高精度地形成在規定的厚度上,使其覆蓋檯面溝槽的開口端周圍以及檯面溝槽的側壁。
以下,將基於圖式對本發明相關的實施方式進行說明。
第一實施方式
第一實施方式涉及的半導體裝置的製造方法如圖1至圖8所示,依次包括:“半導體晶片準備步驟”、“氧化膜去除步驟”、“粗面化區域形成步驟”、“電極形成步驟”以及“半導體晶片切割步驟”。下面,將按照步驟順序對實施方式相關的半導體裝置的製造方法進行說明。
(a)半導體晶片準備步驟
首先,在藉由從n-型半導體晶片(例如,直徑4英寸的n-型矽晶片)110的一方的表面的p型摻雜物擴散來形成p+型擴散層112的同時,藉由從另一方的表面的n型摻雜物擴散來形成n+型擴散層114,從而準備在主面上形成有平行pn接面的半導體晶片W(圖1)。
然後,藉由熱氧化在p+型擴散層112以及n+型擴散層114的表面形成氧化膜116、118(圖1)。
接下來,藉由光刻蝕法,在氧化膜116的規定部位上形成規定的開口部。在對氧化膜蝕刻後,繼續對半導體晶片繼續進行蝕刻,從而從半導體晶片的一方的表面上形成深度超過pn接面的檯面溝槽120(檯面溝槽)(圖2)此時,檯面溝槽120的內面(側壁)上就會形成pn接面露出部A。即,在半導體晶片的表面形成檯面溝槽120的側壁的pn接面露出部A。
接下來,藉由使用幹氧(DryO2
)的熱氧化法,在檯面溝槽120的內面形成由矽氧化膜構成的基底絕緣膜121(圖3)。即,在半導體晶片的表面(檯面溝槽120的內面)形成基底絕緣膜121從而使之覆蓋pn接面露出部A。
此處,如圖3所示,檯面溝槽120具有:底部120a、開口端120b、以及側壁120c。在該圖3例中,底部120a、開口端120b、以及側壁120c表示基底絕緣膜121的表面。另外,在省略基底絕緣膜121的情況下,檯面溝槽120的底部120a的一部分、開口端120b、以及側壁120c僅被定義為玻璃覆蓋膜形成面的一部分。在形成該基底絕緣膜121之前的步驟(圖2)中,檯面溝槽120的內面則表示P+型擴散層112與N-型擴散層114之間的表面。
再有,基底絕緣膜121的厚度例如定在5 nm~60 nm範圍內(例如20 nm)。基底絕緣膜121的形成,是藉由在將半導體晶片放入擴散爐後,以一邊流通氧氣一邊在900℃的溫度下處理十分鐘的方式進行的。基底絕緣膜121的厚度如不足5 nm則可能無法獲得降低BT耐量的效果。另一方面,基底絕緣膜121的厚度如超過60 nm則可能無法在接下來的玻璃覆蓋膜形成步驟中藉由電泳沉積法來形成玻璃覆蓋膜。
如上述般,在玻璃覆蓋膜形成面上形成有檯面溝槽120的半導體晶片W就準備好了。
(b)玻璃覆蓋膜形成步驟
接下來,藉由電泳沉積法,在檯面溝槽120的底部120a的至少一部分露出的狀態下,在形成無鉛玻璃微粒子沉積物的玻璃覆蓋膜124使其覆蓋檯面溝槽120的開口端120b周圍以及檯面溝槽120的側壁120c(基底絕緣膜121的表面)的同時,藉由對該玻璃覆蓋膜124進行燒製,從而將該玻璃覆蓋膜124緻密化(圖4)。在下述圖5至圖8所示的步驟中,燒製後的該玻璃覆蓋膜與燒製後的該玻璃覆蓋膜使用同一符號124進行標示。
在該圖4所示例中,玻璃覆蓋膜124在覆蓋檯面溝槽120的開口端120b周圍與檯面溝槽120的側壁120c(基底絕緣膜121的表面)的同時,也覆蓋與檯面溝槽120的側壁120c鄰接的檯面溝槽120的底部120a的一部分(例如,底部120a的中央近旁)(檯面溝槽120的底部120a的至少一部分露出的狀態)。
即,在該玻璃覆蓋膜形成步驟中,是將玻璃覆蓋膜124形成在檯面溝槽120的開口端120b周圍以及檯面溝槽120的側壁120c的基底絕緣膜121的表面上。換言之,該玻璃覆蓋膜124經由基底絕緣膜121覆蓋pn接面露出部A。
在實施該玻璃覆蓋膜形成步驟時,使用具備以下構成的玻璃覆蓋膜形成裝置,即,所使用的玻璃覆蓋膜形成裝置1(圖9)具備:用於儲留使無鉛玻璃微粒子懸濁於溶媒的懸濁液12的槽10;以對向的狀態被設置在槽10中的第一電極板14以及第二電極板16;被設置在第一電極板14以及第二電極板16之間的,用於將半導體晶片W配置在規定位置上的半導體晶片配置夾具(未圖示);以及對第一電極板14以及第二電極板16施加電位的電源裝置20。
並且,如圖9所示,在儲留有使無鉛玻璃微粒子懸濁於溶媒的懸濁液12的槽10的內部,在將與正端子連接的第一電極板14和與負端子連接的第二電極板16浸漬在懸濁液12中的狀態下對向設置的同時,以在這些第一電極板14與第二電極板16之間將半導體晶片W以玻璃覆蓋膜形成預定面(圖9中為檯面溝槽的內面)朝向第一電極板14一側的姿勢進行配置的狀態下,藉由電泳沉積法在玻璃覆蓋膜形成預定面上形成玻璃覆蓋膜124。
另外,第一電極板14與第二電極板16之間施加的電壓為10 V~800 V(例如400 V)。
如上述般,在該玻璃覆蓋膜形成步驟中,是在檯面溝槽120的底部120a(底部120a處的基底絕緣膜121的表面)的至少一部分露出的狀態下,形成無鉛玻璃微粒子沉積物的玻璃覆蓋膜124使其覆蓋檯面溝槽120的開口端120b周圍以及檯面溝槽120的側壁120c。
這裡,在該玻璃覆蓋膜形成步驟中所使用的懸濁液12為:在將含有無鉛玻璃微粒子的溶媒(1)的介電常數控制在第一範圍內後,在該溶媒(1)中,添加含有有機溶劑與作為電解質的硝酸的混合液(電解質溶液(2)),從而將其電導率控制在第二範圍內(參照圖10)。特別是,該懸濁液12中不含有界面活性劑。
另外,作為由無鉛玻璃構成的無鉛玻璃微粒子,例如,使用的是以下的玻璃微粒子,即:含有SiO2
、Al2
O3
、CaO、MgO、ZnO、B2
O3
、以及BaO中的至少任意一種成分,並且,由使實質上不含有Pb的原料溶融後獲得的融液製作成的無鉛玻璃微粒子。
而且,溶媒(1)為異丙醇與醋酸乙酯的混合溶媒。將該溶媒(1)的介電常數,藉由調整混合溶媒中醋酸乙酯的配比,控制在已述的第一範圍內。例如,例如,溶媒(1)的介電常數的第一範圍為5~7。
圖11是展示含有異丙醇與醋酸乙酯的混合液的溶媒(1)中異丙醇和醋酸乙酯的體積比(%),與介電常數之間的關係的一個例子的圖。
如圖11所示,藉由調整混合溶媒中醋酸乙酯的配比,就能夠將溶媒(1)的介電常數控制在已述的第一範圍內。
另外,電解質(2)為有機溶劑(異丙醇(IPA))與硝酸(HNO3
)的混合液。該混合液中有機溶劑與硝酸的體積比,例如為1000:1~5。另外,只要能夠獲得所期望的特性,有機溶劑也可為:醋酸乙酯、丙酮(Acetone)、乙醇(Ethanol)、或其他有機溶劑。
在本實施方式中,藉由調整已述的混合液(電解質溶液(2)),來將懸濁液12的電導率控制在已述的第二範圍內。該懸濁液12的電導率的第二範圍為100 nS/cm~400 nS/cm。
在將以往的含有鉛的鉛玻璃粉末藉由電泳沉積法沉積在半導體元件的檯面溝槽中的情況下,使鉛玻璃粉末懸濁後的懸濁液的電導率(導電率)為150±50 μs/cm(參照已述的特開昭57-143832號公報)。該鉛玻璃粉末作為美利堅合眾國的INNOTECH公司的商品名IP760在市場上進行銷售(參照已述的特開昭57-143832號公報的第一頁右下欄)。
該以往的懸濁液的電導率的條件(150±50 μs/cm)與上述本發明中的懸濁液12的電導率的第二範圍(20 nS/cm~100 nS/cm)相比有很大的不同(電導率很高的範圍)。
例如,特開昭57-143832號公報的第三頁的左上欄至下欄中,記載有如下內容:“圖2為使前述玻璃粒子(IP760)懸濁於丙酮(acetone),並作為電解質的在添加三氯化硼後形成的懸濁液的電導率的變化與玻璃覆蓋膜的附著速度連同膜厚的偏差之間的關係展示圖,直線A表示附著速度(mg/cm2
分鐘)”的變化,曲線B、C則表示膜厚的最大值與最小值的變化。根據圖中的展示可清楚的得知,懸濁液的導電率與附著速度幾乎成正比關係,膜厚的最大值與最小值相對於導電率的變化則沒有這樣的關係。即:導電率在200 μ℧以下時幾乎不會變化,兩者的差Δt也極小。但是,當導電率在200 μ℧以上時則會急劇變化,並且兩者的差Δt也變的極大。也就意味著玻璃覆蓋膜的厚度偏差變大。在上述導電率低,且在100 μ℧以下時,雖然附著速度較小能形成厚度偏差小的玻璃覆蓋膜,但是不僅在檯面型半導體元件的PN接面端部露出的面上,在其他的部分上,例如在SiO2
膜上也會形成玻璃覆蓋膜,因此會給之後的製造步驟帶來壞的影響。
另一方面,一旦導電率超過200 μ℧,則雖然附著速度提升了,但相對於玻璃覆蓋膜要附著的檯面層的n型半導體層一側與p型半導體層一側會產生出選擇性,導致有時無法形成期望的玻璃覆蓋膜。因此,為了排除上述這種不良狀況,就需要將懸濁液的導電率選定在150±50 μ℧的程度上。至於涉及的懸濁液的導電率,無論是改變電解質,還是改變溶媒,均得到了幾乎同樣的結果。”
如上述般,在特開昭57-143832號公報中,記載有:懸濁液的導電率在100 nS/cm以下時,不僅是在檯面型半導體元件的PN接面端部露出的面上,例如在SiO2
膜上也會形成玻璃覆蓋膜,從而給之後的製造步驟帶來壞的影響。
即,特開昭57-143832號公報中所記載的使以往的含有鉛的鉛玻璃粉末沉積的電泳沉積法,並未設想在將懸濁液的導電率設定在100 nS/cm以下的條件下使用。
相對於此,在本申請的實施方式中,是將懸濁液12的電導率的第二範圍,以使無鉛玻璃微粒子在檯面溝槽120的底部120a的至少一部分露出的狀態下高精度地沉積在檯面溝槽120中作為條件,設定在上述以往技術中不會使用的100 nS/cm以下的非常低的20 nS/cm~100 nS/cm的範圍內。
另外,已經確認了以該以往的懸濁液的電導率的條件(150±50 μs/cm),則無法使本實施方式中適用的無鉛玻璃藉由電泳沉積法沉積在半導體元件的檯面溝槽中。
另一方面,在本實施方式中,在被添加至已述的溶媒(1)中以前,混合液(電解質溶液(2))的電導率被控制在第三範圍內。例如,混合液(電解質溶液(2))的電導率,藉由調整混合液中硝酸的配比,控制在已述的第三範圍中。該混合液(電解質溶液(2))的電導率的第三範圍為90 nS/cm~130 nS/cm。
再有,在將溶媒(1)的體積定在7L的程度的情況下,電解質溶液(2)則為30~40cc程度。
像這樣,在本實施方式涉及的半導體裝置的製造方法中,先是將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍(5~11)內,接著在介電常數被控制在第一範圍內的溶媒(異丙醇(IPA)與醋酸乙酯的混合溶媒)中,添加電解質溶液(2),藉由使用電導率被控制在第二範圍(20 nS/cm~100 nS/cm)內的懸濁液的電泳沉積法,使該懸濁液中的無鉛玻璃微粒子沉積在半導體晶片的檯面溝槽中。特別是,在本實施方式中,在被添加至已述的溶媒(1)之前,電解質(2)的電導率被控制在第三範圍(90 nS/cm~130 nS/cm)內。
再有,如後述版,就能夠將被沉積在半導體晶片上形成的檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
特別是,由於無鉛玻璃微粒子沉積物的厚度被控制在了規定的厚度上,因此對該沉積物進行燒制後的玻璃化的鈍化膜的膜厚也就被控制在了規定的膜厚上,因此就能夠減少從半導體晶片上切割分離後的半導體裝置的鈍化膜的絕緣性(反向特性)的偏差從而提升該半導體裝置的可靠性。
(c)氧化膜去除步驟
接下來,形成光刻膠(photoresist)126並使其覆蓋玻璃覆蓋膜124的表面後,以該光刻膠126作為遮罩進行氧化膜116蝕刻,從而將形成鎳電鍍電極膜的部位130中的氧化膜116去除(圖5)。
(d)粗面化區域形成步驟
接下來,對形成鎳電鍍電極膜的部位130中的半導體晶片表面進行粗面化處理,從而形成用於提高鎳電鍍電極與半導體晶片的密合性的粗面化區域132(圖6)。
(e)電極形成步驟
接下來,在半導體晶片W上進行鎳電鍍,從而在粗面化區域132上(半導體晶片W的一方的表面上相鄰的兩個檯面溝槽120間)形成陽電極134的同時,在半導體晶片W的另一方的表面上形成陰電極136(圖7)。
(f)半導體晶片切割步驟
接下來,藉由劃片或激光等方式,沿未形成有玻璃覆蓋膜124的檯面溝槽120的底部120a的中央近旁對半導體晶片進行切割使半導體晶片芯片化,從而製造半導體裝置(檯面型pn二極體)100(圖8)。
此處,在對已述的玻璃覆蓋膜形成步驟中使用的懸濁液12的特性進行控制後,在檯面溝槽120的底部120a的至少一部分(底部120a的中央近旁)露出(檯面溝槽12的底部未形成有無鉛玻璃微粒子沉積物的玻璃覆蓋膜124)的狀態下,將無鉛玻璃微粒子沉積物的玻璃覆蓋膜124高精度地形成在規定的厚度上,使其覆蓋檯面溝槽120的開口端120b周圍以及檯面溝槽120的側壁120c。
因此,為了將半導體晶片芯片化,在利用劃片或激光等沿檯面溝槽120(底部120a的中央近旁)切割半導體晶片時,就沒有必要再切割作為鈍化膜的玻璃(玻璃覆蓋膜124)。
即,在該半導體切割步驟中,主要是對半導體晶片上的矽進行切割。藉由這樣,切割時的應力就得以被降低,從而半導體晶片上龜裂的發生便得以被抑制,使半導體晶片的切割變得更加容易。
藉由上述方法,就能夠製造半導體裝置(檯面型pn二極體)100。
這裡,將對上述實施方式一涉及的半導體裝置的製造方法的效果進行說明。
圖12是展示懸濁液12的電導率與檯面溝槽120的底部120a的沉積物的附著狀態之間關係的一例示意圖。圖13是玻璃覆蓋膜形成步驟中,燒製前的玻璃覆蓋膜124在成膜狀態下的半導體晶片的上端面照片。圖14是玻璃覆蓋膜形成步驟中,包含燒製後的玻璃覆蓋膜124的檯面溝槽120的截面照片。
如圖12所示般,藉由將懸濁液12的電導率的第二範圍設定為20 nS/cm~100 nS/cm,就能夠在檯面溝槽120的底部120a的至少一部分(例如,底部120a的中央近旁)露出的狀態下,高精度地將無鉛玻璃微粒子沉積於檯面溝槽120中。
並且,例如,如圖13所示,在實施方式涉及的玻璃覆蓋膜形成步驟中,已確認在燒製前,是在檯面溝槽120的底部120a的至少一部分(例如,底部120a的中央近旁)露出的狀態下,玻璃覆蓋膜124被形成為覆蓋檯面溝槽120的開口端120b周圍以及檯面溝槽120的側壁120c。
再有,例如,如圖14所示,在實施方式涉及的玻璃覆蓋膜形成步驟中,已確認在燒製後,是在檯面溝槽120的底部120a的至少一部分露出的狀態下,玻璃覆蓋膜124被形成為覆蓋檯面溝槽120的開口端120b周圍以及檯面溝槽120的側壁120c。
如已述般,在以往的電泳沉積法中,無鉛玻璃微粒子對於半導體晶片的附著性相對不穩定,無法將檯面溝槽中沉積的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
與此相對的,在適用了已述條件的實施方式涉及的半導體裝置的製造方法中,就能夠在檯面溝槽的底部的至少一部分露出的狀態下,將無鉛玻璃微粒子沉積物的玻璃覆蓋膜高精度地形成在規定的厚度上,使其覆蓋檯面溝槽的開口端周圍以及檯面溝槽的側壁。尤其是,使無鉛玻璃微粒子對於半導體晶片具備穩定的附著性,從而能夠將檯面溝槽中沉積的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
綜上所述,本發明的一種形態涉及的半導體裝置的製造方法,包括:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸濁在溶媒後的懸濁液中,在將第一電極板與第二電極板以浸漬於懸濁液中的狀態下對向設置的同時,在第一電極板與第二電極板之間以半導體晶片的玻璃覆蓋膜形成面朝向第一電極板側的狀態下,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜,
並且,在玻璃覆蓋膜形成步驟中,是以檯面溝槽的底部的至少一部分露出的狀態下,將作為無鉛玻璃微粒子沉積物的玻璃覆蓋膜形成為覆蓋檯面溝槽的開口端120b周圍以及檯面溝槽的側壁,在玻璃覆蓋膜形成步驟中所使用的懸濁液為:將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍後,在該溶媒中,添加含有有機溶劑與作為電解質的硝酸的混合液(電解質溶液)後,再將其電導率控制在第二範圍後的懸濁液,溶媒的介電常數的第一範圍為5~7,懸濁液的電導率的第二範圍為20 nS/cm~100 nS/cm。
藉由這樣,就能夠在檯面溝槽的底部的至少一部分露出的狀態下,將無鉛玻璃微粒子沉積物的玻璃覆蓋膜高精度地形成在規定的厚度上,使其覆蓋檯面溝槽的開口端周圍以及檯面溝槽的側壁。
在上述實施方式中,雖然作為半導體晶片使用的是又矽構成的半導體晶片板,但本發明不限於此。例如,也可以使用有SiC、GaN、GaO等構成的半導體晶片。
以上,就本發明的幾個實施方式進行了說明,這些實施方式是作為舉例而提示的,並沒有限定發明範圍的意圖。這些實施方式可以被其他的各種形態所實施,並且可以在不脫離發明要旨的範圍內進行種種的省略、替換、以及更改。這些實施方式或是其變形例是包含於發明範圍或要旨中的,同時,也是包含於與申請專利範圍所記載的發明相均等的範圍中的。
1‧‧‧玻璃覆蓋膜形成裝置
10‧‧‧槽
12‧‧‧懸濁液
14‧‧‧第一電極板
16‧‧‧第二電極板
20‧‧‧電源裝置
100‧‧‧半導體裝置
110‧‧‧n-型半導體基板
112‧‧‧p+型擴散層
114‧‧‧n-型擴散層
116、118‧‧‧氧化膜
120‧‧‧檯面溝槽
120a‧‧‧底部
120b‧‧‧開口端
120c‧‧‧側壁
121‧‧‧基底絕緣膜
124‧‧‧玻璃覆蓋膜
126‧‧‧光刻膠
130‧‧‧形成鎳電鍍電極膜的部位
132‧‧‧粗面化區域
134‧‧‧陽電極
136‧‧‧陰電極
V1‧‧‧第一電極板的電位
V2‧‧‧第二電極板的電位
A‧‧‧露出部
W‧‧‧半導體晶片
圖1是本發明之第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖2是緊接著圖1的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖3是緊接著圖2的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖4是緊接著圖3的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖5是緊接著圖4的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖6是緊接著圖5的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖7是緊接著圖6的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖8是緊接著圖7的第一實施方式所涉及的半導體裝置的製造方法的製程示意圖。 圖9是從橫方向看玻璃覆蓋膜形成裝置(1)時的截面示意圖。 圖10是表示本發明之第一實施方式所涉及的半導體裝置的製造方法中的電泳沉積法中所使用的懸濁液(12)的組成的一個例子的示意圖。 圖11是展示含有異丙醇與醋酸乙酯的混合液的溶媒(1)中異丙醇和醋酸乙酯的體積比(%),與介電常數之間的關係的一個例子的示意圖。 圖12是展示懸濁液(12)的電導率與檯面溝槽(120)的底部(120a)的沉積物的附著狀態之間關係的一例示意圖。 圖13是玻璃覆蓋膜形成步驟中,燒製前的玻璃覆蓋膜(124)在成膜狀態下的半導體晶片的上端面照片。 圖14是玻璃覆蓋膜形成步驟中,包含燒製後的玻璃覆蓋膜(124)的檯面溝槽(120)的截面照片。
Claims (15)
- 一種半導體裝置的製造方法,其包括下列步驟: 半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及 玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸濁在溶媒後的懸濁液中,在將第一電極板與第二電極板以浸漬於該懸濁液中的狀態下對向設置的同時,在該第一電極板與該第二電極板之間以該半導體晶片的該玻璃覆蓋膜形成面朝向該第一電極板側的狀態下,藉由電泳沉積法在該玻璃覆蓋膜形成面上形成玻璃覆蓋膜; 其中,在該玻璃覆蓋膜形成步驟中,以該檯面溝槽的底部的至少一部分露出的狀態下,將作為該無鉛玻璃微粒子沉積物的該玻璃覆蓋膜形成為覆蓋該檯面溝槽的開口端周圍以及該檯面溝槽的側壁; 在該玻璃覆蓋膜形成步驟中所使用的該懸濁液為:將含有該無鉛玻璃微粒子的該溶媒的介電常數控制在第一範圍後,在該溶媒中,添加含有有機溶劑與作為電解質的硝酸的混合液後,再將其電導率控制在第二範圍後的懸濁液; 該溶媒的介電常數的該第一範圍為5~7; 該懸濁液的電導率的該第二範圍為20 nS/cm~100 nS/cm。
- 如申請專利範圍第1項所述之半導體裝置的製造方法,其中藉由調整該混合液,將該懸濁液的該電導率控制在該第二範圍。
- 如申請專利範圍第2項所述之半導體裝置的製造方法,其中在被添加至該溶媒之前,該混合液的電導率被控制在第三範圍,該混合液的電導率的該第三範圍為90 μS/cm~130 μS/cm。
- 如申請專利範圍第1項所述之半導體裝置的製造方法,其中該有機溶劑為異丙醇或醋酸乙酯。
- 如申請專利範圍第4項所述之半導體裝置的製造方法,其中藉由調整該混合液中該硝酸的配比,將該混合液的該電導率控制在該第三範圍。
- 如申請專利範圍第5項所述之半導體裝置的製造方法,其中該溶媒為含有異丙醇與醋酸乙酯的混合溶媒。
- 如申請專利範圍第6項所述之半導體裝置的製造方法,其中藉由調整該混合液中該醋酸乙酯的配比,將該溶媒的介電常數控制在該第一範圍。
- 如申請專利範圍第1項所述之半導體裝置的製造方法,其中該無鉛玻璃微粒子中含有SiO2、Al2O3、CaO、MgO、ZnO、B2O3、以及BaO中的至少任意一種成分。
- 如申請專利範圍第3項所述之半導體裝置的製造方法,其中該半導體晶片準備步驟包括下列步驟: 準備在主面上具備平行pn接面的半導體晶片的步驟; 藉由從該半導體晶片的一方的表面形成深度超過該pn接面的檯面溝槽,從而在該檯面溝槽的內面形成該pn接面露出部的步驟;以及 在該檯面溝槽的內面形成基底絕緣膜並使其覆蓋該pn接面露出部的步驟。
- 如申請專利範圍第1項所述之半導體裝置的製造方法,其中該懸濁液中不含有界面活性劑。
- 如申請專利範圍第3項所述之半導體裝置的製造方法,其中該半導體晶片準備步驟包括下列步驟: 在該半導體晶片的表面形成該檯面溝槽的側壁的pn接面露出部的步驟;以及 該半導體晶片的表面形成基底絕緣膜並使其覆蓋該pn接面露出部的步驟。
- 如申請專利範圍第9項所述之半導體裝置的製造方法,其中在該玻璃覆蓋膜形成步驟中,將該玻璃覆蓋膜形成在該檯面溝槽的開口端周圍以及該檯面溝槽的側壁處的該基底絕緣膜的表面上。
- 如申請專利範圍第12項所述之半導體裝置的製造方法,其中進一步包括下列步驟: 電極形成步驟,在該半導體晶片的該一方的表面上的相鄰的兩個該檯面溝槽間形成陽電極的同時,在該半導體晶片的另一方的表面上形成陰電極。
- 如申請專利範圍第12項所述之半導體裝置的製造方法,其中該玻璃覆蓋膜經由該基底絕緣膜覆蓋該pn接面露出部。
- 如申請專利範圍第14項所述之半導體裝置的製造方法,其中進一步包括下列步驟: 半導體晶片切割步驟,沿未形成有該玻璃覆蓋膜的該檯面溝槽的該底部的中央近旁切割該半導體晶片,從而將該半導體晶片芯片化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??PCT/JP2017/015723 | 2017-04-19 | ||
PCT/JP2017/015723 WO2018193554A1 (ja) | 2017-04-19 | 2017-04-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201839866A TW201839866A (zh) | 2018-11-01 |
TWI657512B true TWI657512B (zh) | 2019-04-21 |
Family
ID=63668535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106126889A TWI657512B (zh) | 2017-04-19 | 2017-08-09 | 半導體裝置的製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6396598B1 (zh) |
CN (1) | CN109121423B (zh) |
TW (1) | TWI657512B (zh) |
WO (1) | WO2018193554A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230024412A1 (en) * | 2019-12-20 | 2023-01-26 | 3M Innovative Properties Company | Light control film and a method of manufacturing the same |
CN114171416B (zh) * | 2022-02-14 | 2022-06-03 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
CN117558687A (zh) * | 2024-01-10 | 2024-02-13 | 江苏吉莱微电子股份有限公司 | 一种新型电泳工艺结构芯片及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832421A (ja) * | 1981-08-20 | 1983-02-25 | Nec Corp | 半導体装置の製造方法 |
JPS6331125A (ja) * | 1986-07-25 | 1988-02-09 | Toshiba Components Kk | 半導体装置の製造方法 |
JP2005243893A (ja) * | 2004-02-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | メサ型半導体装置の製造方法 |
JP2014187144A (ja) * | 2013-03-22 | 2014-10-02 | Shindengen Electric Mfg Co Ltd | 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法 |
TWI553738B (zh) * | 2012-05-08 | 2016-10-11 | Shindengen Electric Mfg | half A manufacturing method of a conductor device, and a semiconductor device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3639975A (en) * | 1969-07-30 | 1972-02-08 | Gen Electric | Glass encapsulated semiconductor device fabrication process |
JPS5596640A (en) * | 1979-01-19 | 1980-07-23 | Hitachi Ltd | Method of forming glass film on semiconductor substrate |
JPS57143832A (en) * | 1981-02-27 | 1982-09-06 | Matsushita Electronics Corp | Manufacture of semiconductor device |
JPS5834198A (ja) * | 1981-08-21 | 1983-02-28 | Toshiba Corp | 粉体塗布方法 |
JPS5951533A (ja) * | 1982-09-17 | 1984-03-26 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS6094729A (ja) * | 1983-10-27 | 1985-05-27 | Nippon Electric Glass Co Ltd | 半導体装置のガラス被覆方法 |
JPH04296087A (ja) * | 1991-03-26 | 1992-10-20 | Oki Electric Ind Co Ltd | ホーロー基板とその製造方法 |
JPH0729900A (ja) * | 1993-07-12 | 1995-01-31 | Nippon Electric Glass Co Ltd | 半導体装置のガラス被覆方法 |
CN1302523C (zh) * | 2004-12-21 | 2007-02-28 | 天津中环半导体股份有限公司 | 一种台面整流器件的玻璃钝化形成工艺 |
JP4611236B2 (ja) * | 2006-04-07 | 2011-01-12 | 株式会社エヌ・ティー・エス | 熱伝導材、放熱構造を備えた装置、及び、熱伝導材の製造方法 |
CN101393929A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 双正斜角槽终端半导体分立器件可控硅及其制造方法 |
US9159549B2 (en) * | 2011-05-26 | 2015-10-13 | Shindengen Electric Manufacturing Co., Ltd. | Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device |
KR101851884B1 (ko) * | 2014-11-13 | 2018-04-24 | 신덴겐코교 가부시키가이샤 | 반도체 장치의 제조 방법 및 유리 피막 형성 장치 |
WO2017134808A1 (ja) * | 2016-02-05 | 2017-08-10 | 新電元工業株式会社 | 半導体装置の製造方法 |
-
2017
- 2017-04-19 WO PCT/JP2017/015723 patent/WO2018193554A1/ja active Application Filing
- 2017-04-19 CN CN201780000855.6A patent/CN109121423B/zh active Active
- 2017-04-19 JP JP2017540673A patent/JP6396598B1/ja active Active
- 2017-08-09 TW TW106126889A patent/TWI657512B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832421A (ja) * | 1981-08-20 | 1983-02-25 | Nec Corp | 半導体装置の製造方法 |
JPS6331125A (ja) * | 1986-07-25 | 1988-02-09 | Toshiba Components Kk | 半導体装置の製造方法 |
JP2005243893A (ja) * | 2004-02-26 | 2005-09-08 | Matsushita Electric Ind Co Ltd | メサ型半導体装置の製造方法 |
TWI553738B (zh) * | 2012-05-08 | 2016-10-11 | Shindengen Electric Mfg | half A manufacturing method of a conductor device, and a semiconductor device |
JP2014187144A (ja) * | 2013-03-22 | 2014-10-02 | Shindengen Electric Mfg Co Ltd | 半導体素子形成用基板、その製造方法、メサ型半導体素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018193554A1 (ja) | 2018-10-25 |
CN109121423B (zh) | 2020-05-19 |
CN109121423A (zh) | 2019-01-01 |
JPWO2018193554A1 (ja) | 2019-06-27 |
JP6396598B1 (ja) | 2018-09-26 |
TW201839866A (zh) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101851884B1 (ko) | 반도체 장치의 제조 방법 및 유리 피막 형성 장치 | |
TWI657512B (zh) | 半導體裝置的製造方法 | |
JPH03149817A (ja) | シリコンプレートを電気化学的にエッチングする方法 | |
TWI652740B (zh) | 半導體裝置的製造方法及半導體裝置 | |
JP2000077517A (ja) | 半導体装置及びその製造方法 | |
TWI612567B (zh) | 半導體裝置的製造方法 | |
US10186425B2 (en) | Method of manufacturing semiconductor device and resist glass | |
JP5508547B1 (ja) | 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 | |
WO2012160962A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5655140B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
TW201839807A (zh) | 一種磊晶接合基板及其製造方法 | |
JPS6161533B2 (zh) | ||
JP6251846B1 (ja) | 半導体装置の製造方法 | |
JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
JP5655139B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPS6081833A (ja) | 半導体装置 | |
JPS5984431A (ja) | 半導体装置の製造方法 | |
JP2006093185A (ja) | メサ型半導体装置の製造方法 | |
JPH03229418A (ja) | 半導体装置の製造方法 | |
UA56001A (uk) | Спосіб локальної дифузії алюмінію | |
JPS59110121A (ja) | シリコンウエハのエツチング方法 | |
JPS5867030A (ja) | 半導体装置の製造方法 |