TWI612567B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI612567B
TWI612567B TW106103485A TW106103485A TWI612567B TW I612567 B TWI612567 B TW I612567B TW 106103485 A TW106103485 A TW 106103485A TW 106103485 A TW106103485 A TW 106103485A TW I612567 B TWI612567 B TW I612567B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
manufacturing
semiconductor wafer
range
cover film
Prior art date
Application number
TW106103485A
Other languages
English (en)
Other versions
TW201732907A (zh
Inventor
Atsush Ogasawara
Koji Ito
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of TW201732907A publication Critical patent/TW201732907A/zh
Application granted granted Critical
Publication of TWI612567B publication Critical patent/TWI612567B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明係揭露一種半導體裝置的製造方法,包含:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸浮於溶媒的懸浮液中,將第一電極板與第二電極板以在懸浮液中浸漬後的狀態對向設置,同時,在第一電極板與第二電極板之間將半導體晶片以玻璃覆蓋膜形成面朝向第一電極板一側的狀態,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜。

Description

半導體裝置的製造方法
本發明關於半導體裝置的製造方法。
以往,眾所周知有一種包含在半導體晶片(Wafer)的表面形成玻璃覆蓋膜的玻璃覆蓋膜形成步驟的半導體裝置的製造方法(例如,日本特開第63-22457號公報、日本特開第60-94729號公報、日本特開第57-143832號公報)。
在該半導體裝置的製造方法中,是藉由電泳沉積法(Electrophoretic Deposition, EPD),使不含鉛的無鉛玻璃微粒子在半導體晶片的檯面(mesa)溝槽中沉積,然後,對在該溝槽中沉積的無鉛玻璃微粒子進行燒制後,使其玻璃化,從而來形成半導體裝置的鈍化(passivation)膜。
在上述以往的半導體裝置的製造方法中,在依靠電泳沉積法的玻璃覆蓋膜形成步驟中,使用的是將無鉛玻璃微粒子懸浮於溶媒的懸浮液。而且,添加於該懸浮液中的電解質溶液的特性並不一定是固定的。
由於該電解質溶液特性的偏差,導致藉由電泳沉積法使不含鉛的無鉛玻璃微粒子相對於半導體晶片的檯面溝槽的附著性不穩定,從而無法將沉積於檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上(無鉛玻璃微粒子沉積物在厚度達到規定的厚度前不附著)。
並且,例如由於該無鉛玻璃微粒子沉積物的厚度的偏差,會導致對該沉積物進行燒制後玻璃化的鈍化膜的膜厚也會偏差,因此就會導致從半導體晶片上切割分離後的半導體裝置的鈍化膜的絕緣性(反向特性)產生偏差從而降低該半導體裝置的可靠性。
如上述般,在以往的半導體裝置的製造方法中依靠電泳沉積法的玻璃覆蓋膜形成步驟中,由於添加於懸浮液中的電解質溶液特性的偏差,導致藉由電泳沉積法使不含鉛的無鉛玻璃微粒子相對於半導體晶片的檯面溝槽的附著性不穩定,從而無法將沉積於檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
因此,本發明的目的是:提供一種能夠將沉積於檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上的半導體裝置的製造方法。
本發明的一種形態所關於的半導體裝置的製造方法,其包含下列步驟:
半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及
玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸浮於溶媒的懸浮液中,將第一電極板與第二電極板以在懸浮液中浸漬後的狀態對向設置,同時,在第一電極板與第二電極板之間將半導體晶片以玻璃覆蓋膜形成面朝向第一電極板一側的狀態,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜;
其中,在玻璃覆蓋膜形成步驟中使用的懸浮液為:在將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍內後,在該溶媒中,加入表面活性劑、水、以及作為含有有機溶劑與硝酸的混合液的電解質溶液,從而將其導電係數控制在第二範圍內;
溶媒的介電常數的第一範圍為7~11;
懸浮液的導電係數的第二範圍為100 nS/cm~400 nS/cm;
電解質溶液的導電係數的第三範圍為90 μs/cm~130 μs/cm。
較佳地,在半導體裝置的製造方法中,其中藉由對表面活性劑、水、以及電解質溶液中的至少任意一個進行調整,從而將懸浮液的導電係數控制在第二範圍內。
較佳地,在半導體裝置的製造方法中,其中有機溶劑為異丙醇(isopropyl alcohol)或醋酸乙酯(ethyl acetate)。
較佳地,在半導體裝置的製造方法中,其中藉由對混合液中硝酸的配比進行調整,從而將電解質溶液的導電係數控制在第三範圍內。
較佳地,在半導體裝置的製造方法中,其中溶媒為含有異丙醇與醋酸乙酯的混合溶媒。
較佳地,在半導體裝置的製造方法中,其中藉由對混合液中醋酸乙酯的配比進行調整,從而將溶媒的介電常數控制在第一範圍內。
較佳地,在半導體裝置的製造方法中,其中無鉛玻璃微粒子中含有SiO2 、Al2 O3 、CaO、MgO、ZnO、B2 O3 、以及BaO中的至少任意一種成分。
較佳地,在半導體裝置的製造方法中,其中表面活性劑為非離子表面活性劑。
較佳地,在半導體裝置的製造方法中,其中表面活性劑為聚乙二醇(Polyethyleneglycol)。
較佳地,在半導體裝置的製造方法中其中,半導體晶片準備步驟包含下列步驟:
準備在主面上具備平行pn接面的半導體晶片的步驟;
藉由從半導體晶片的一方的表面形成深度超過pn接面的溝槽,從而在溝槽的內面形成pn接面露出部的步驟;以及
在溝槽的內面形成基底絕緣膜並使其覆蓋pn接面露出部的步驟。
在半導體裝置的製造方法中,其中,半導體晶片準備步驟包含下列步驟:
在半導體晶片的表面形成pn接面露出部的步驟;以及
半導體晶片的表面形成基底絕緣膜並使其覆蓋pn接面露出部的步驟。
發明效果
本發明的一種形態所關於的半導體裝置的製造方法,包含:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸浮於溶媒的懸浮液中,將第一電極板與第二電極板以在所述懸浮液中浸漬後的狀態對向設置,同時,在第一電極板與第二電極板之間將半導體晶片以玻璃覆蓋膜形成面朝向第一電極板一側的狀態,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜,其中,在玻璃覆蓋膜形成步驟中使用的懸浮液為:在將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍內後,在該溶媒中,加入表面活性劑、水、以及作為含有有機溶劑與硝酸的混合液的電解質溶液,從而將其導電係數控制在第二範圍內,溶媒的介電常數的第一範圍為7~11,懸浮液的導電係數的第二範圍為100 nS/cm~400 nS/cm,電解質溶液的導電係數的第三範圍為90 μs/cm~130 μs/cm。
即,在本發明的一種形態所關於的半導體裝置的製造方法中,先是將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍內,接著在介電常數被控制在第一範圍內的溶媒中,加入表面活性劑、水、以及作為含有有機溶劑與硝酸的混合液的電解質溶液,藉由使用導電係數被控制在第二範圍內的懸浮液的電泳沉積法,使該懸浮液中的無鉛玻璃微粒子沉積在半導體晶片的檯面溝槽中。
藉由這樣,就能夠將被沉積在半導體晶片上形成的檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
特別是,由於無鉛玻璃微粒子沉積物的厚度被控制在了規定的厚度上,因此對該沉積物進行燒制後的玻璃化的鈍化膜的膜厚也就被控制在了規定的膜厚上,因此就能夠減少從半導體晶片上切割分離後的半導體裝置的鈍化膜的絕緣性(反向特性)的偏差從而提升該半導體裝置的可靠性。
以下,將基於圖式對本發明相關的實施方式進行說明。
第一實施方式
第一實施方式相關的半導體裝置的製造方法如圖1至圖8所示,依次包括:“半導體晶片準備步驟”、“氧化膜去除步驟”、“粗面化區域形成步驟”、“電極形成步驟”以及“半導體晶片切割步驟”。下面,將按照步驟順序對實施方式相關的半導體裝置的製造方法進行說明。
(a)半導體晶片準備步驟
首先,在藉由從n-型半導體晶片(例如,直徑4英寸的n-型矽晶片)110的一方的表面的p型摻雜物擴散來形成p+型擴散層112的同時,藉由從另一方的表面的n型摻雜物擴散來形成n+型擴散層114,從而準備在主面上形成有平行pn接面的半導體晶片(圖1)。
然後,藉由熱氧化在p+型擴散層112以及n+型擴散層114的表面形成氧化膜116、118(圖1)。
接下來,藉由光蝕刻法,在氧化膜116的規定部位上形成規定的開口部。在對氧化膜蝕刻後,繼續對半導體晶片繼續進行蝕刻,從而從半導體晶片的一方的表面上形成深度超過pn接面的溝槽120(檯面溝槽)(圖2)此時,溝槽120的內面上就會形成pn接面的露出部A。即,在半導體晶片的表面形成pn接面露出部。
接下來,藉由使用幹氧(DryO2 )的熱氧化法,在溝槽120的內面形成由矽氧化膜構成的基底絕緣膜121(圖3)。即,在半導體晶片的表面(溝槽120的內面)形成基底絕緣膜121從而使之覆蓋pn接面露出部A。
再有,基底絕緣膜121的厚度例如定在5 nm~60 nm範圍內(例如20 nm)。基底絕緣膜121的形成,是藉由在將半導體晶片放入擴散爐後,以一邊流通氧氣一邊在900℃的溫度下處理十分鐘的方式進行的。基底絕緣膜121的厚度如不足5 nm則可能無法獲得降低BT耐量的效果。另一方面,基底絕緣膜121的厚度如超過60 nm則可能無法在接下來的玻璃覆蓋膜形成步驟中藉由電泳沉積法來形成玻璃覆蓋膜。
如上述般,在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片就準備好了。
(b)玻璃覆蓋膜形成步驟
接下來,在藉由電泳沉積法在溝槽120的內面以及其近旁的半導體晶片表面形成玻璃覆蓋膜124的同時,藉由該玻璃覆蓋膜124進行燒制,從而將該玻璃覆蓋膜124緻密化(圖4)。
在實施該玻璃覆蓋膜形成步驟時,使用具備以下構成的玻璃覆蓋膜形成裝置,即,所使用的玻璃覆蓋膜形成裝置1(圖9)具備:用於儲留使無鉛玻璃微粒子懸浮後的懸浮液12的槽10;以對向的狀態被設置在槽10中的第一電極板14以及第二電極板16;被設置在第一電極板14以及第二電極板16之間的,用於將半導體晶片配置在規定位置上的半導體晶片配置夾具(未圖示);以及對第一電極板14施加電位V1與第二電極板16施加電位V2的電源裝置20。
並且,如圖9所示,在儲留有使無鉛玻璃微粒子懸浮後的懸浮液12的槽10的內部,在將與正端子連接的第一電極板14和與負端子連接的第二電極板16浸漬在懸浮液12中的狀態下對向設置的同時,以在這些第一電極板14與第二電極板16之間將半導體晶片W以玻璃覆蓋膜形成預定面(圖9中為溝槽的內面)朝向第一電極板14一側的姿勢進行配置的狀態下,藉由電泳沉積法在玻璃覆蓋膜形成預定面上形成玻璃覆蓋膜124。另外,第一電極板14與第二電極板16之間施加的電壓為10 V~800 V(例如400 V)。
這裡,在該玻璃覆蓋膜形成步驟中所使用的懸浮液12為:在將含有無鉛玻璃微粒子的溶媒(1)的介電常數控制在第一範圍內後,在該溶媒(1)中,加入電解質溶液(2)、水(3)、以及表面活性劑(4),從而將其導電係數控制在第二範圍內(參照圖10)。
另外,作為由無鉛玻璃構成的無鉛玻璃微粒子,例如,使用的是以下的玻璃微粒子,即:含有SiO2 、Al2 O3 、CaO、MgO、ZnO、B2 O3 、以及BaO中的至少任意一種成分,並且,由使實質上不含有Pb的原料溶融後獲得的融液製作成的無鉛玻璃微粒子。
而且,溶媒(1)為異丙醇與醋酸乙酯的混合溶媒。將該溶媒(1)的介電常數,藉由調整混合溶媒中醋酸乙酯的配比,控制在已述的第一範圍內。例如,例如,溶媒(1)的介電常數的第一範圍為7~11(7~8則更為理想)。例如,如圖11所示,當異丙醇與醋酸乙酯的體積比例為35:65時,溶媒(1)的介電常數為7,當異丙醇與醋酸乙酯的體積比例為55:45時,溶媒(1)的介電常數為10.6。藉由這樣的體積比例,則溶媒(1)的介電常數的第一範圍就為7~11。
另外,電解質溶液(2)為有機溶劑(異丙醇(IPA))與硝酸(HNO3 )的混合液。該混合液中有機溶劑與硝酸的體積比,例如為1000:1~5。有機溶劑也可為醋酸乙酯。
在本實施方式中,藉由調整電解質溶液(2)、水(3)、以及表面活性劑(4)中的至少任意一個,來將懸浮液12的導電係數控制在已述的第二範圍內。該懸浮液12的導電係數的第二範圍為100 nS/cm~400 nS/cm。
在將以往的含有鉛的鉛玻璃粉末藉由電泳沉積法沉積在半導體元件的檯面溝槽中的情況下,使鉛玻璃粉末懸浮後的懸浮液的導電係數(導電率)為150±50 μs/cm(參照已述的日本特開第57-143832號公報)。該鉛玻璃粉末作為美利堅合眾國的INNOTECH公司的商品名IP760在市場上進行銷售(參照已述的日本特開第57-143832號公報的第一頁右下欄)。
該以往的懸浮液的導電係數的條件(150±50 μs/cm)與上述本發明中的懸浮液12的導電係數的第二範圍(100 nS/cm~400 nS/cm)相比有很大的不同(導電係數很高的範圍)。
例如,日本特開第57-143832號公報的第三頁的左上欄至下欄中,記載有如下內容:“圖2為使前述玻璃粒子(IP760)懸浮於丙酮(acetone),並作為電解質的在添加三氯化硼後形成的懸浮液的導電係數的變化與玻璃覆蓋膜的附著速度連同膜厚的偏差之間的關係展示圖,直線A表示附著速度(mg/cm2 分鐘)”的變化,曲線B、C則表示膜厚的最大值與最小值的變化。根據圖中的展示可清楚的得知,懸浮液的導電率與附著速度幾乎成正比關係,膜厚的最大值與最小值相對於導電率的變化則沒有這樣的關係。即:導電率在200 μ℧以下時幾乎不會變化,兩者的差Δt也極小。但是,當導電率在200 μ℧以上時則會急劇變化,並且兩者的差Δt也變的極大。也就意味著玻璃覆蓋膜的厚度偏差變大。在上述導電率低,且在100 μ℧以下時,雖然附著速度較小能形成厚度偏差小的玻璃覆蓋膜,但是不僅在檯面型半導體元件的PN接面端部露出的面上,在其他的部分上,例如在SiO2 膜上也會形成玻璃覆蓋膜,因此會給之後的製造步驟帶來壞的影響。
另一方面,一旦導電率超過200 μ℧,則雖然附著速度提升了,但相對於玻璃覆蓋膜要附著的檯面層的n型半導體層一側與p型半導體層一側會產生出選擇性,導致有時無法形成期望的玻璃覆蓋膜。因此,為了排除上述這種不良狀況,就需要將懸浮液的導電率選定在150±50 μ℧的程度上。至於相關的懸浮液的導電率,無論是改變電解質,還是改變溶媒,均得到了幾乎同樣的結果。”
如上述般,在日本特開第57-143832號公報中,記載有:懸浮液的導電率在100 nS/cm以下時,不僅是在檯面型半導體元件的PN接面端部露出的面上,例如在SiO2 膜上也會形成玻璃覆蓋膜,從而給之後的製造步驟帶來壞的影響。
即,日本特開第57-143832號公報中所記載的使以往的含有鉛的鉛玻璃粉末沉積的電泳沉積法,並未設想在將懸浮液的導電率設定在100 nS/cm以下的條件下使用。
相對於此,在本申請中,如已述般,是將懸浮液12的導電係數的第二範圍,以使無鉛玻璃微粒子高精度地沉積在檯面溝槽中作為條件,設定在上述以往技術中不會使用的100 nS/cm以下的,非常低的100 nS/cm~400 nS/cm的範圍內。
另外,已經確認了以該以往的懸浮液的導電係數的條件(150±50 μs/cm),則無法使本實施方式中適用的無鉛玻璃藉由電泳沉積法沉積在半導體元件的檯面溝槽中。
接下來,在本實施方式中,在被添加至已述的溶媒(1)中以前,電解質溶液(2)被控制在導電係數的第三範圍中。例如,將電解質溶液(2)的導電係數,藉由調整混合液中硝酸的配比,控制在已述的第三範圍中。該電解質溶液(2)的導電係數的第三範圍為90 nS/cm~130nS/cm。
再有,在將溶媒(1)的體積定在71的程度的情況下,電解質溶液(2)則為30~40cc程度,表面活性劑(3)則為30~40cc程度,水(4)則為20~50cc程度。
已述的表面活性劑(4)為非離子表面活性劑則更加理想。特別是,表面活性劑(4)為聚乙二醇。
懸浮液12中異丙醇與表面活性劑的體積比例如為100:1。
像這樣,在本實施方式涉及的半導體裝置的製造方法中,先是將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍(7~11)內,接著在介電常數被控制在第一範圍內的溶媒(異丙醇(IPA)與醋酸乙酯的混合溶媒)中,加入電解質溶液(2)、水(3)、以及表面活性劑(4),藉由使用導電係數被控制在第二範圍(100 nS/cm~400 nS/cm)內的懸浮液的電泳沉積法,使該懸浮液中的無鉛玻璃微粒子沉積在半導體晶片的檯面溝槽中。特別是,在本實施方式中,在被添加至已述的溶媒(1)之前,電解質溶液(2)的導電係數被控制在第三範圍(90 nS/cm~130 nS/cm)中。
藉由這樣,如後述版,就能夠將被沉積在半導體晶片上形成的檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
特別是,由於無鉛玻璃微粒子沉積物的厚度被控制在了規定的厚度上,因此對該沉積物進行燒制後的玻璃化的鈍化膜的膜厚也就被控制在了規定的膜厚上,因此就能夠減少從半導體晶片上切割分離後的半導體裝置的鈍化膜的絕緣性(反向特性)的偏差從而提升該半導體裝置的可靠性。
(c)氧化膜去除步驟
接下來,形成光刻膠(photoresist)126並使其覆蓋玻璃覆蓋膜124的表面後,以該光刻膠126作為掩膜進行氧化膜116蝕刻,從而將形成鎳電鍍電極膜的部位130中的氧化膜116去除(圖5)。
(d)粗面化區域形成步驟
接下來,對形成鎳電鍍電極膜的部位130中的半導體晶片表面進行粗面化處理,從而形成用於提高鎳電鍍電極與半導體晶片的密合性的粗面化區域132(圖6)。
(e)電極形成步驟
接下來,在半導體晶片上進行鎳電鍍,從而在粗面化區域132上形成陽電極134的同時,在半導體晶片的另一方的表面上形成陰電極136(圖7)。
(f)半導體晶片切割步驟
接下來,藉由切割劃片等(Dicing)方式,在玻璃覆蓋膜124的中央部對半導體晶片進行切割使半導體晶片芯片化,從而製造半導體裝置(檯面型pn二極體)100(圖8)。
藉由上述方法,就能夠製造半導體裝置(檯面型pn二極體)100。
這裡,將對上述實施方式一相關的半導體裝置的製造方法的效果進行說明。圖12是藉由比較例所相關的半導體裝置的製造方法,使無鉛玻璃微粒子沉積在檯面溝槽中的半導體晶片的上方面展示圖。圖13是藉由第一實施方式所相關的半導體裝置的製造方法,使無鉛玻璃微粒子沉積在檯面溝槽中的半導體晶片的展示圖。圖14是懸浮液導電係數的第二範圍(EC)與利用該懸浮液處理後的無鉛玻璃微粒子附著狀態之間的關係圖。
在圖12的比較例中,電解質溶液的導電係數EC為大約30 μs/cm。在圖13的實施方式中,電解質溶液(2)的導電係數EC的第三範圍為100 μs/cm~13 0μs/cm。在圖12的比較例以及圖13的實施方式中,EPD時的電極間的電壓為150 V。
如圖12所示,在比較例中,在藉由電泳沉積法的沉積時間為兩分鐘的情況下,無鉛玻璃微粒子的附著量僅為22 mg,並且無鉛玻璃微粒子相對於半導體晶片的附著性不穩定,因此無法將沉積在檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
與此相對的,如圖13所示,在第一實施方式涉及的半導體裝置的製造方法中,在藉由電泳沉積法的沉積時間為兩分鐘的情況下,無鉛玻璃微粒子的附著量為45 mg(導電係數EC的第三範圍為95 μs/cm)、50 mg(導電係數EC的第三範圍為125 μs/cm),並且無鉛玻璃微粒子相對於半導體晶片的附著性很穩定,因此就能夠將沉積在檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
另外,如圖14所示,懸浮液的導電係數的第二範圍(EC)例如在105 nS/cm~380 nS/cm時,利用該懸浮液處理後的無鉛玻璃微粒子的附著狀態是良好的。
但是,如圖14所示,當懸浮液的導電係數的第二範圍(EC)例如在50 nS/cm、或4200 nS/cm時,利用該懸浮液處理後的無鉛玻璃微粒子的附著處於不良狀態(在燒制後的產生了玻璃下垂)。
因此,如已述般,為了形成期望的玻璃覆蓋膜,懸浮液的導電係數的第二範圍(EC)會控制在100 nS/cm~400 nS/cm範圍內。
如上述般,本發明的第一實施方式涉及的半導體裝置的製造方法,包括:半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸浮於溶媒的懸浮液中,將第一電極板與第二電極板以在懸浮液中浸漬後的狀態對向設置,同時,在第一電極板與第二電極板之間將半導體晶片以玻璃覆蓋膜形成面朝向第一電極板一側的狀態,藉由電泳沉積法在玻璃覆蓋膜形成面上形成玻璃覆蓋膜。其中,在玻璃覆蓋膜形成步驟中使用的懸浮液為:在將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍內後,在該溶媒中,加入表面活性劑、水、以及作為含有有機溶劑與硝酸的混合液的電解質溶液,從而將其導電係數控制在第二範圍內。並且,藉由對表面活性劑、水、以及電解質溶液中的至少任意一個進行調整,從而將懸浮液的導電係數控制在第二範圍內。
即,在本發明的一種形態所相關的半導體裝置的製造方法中,先是將含有無鉛玻璃微粒子的溶媒的介電常數控制在第一範圍內,接著在介電常數被控制在第一範圍內的溶媒(異丙醇與醋酸乙酯的混合溶媒)中,加入表面活性劑、水、以及作為含有有機溶劑與硝酸的混合液的電解質溶液,藉由電泳沉積法,使該懸浮液中的無鉛玻璃微粒子沉積在半導體晶片的檯面溝槽中。
藉由這樣,就能夠將被沉積在半導體晶片上形成的檯面溝槽中的無鉛玻璃微粒子沉積物的厚度高精度地控制在規定的厚度上。
特別是,由於無鉛玻璃微粒子沉積物的厚度被控制在了規定的厚度上,因此對該沉積物進行燒制後的玻璃化的鈍化膜的膜厚也就被控制在了規定的膜厚上,因此就能夠減少從半導體晶片上切割分離後的半導體裝置的鈍化膜的絕緣性(反向特性)的偏差從而提升該半導體裝置的可靠性。
還有,在上述實施方式中,雖然作為半導體晶片使用的是又矽構成的半導體晶片板,但本發明不限於此。例如,也可以使用有SiC、GaN、GaO等構成的半導體晶片。
以上,就本發明的幾個實施方式進行了說明,這些實施方式是作為舉例而提示的,並沒有限定申請專利範圍的意圖。這些實施方式可以被其他的各種形態所實施,並且可以在不脫離發明要旨的範圍內進行種種的省略、替換、以及更改。這些實施方式或是其變形例是包含於發明範圍或要旨中的,同時,也是包含於與申請專利範圍所記載的發明相均等的範圍中的。
1‧‧‧玻璃覆蓋膜形成裝置
10‧‧‧槽
12‧‧‧懸浮液
14‧‧‧第一電極板
16‧‧‧第二電極板
20‧‧‧電源裝置
100‧‧‧半導體裝置
110‧‧‧n-型半導體晶片
112‧‧‧p+型擴散層
114‧‧‧n-型擴散層
116、118‧‧‧氧化膜
120‧‧‧溝槽
121‧‧‧基底絕緣膜
124‧‧‧玻璃覆蓋膜
126‧‧‧光刻膠
130‧‧‧部位
132‧‧‧粗面化區域
134‧‧‧陽電極
136‧‧‧陰電極
A‧‧‧露出部
V1‧‧‧電位
V2‧‧‧電位
W‧‧‧半導體晶片
圖1是本發明之第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖2是緊接著圖1的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖3是緊接著圖2的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖4是緊接著圖3的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖5是緊接著圖4的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖6是緊接著圖5的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖7是緊接著圖6的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖8是緊接著圖7的第一實施方式所相關的半導體裝置的製造方法的製程展示圖。 圖9是本發明之從橫方向看玻璃覆蓋膜形成裝置1時的截面示意圖。 圖10是展示本發明之第一實施方式所相關的半導體裝置的製造方法中的電泳沉積法中所使用的懸浮液12的組成的一個例子的示意圖。 圖11是展示本發明作為異丙醇與醋酸乙酯的混合液的溶媒的介電常數,與異丙醇和醋酸乙酯的體積比(%)之間的關係的一個例子的示意圖。 圖12是本發明之藉由比較例所相關的半導體裝置的製造方法,使無鉛玻璃微粒子沉積在檯面溝槽中的半導體晶片的上方面的展示圖。 圖13是本發明之藉由第一實施方式所相關的半導體裝置的製造方法,使無鉛玻璃微粒子沉積在檯面溝槽中的半導體晶片的展示圖。 圖14是本發明之懸浮液導電係數的第二範圍(EC)與利用該懸浮液處理後的無鉛玻璃微粒子附著狀態之間的關係圖。
12‧‧‧懸浮液

Claims (11)

  1. 一種半導體裝置的製造方法,其包括下列步驟: 半導體晶片準備步驟,準備在玻璃覆蓋膜形成面上形成有檯面溝槽的半導體晶片;以及 玻璃覆蓋膜形成步驟,在使無鉛玻璃微粒子懸浮於溶媒的懸浮液中,將第一電極板與第二電極板以在該懸浮液中浸漬後的狀態對向設置,同時,在該第一電極板與該第二電極板之間將該半導體晶片以該玻璃覆蓋膜形成面朝向該第一電極板一側的狀態,藉由電泳沉積法在該玻璃覆蓋膜形成面上形成玻璃覆蓋膜; 其中,在該玻璃覆蓋膜形成步驟中使用的該懸浮液為:在將含有該無鉛玻璃微粒子的該溶媒的介電常數控制在第一範圍內後,在該溶媒中,加入表面活性劑、水、以及作為含有有機溶劑與硝酸的混合液的電解質溶液,從而將其導電係數控制在第二範圍內, 該溶媒的介電常數的該第一範圍為7~11; 該懸浮液的導電係數的該第二範圍為100 nS/cm~400 nS/cm; 該電解質溶液的導電係數的第三範圍為90 μs/cm~130 μs/cm。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法,其中藉由對該表面活性劑、該水、以及該電解質溶液中的至少任意一個進行調整,從而將該懸浮液的該導電係數控制在該第二範圍內。
  3. 如申請專利範圍第1項所述之半導體裝置的製造方法,其中該有機溶劑為異丙醇或醋酸乙酯。
  4. 如申請專利範圍第3項所述之半導體裝置的製造方法,其中藉由對該混合液中該硝酸的配比進行調整,從而將該電解質溶液的該導電係數控制在該第三範圍內。
  5. 如申請專利範圍第1項所述之半導體裝置的製造方法,其中該溶媒為含有異丙醇與醋酸乙酯的混合溶媒。
  6. 如申請專利範圍第5項所述之半導體裝置的製造方法,其中藉由對該混合液中該醋酸乙酯的配比進行調整,從而將該溶媒的介電常數控制在該第一範圍內。
  7. 如申請專利範圍第2項所述之半導體裝置的製造方法,其中該無鉛玻璃微粒子中含有SiO2 、Al2 O3 、CaO、MgO、ZnO、B2 O3 、以及BaO中的至少任意一種成分。
  8. 如申請專利範圍第2項所述之半導體裝置的製造方法,其中該表面活性劑為非離子表面活性劑。
  9. 如申請專利範圍第8項所述之半導體裝置的製造方法,其中該表面活性劑為聚乙二醇。
  10. 如申請專利範圍第2項所述之半導體裝置的製造方法,其中該半導體晶片準備步驟包含下列步驟: 準備在主面上具備平行pn接面的半導體晶片的步驟; 藉由從該半導體晶片的一方的表面形成深度超過該pn接面的溝槽,從而在該溝槽的內面形成該pn接面的露出部的步驟;以及 在該溝槽的內面形成基底絕緣膜並使其覆蓋該pn接面的該露出部的步驟。
  11. 如申請專利範圍第2項所述之半導體裝置的製造方法,其中該半導體晶片準備步驟包含下列步驟: 在該半導體晶片的表面形成pn接面的露出部的步驟;以及 該半導體晶片的表面形成基底絕緣膜並使其覆蓋該pn接面的該露出部的步驟。
TW106103485A 2016-02-05 2017-02-02 半導體裝置的製造方法 TWI612567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2016/053459 WO2017134808A1 (ja) 2016-02-05 2016-02-05 半導体装置の製造方法
PCT/JP2017/002218 WO2017135094A1 (ja) 2016-02-05 2017-01-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201732907A TW201732907A (zh) 2017-09-16
TWI612567B true TWI612567B (zh) 2018-01-21

Family

ID=59499487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103485A TWI612567B (zh) 2016-02-05 2017-02-02 半導體裝置的製造方法

Country Status (4)

Country Link
JP (1) JP6235190B1 (zh)
CN (1) CN107533972B (zh)
TW (1) TWI612567B (zh)
WO (2) WO2017134808A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法
JP6396598B1 (ja) * 2017-04-19 2018-09-26 新電元工業株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146182A1 (en) * 2010-12-09 2012-06-14 Tessera Research Llc High density three-dimensional integrated capacitors
TW201401379A (zh) * 2012-05-08 2014-01-01 Shindengen Electric Mfg 半導體裝置的製造方法及半導體裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596640A (en) * 1979-01-19 1980-07-23 Hitachi Ltd Method of forming glass film on semiconductor substrate
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS582034A (ja) * 1981-06-29 1983-01-07 Toshiba Corp 半導体装置の製造方法
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS5951533A (ja) * 1982-09-17 1984-03-26 Matsushita Electronics Corp 半導体装置の製造方法
JPS6094729A (ja) * 1983-10-27 1985-05-27 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
RO114912B1 (ro) * 1996-07-17 1999-08-30 Luminiţa Grigore Procedeu şi instalaţie de depunere electroforetică a sticlei de pasivare
CN102741185B (zh) * 2010-01-28 2015-11-25 日本电气硝子株式会社 半导体覆盖用玻璃和使用该玻璃形成的半导体覆盖用材料
CN204999994U (zh) * 2015-09-02 2016-01-27 四川洪芯微科技有限公司 一种半导体玻璃钝化电泳装置
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146182A1 (en) * 2010-12-09 2012-06-14 Tessera Research Llc High density three-dimensional integrated capacitors
TW201401379A (zh) * 2012-05-08 2014-01-01 Shindengen Electric Mfg 半導體裝置的製造方法及半導體裝置

Also Published As

Publication number Publication date
WO2017134808A1 (ja) 2017-08-10
JP6235190B1 (ja) 2017-11-22
TW201732907A (zh) 2017-09-16
JPWO2017135094A1 (ja) 2018-02-08
CN107533972A (zh) 2018-01-02
CN107533972B (zh) 2020-07-24
WO2017135094A1 (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
US7936065B2 (en) Semiconductor devices and method of manufacturing them
US3280019A (en) Method of selectively coating semiconductor chips
TWI657512B (zh) 半導體裝置的製造方法
TWI612567B (zh) 半導體裝置的製造方法
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
US3432405A (en) Selective masking method of silicon during anodization
TWI653666B (zh) 一種磊晶接合基板及其製造方法
JPWO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
US3771028A (en) High gain, low saturation transistor
JPS6161533B2 (zh)
JP2017191830A (ja) パワー半導体素子およびその製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
CN106298593A (zh) 高可靠性玻璃钝化半导体设备
KR820002213B1 (ko) 실리콘기체와 전극등을 알루미늄으로 접착하는 반도체장치의 제조방법
JPS58202552A (ja) 単結晶Si−Al配線構造を有する半導体装置及びその製造法
JPS6360531B2 (zh)
JP2006093185A (ja) メサ型半導体装置の製造方法
JPS5836495B2 (ja) 半導体装置の製造方法
UA56001A (uk) Спосіб локальної дифузії алюмінію
JP2003347293A (ja) ガラス及び半導体装置
JPS5852867A (ja) 抵抗装置