JPS58202552A - 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 - Google Patents
単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法Info
- Publication number
- JPS58202552A JPS58202552A JP8498582A JP8498582A JPS58202552A JP S58202552 A JPS58202552 A JP S58202552A JP 8498582 A JP8498582 A JP 8498582A JP 8498582 A JP8498582 A JP 8498582A JP S58202552 A JPS58202552 A JP S58202552A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- single crystal
- silicon
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置及びその製造法に関し、さらに詳
しくは改良された配線構造を有する半導体装置とその製
造法に関するものである。
しくは改良された配線構造を有する半導体装置とその製
造法に関するものである。
近年、シリコン基板上で各領域を電気的に接続する配線
材料若しくは抵抗体として、多結晶シリコン層又は不純
物添加の多結晶シリコン層が使用されるようになった。
材料若しくは抵抗体として、多結晶シリコン層又は不純
物添加の多結晶シリコン層が使用されるようになった。
この不純物添加の多結晶シリコン層はまた半導体基板の
不純物拡散源として使用でき、拡散復配線材料としても
利用できるという利点をも有している。例えば、第１図
はＮ５Ａ（Ｎｉｔｒｉｄｅ Ｓｅｌｆ−Ａｌｉｇｎｅ）
ｐ品（１は半導体基板、２は熱酸化膜、６はＣＶＤ酸
化膜、４はＣＶＤ窒化膜である）といわれるものであり
、リンなどを添加した多結晶シリコン層５ ’ｋ ＣＶ
Ｄ法により形成し、基板上にｎ＋層を拡散させ、その後
多結晶シリコン層５にオーミック接触するアルミなどの
金属層７を蒸着法などにより形成し、多結晶シリコン−
Ａｌ構成の配線構造が採用されている。 。
不純物拡散源として使用でき、拡散復配線材料としても
利用できるという利点をも有している。例えば、第１図
はＮ５Ａ（Ｎｉｔｒｉｄｅ Ｓｅｌｆ−Ａｌｉｇｎｅ）
ｐ品（１は半導体基板、２は熱酸化膜、６はＣＶＤ酸
化膜、４はＣＶＤ窒化膜である）といわれるものであり
、リンなどを添加した多結晶シリコン層５ ’ｋ ＣＶ
Ｄ法により形成し、基板上にｎ＋層を拡散させ、その後
多結晶シリコン層５にオーミック接触するアルミなどの
金属層７を蒸着法などにより形成し、多結晶シリコン−
Ａｌ構成の配線構造が採用されている。 。
ところが半導体装置の集積度が進むにつれて、その配線
幅が減少するとともに配線の電流密度が増大することに
より、いわゆるエレクトロマグレーション現象が多結晶
シリコン−金属特に多結晶シリコン−アルミの構成の配
線中に起り易い状態になっている。このエレクトロマイ
グレーションは、配線に直流電流を流すことにより金属
原子が輸送される現象であり、金属原子が輸送されたあ
とすなわち電子流の表面側にボイドなどが発生し断線に
至る障害を引き起す現、、蜘である。エレクト、１：１ ０マイクレージヨンのドライヴイングツオースは、上記
した電流密度の増大のほかに、多結晶シリコ３− ンのジーール熱によって生ずる温度勾配や金属多結晶シ
リコンの化学濃度勾配があり、ＡＩＫＳｉやＣｕｔ添加
することが行われているが十分防止できない。
幅が減少するとともに配線の電流密度が増大することに
より、いわゆるエレクトロマグレーション現象が多結晶
シリコン−金属特に多結晶シリコン−アルミの構成の配
線中に起り易い状態になっている。このエレクトロマイ
グレーションは、配線に直流電流を流すことにより金属
原子が輸送される現象であり、金属原子が輸送されたあ
とすなわち電子流の表面側にボイドなどが発生し断線に
至る障害を引き起す現、、蜘である。エレクト、１：１ ０マイクレージヨンのドライヴイングツオースは、上記
した電流密度の増大のほかに、多結晶シリコ３− ンのジーール熱によって生ずる温度勾配や金属多結晶シ
リコンの化学濃度勾配があり、ＡＩＫＳｉやＣｕｔ添加
することが行われているが十分防止できない。
このように金属−多結晶シリコン配線構造の半導体装置
においてその集積度の増大につれて配線電流密度が増大
しているためエレクトロマイグレーションの発生を阻止
する必要が益々大きくなっており、その発生を阻止する
配線構造の半導体装置を提供すること及びそのような半
導体装置の製造法を提供することがこの発明の目的であ
る。
においてその集積度の増大につれて配線電流密度が増大
しているためエレクトロマイグレーションの発生を阻止
する必要が益々大きくなっており、その発生を阻止する
配線構造の半導体装置を提供すること及びそのような半
導体装置の製造法を提供することがこの発明の目的であ
る。
第１の発明は、基板拡散などのために必要に応じ不純物
添加をした単結晶シリコンの単結晶配線層に、ＡＩなど
の金属配線層を接触させたことを特徴とする、例えば金
属／単結晶シリコン／基板や金属／単結晶シリコン／多
結晶シリコン／基板等の、配線構造を有する半導体装置
である。そして第２の発明は、必要に応じ不純物添加を
した多４− 結晶シリコン層を形成した後レーザ照射を行って多結晶
シリコン層の少くとも表層を単結晶シリコンに変換して
単結晶配線層を形成し、この単結晶配線層に接触させて
金属配線層を形成することを特徴とする、例えば金属／
単結晶シリコン／基板や金属／単結晶シリコン／多結晶
シリコン／基板等の、配線構造を有する半導体装置の製
造法である。
添加をした単結晶シリコンの単結晶配線層に、ＡＩなど
の金属配線層を接触させたことを特徴とする、例えば金
属／単結晶シリコン／基板や金属／単結晶シリコン／多
結晶シリコン／基板等の、配線構造を有する半導体装置
である。そして第２の発明は、必要に応じ不純物添加を
した多４− 結晶シリコン層を形成した後レーザ照射を行って多結晶
シリコン層の少くとも表層を単結晶シリコンに変換して
単結晶配線層を形成し、この単結晶配線層に接触させて
金属配線層を形成することを特徴とする、例えば金属／
単結晶シリコン／基板や金属／単結晶シリコン／多結晶
シリコン／基板等の、配線構造を有する半導体装置の製
造法である。
ところで一般に金属原子の流速Ｊは次式で表わされ、エ
レクトロマイグレーションにおける金属原子の移動も次
式に従うものと考えられる。
レクトロマイグレーションにおける金属原子の移動も次
式に従うものと考えられる。
Ｊ ” （ＮＤ／ｋＴ）Ｚ’ｅ ｐ ｊここにＮ：金属
イオンの密度、Ｄ：相互拡散係数、ｋ：ボルツマン定数
、Ｔ：絶対温度 Ｚ”ｅ １＋金属イオンの実効電荷、
ρ：導体金属の比抵抗、そしてｊ：電流密度である。こ
の式でわかるようにエレクトロマイグレーションにおけ
る金属原子の移動は電流密度ｊのほかに相互拡散係数り
に依存していることがわかる。多結晶シリコンと金属例
えばアルミとの間の相互拡散係数は、両者共に多結晶体
であって非常に大きいためにエレクトロマグレーション
による断線が生ずるものと考えられる。
イオンの密度、Ｄ：相互拡散係数、ｋ：ボルツマン定数
、Ｔ：絶対温度 Ｚ”ｅ １＋金属イオンの実効電荷、
ρ：導体金属の比抵抗、そしてｊ：電流密度である。こ
の式でわかるようにエレクトロマイグレーションにおけ
る金属原子の移動は電流密度ｊのほかに相互拡散係数り
に依存していることがわかる。多結晶シリコンと金属例
えばアルミとの間の相互拡散係数は、両者共に多結晶体
であって非常に大きいためにエレクトロマグレーション
による断線が生ずるものと考えられる。
多結晶シリコンの平均結晶粒径が２〜３μｍである場合
のアルミニウム／多結晶シリコンの相互拡散係数りは、
アルミニウム／単結晶シリコンの相互拡散係数の約１０
倍にもなると報告されている。
のアルミニウム／多結晶シリコンの相互拡散係数りは、
アルミニウム／単結晶シリコンの相互拡散係数の約１０
倍にもなると報告されている。
従って金属配線層に接触するシリコン配線層を単結晶配
線層とすることにより、金属−シリコン接触面における
相互拡散係数を大幅に減少させうることになる。今まで
多結晶シリコンの結晶粒界の大きさを大きくすることは
なされていたかも知れないが、本発明のようにシリコン
配線層を単結晶配線層とすることは考えられたことはな
かった。
線層とすることにより、金属−シリコン接触面における
相互拡散係数を大幅に減少させうることになる。今まで
多結晶シリコンの結晶粒界の大きさを大きくすることは
なされていたかも知れないが、本発明のようにシリコン
配線層を単結晶配線層とすることは考えられたことはな
かった。
またこのような配線構造を有する本発明の半導体装置は
多結晶シリコンにレーザ照射を行う工程を含む本発明方
法によって製造することができる。
多結晶シリコンにレーザ照射を行う工程を含む本発明方
法によって製造することができる。
以下に図面を参照して本発明の実施例について説明する
。図面において第１図と同符号で表わしたものはそれと
同内容であるので説明を省略する。
。図面において第１図と同符号で表わしたものはそれと
同内容であるので説明を省略する。
第２図は、金属（アルミニウム）７／単結晶シリコン６
／多結晶シリコン５／基板１の配線構造の半導体装置、
第６図は金属（アルミニウム）７／単結晶シリコン６／
基板１の配線構造の半導体装置の夫々断面図を示した。
／多結晶シリコン５／基板１の配線構造の半導体装置、
第６図は金属（アルミニウム）７／単結晶シリコン６／
基板１の配線構造の半導体装置の夫々断面図を示した。
第２及び６図の半導体構造は次のような工程で製造され
た。
た。
（ｉ） 基板１に熱酸化膜２、ＣＶＤ酸化膜６及びＣ
ＶＤ窒化膜４を形成しｎ＋領域拡散をしようとする箇所
を開口し、ｎ形不細物を添加した多結晶シリコン’ｋ
ＣＶＤ法により堆積し、ｎ形不細物を熱拡散させて基板
にｎ＋領領域形成する。
ＶＤ窒化膜４を形成しｎ＋領域拡散をしようとする箇所
を開口し、ｎ形不細物を添加した多結晶シリコン’ｋ
ＣＶＤ法により堆積し、ｎ形不細物を熱拡散させて基板
にｎ＋領領域形成する。
（ｉｉ） 上記不純物添加多結晶シリコンの層の上部
からＱスイッチパルスルビーレーザによりレーザ照射を
行って単結晶シリコンに変換する。レーザ照射量の程度
により、第２図のように多結晶シリコンの表層のみ単結
晶配線層６に転換し内層は多結晶配線層５とすることも
できるし、第６図のように多結晶シリコンの全層を単結
晶配線層６に変換することもできる。
からＱスイッチパルスルビーレーザによりレーザ照射を
行って単結晶シリコンに変換する。レーザ照射量の程度
により、第２図のように多結晶シリコンの表層のみ単結
晶配線層６に転換し内層は多結晶配線層５とすることも
できるし、第６図のように多結晶シリコンの全層を単結
晶配線層６に変換することもできる。
７−
ミニラム蒸着及びパターニングをしてアルミニウム配線
層７を形成する。その結果アルミニウム配線層７はレー
ザ変換による単結晶配線層６及び単結晶基板Ｐ＋領域と
接触することになり、多結晶 −シリコンからなる層と
接触する箇所のない半導体装置が得られた。
層７を形成する。その結果アルミニウム配線層７はレー
ザ変換による単結晶配線層６及び単結晶基板Ｐ＋領域と
接触することになり、多結晶 −シリコンからなる層と
接触する箇所のない半導体装置が得られた。
上記工程で行ったレーザ照射は、波長０．７μｍ。
パルス巾２０〜３０ ｎ ｓｅｅ 、ビーム径１０〜２
０Ｍ肩φのＱスイッチパルスルビーレーザである。第４
図は横軸多結晶シリコン膜の厚さと縦軸単結晶シリコン
変換に要するレーザエネルギーとの関係を示すグラフで
ある。線ａの下の領域（×点が含まれる領域）は単結晶
シリコンに変換できない領域であり、線ａと線すとの間
の領域（０点が含まれる領域）は多結晶シリコレの表層
が単結晶シリコンに変換できる領域であり、線すの上の
領域は多結晶シリコンの全層が、単結晶シリコンに変換
される領１１１゜ 域である。例えば０．３μｍ厚さの多結晶シリコンは約
０．５ Ｊ／ｃｌのレーザエネルギーで表層が、約２、
ＯＪ／ｃｙｊのレーザエネルギーで全層が単結晶シリコ
ンに変換される。ここに用いた多結晶シリコンはリン−
砒素の不純物がシート抵抗２ｏΩ／口となる量含有され
ているものである。
０Ｍ肩φのＱスイッチパルスルビーレーザである。第４
図は横軸多結晶シリコン膜の厚さと縦軸単結晶シリコン
変換に要するレーザエネルギーとの関係を示すグラフで
ある。線ａの下の領域（×点が含まれる領域）は単結晶
シリコンに変換できない領域であり、線ａと線すとの間
の領域（０点が含まれる領域）は多結晶シリコレの表層
が単結晶シリコンに変換できる領域であり、線すの上の
領域は多結晶シリコンの全層が、単結晶シリコンに変換
される領１１１゜ 域である。例えば０．３μｍ厚さの多結晶シリコンは約
０．５ Ｊ／ｃｌのレーザエネルギーで表層が、約２、
ＯＪ／ｃｙｊのレーザエネルギーで全層が単結晶シリコ
ンに変換される。ここに用いた多結晶シリコンはリン−
砒素の不純物がシート抵抗２ｏΩ／口となる量含有され
ているものである。
多結晶シリコンの表層又は全層が単結晶シリコンに変換
できるレーザエネルギー量は第５図に示すように確認さ
れた。例えば０．３μｍ厚さ、シート抵抗２０Ω／口の
多結晶シリコンと同厚さ同不純物含量の単結晶シリコン
の試料に横軸のレーザエネルギーを照射してシート抵抗
の変化を求めたところ、多結晶シリコン（曲線Ｃ）のシ
ート抵抗は約０．５Ｊ／ｄのエネルギー値で変化を始め
、約２．０Ｊ／ｃｌのエネルギー値で単結晶シリコンｌ
Ｉ線ｃＤと一致したからである。
できるレーザエネルギー量は第５図に示すように確認さ
れた。例えば０．３μｍ厚さ、シート抵抗２０Ω／口の
多結晶シリコンと同厚さ同不純物含量の単結晶シリコン
の試料に横軸のレーザエネルギーを照射してシート抵抗
の変化を求めたところ、多結晶シリコン（曲線Ｃ）のシ
ート抵抗は約０．５Ｊ／ｄのエネルギー値で変化を始め
、約２．０Ｊ／ｃｌのエネルギー値で単結晶シリコンｌ
Ｉ線ｃＤと一致したからである。
本発明によればエレクトロマイグレーションを改善する
ことができる。一般にエレクトロマイグレーションに対
する耐性はＭＴＦ（ＭｅａｎＴｉｍｅ ｔ。
ことができる。一般にエレクトロマイグレーションに対
する耐性はＭＴＦ（ＭｅａｎＴｉｍｅ ｔ。
Ｆａｉｌｕｒｅ）で表わされるので、第６図に本発明の
ＡＩ／単結晶シリコン／多結晶シリコン／基板（単Ｍ− 結晶膜厚：多結晶膜厚−１＝１）の配線構造（０点の直
線２のＭＴＦと、従来のＡｌ／多結晶シリコン／基板の
配線構造であって、ＡＩが純ＡＩの場合（口点の直線）
、ＡＩが１．８％Ｓｉ含有Ａｌ （ｒ）ｔ４合（６点の
直線）のＭＴＦ’！に比較表示した。また印カルた電流
密度ＪはＪ＝２Ｘ１０６Ａ、α−２とし、 −横
軸はコンタクト熱処理温度Ｔの逆数にとっである。
“ ・ 第６図でわかるように、本発明の半導体装置およびその
製造法によりエレクトロマイグレーションの大幅に改善
されることが明らかである。
ＡＩ／単結晶シリコン／多結晶シリコン／基板（単Ｍ− 結晶膜厚：多結晶膜厚−１＝１）の配線構造（０点の直
線２のＭＴＦと、従来のＡｌ／多結晶シリコン／基板の
配線構造であって、ＡＩが純ＡＩの場合（口点の直線）
、ＡＩが１．８％Ｓｉ含有Ａｌ （ｒ）ｔ４合（６点の
直線）のＭＴＦ’！に比較表示した。また印カルた電流
密度ＪはＪ＝２Ｘ１０６Ａ、α−２とし、 −横
軸はコンタクト熱処理温度Ｔの逆数にとっである。
“ ・ 第６図でわかるように、本発明の半導体装置およびその
製造法によりエレクトロマイグレーションの大幅に改善
されることが明らかである。
第１図は従来の半導体装置の断面図、第２及び６図は本
発明実施例の半導体装置の断面図、第４及び５図は本発
明方法におけるレーザエネルギー量を説明するグラフ、
第６図は本発明実施例の半導体装置の効果を説明するグ
ラフである。 １・・・半導体基板、５・・・多結晶配線層（多結晶シ
リコン）、６・・・単結晶配線層（単結晶シリコン）、
７・・・金属配線層。 特許出願人 東京芝浦電気株式会社 第１図 第２図 ７ 第４図 ＼ ８２．５ ０ ｂっ１ 七 Δ 〜 ２．０ 表 ′せ１．５ ０ ０ ＋、０ ０ ０ 第３図 ４之［１，Ｌｍ］ 第５図
発明実施例の半導体装置の断面図、第４及び５図は本発
明方法におけるレーザエネルギー量を説明するグラフ、
第６図は本発明実施例の半導体装置の効果を説明するグ
ラフである。 １・・・半導体基板、５・・・多結晶配線層（多結晶シ
リコン）、６・・・単結晶配線層（単結晶シリコン）、
７・・・金属配線層。 特許出願人 東京芝浦電気株式会社 第１図 第２図 ７ 第４図 ＼ ８２．５ ０ ｂっ１ 七 Δ 〜 ２．０ 表 ′せ１．５ ０ ０ ＋、０ ０ ０ 第３図 ４之［１，Ｌｍ］ 第５図
Claims (1)
- 【特許請求の範囲】 １ 必要に応じ不純物添加をした単結晶シリコンの単結
晶配線層と、該単結晶配線層に接触する金属配線層とか
ら構成された配線構造を有する半導体装置。 ２ 単結晶配線層が、半導体基板上直接に又は必要に応
じ不純物添加をした多結晶シリコンの多結晶配線層を介
して配置された特許請求の範囲第１項記載の半導体装置
。 ６ 必要に応じ不純物添加をした単結晶シリコンの単結
晶配線層であって、半導体基板上直接に又は必要に応じ
不純物添加をした多結晶シリコンの多結晶配線層を介し
て配置されたものと、該単結晶配線層に接触する金属配
線層とから構成された配線構造を有する半導体装置を製
造するにあたり、該牛導体基板上該多結晶配線層を形成
した後、該多結晶配線層にレーザ照射を行って少くとも
表層を単結晶シリコンに変換して該単結晶配線層を形成
し、しかる後に該単結晶配線層に接触させて金属配線層
を形成することを特徴とする半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8498582A JPS58202552A (ja) | 1982-05-21 | 1982-05-21 | 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8498582A JPS58202552A (ja) | 1982-05-21 | 1982-05-21 | 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58202552A true JPS58202552A (ja) | 1983-11-25 |
Family
ID=13845909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8498582A Pending JPS58202552A (ja) | 1982-05-21 | 1982-05-21 | 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58202552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373192A (en) * | 1990-06-26 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Electromigration resistance metal interconnect |
| WO2004075261A3 (en) * | 2003-02-19 | 2005-02-03 | Honeywell Int Inc | Thermal interconnect systems methods of production and uses thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947630A (ja) * | 1972-06-05 | 1974-05-08 | ||
| JPS5638838A (en) * | 1979-09-06 | 1981-04-14 | Pioneer Electronic Corp | Manufacture of semiconductor device |
-
1982
- 1982-05-21 JP JP8498582A patent/JPS58202552A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947630A (ja) * | 1972-06-05 | 1974-05-08 | ||
| JPS5638838A (en) * | 1979-09-06 | 1981-04-14 | Pioneer Electronic Corp | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5373192A (en) * | 1990-06-26 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | Electromigration resistance metal interconnect |
| WO2004075261A3 (en) * | 2003-02-19 | 2005-02-03 | Honeywell Int Inc | Thermal interconnect systems methods of production and uses thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2923700B2 (ja) | 半導体装置およびその作製方法 | |
| SE453547B (sv) | Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges | |
| EP0769808B1 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
| US3761328A (en) | Method of manufacturing semiconductor devices | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| JPS58202552A (ja) | 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS6381984A (ja) | 多結晶半導体ダイオ−ド | |
| JPS62298167A (ja) | 半導体集積回路装置 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPS6240716A (ja) | 半導体装置の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPS60103671A (ja) | 半導体装置 | |
| JPS6079721A (ja) | 半導体構造体の形成方法 | |
| JP2736371B2 (ja) | 半導体装置の製造方法 | |
| US3641406A (en) | Semiconductor heterojunction device | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| JPH0654768B2 (ja) | 半導体装置の製造方法 | |
| JPH0864843A (ja) | ツェナーダイオードの製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPS59198765A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH0437143A (ja) | 半導体装置 | |
| JP2538299B2 (ja) | 電荷結合素子 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 |