JPS6237964A - シヨツトキバリヤ形半導体装置およびその製造方法 - Google Patents
シヨツトキバリヤ形半導体装置およびその製造方法Info
- Publication number
- JPS6237964A JPS6237964A JP60176814A JP17681485A JPS6237964A JP S6237964 A JPS6237964 A JP S6237964A JP 60176814 A JP60176814 A JP 60176814A JP 17681485 A JP17681485 A JP 17681485A JP S6237964 A JPS6237964 A JP S6237964A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor substrate
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体と金属との接触による表面障壁を利用し
たショットキバリヤ形半導体装置およびその製造方法に
関するものであり、特に素子特性の改善技術に関するも
のである。
たショットキバリヤ形半導体装置およびその製造方法に
関するものであり、特に素子特性の改善技術に関するも
のである。
（従来の技術）
第３図は、ショットキバリヤ形半導体装置の一種である
従来のジョツキバリヤ形ダイオードの−・例の構成を示
す断面図である。ｎ型不純物である砒素を高濃度にドー
プしたｎ＋型シリコン基板１の上に比抵抗が０．５〜１
．０Ω・ｃｍのｎ型エピタキシコル層２を厚さ５〜７μ
ｍに成長形成し、このｎ型エピタキシャル層２の表面に
５０００〜８０００人の厚いシリコン酸化膜３が熱酸化
により形成されている。この熱シリコン酸化膜３をフォ
トエツチング技術によって選択的に除去し、周縁にテー
パが付けられた開口部が活性領域の位置に形成されてい
る。この開口部を覆うようにモリブデン等のバリヤメタ
ル膜４が、例えば２０００人程度酸化さに形成されてお
り、さらにその上にアルミニウム膜５が約８μｍの厚さ
に形成されており、このアルミニウム膜上にワイヤ６が
ボンディングされている。
従来のジョツキバリヤ形ダイオードの−・例の構成を示
す断面図である。ｎ型不純物である砒素を高濃度にドー
プしたｎ＋型シリコン基板１の上に比抵抗が０．５〜１
．０Ω・ｃｍのｎ型エピタキシコル層２を厚さ５〜７μ
ｍに成長形成し、このｎ型エピタキシャル層２の表面に
５０００〜８０００人の厚いシリコン酸化膜３が熱酸化
により形成されている。この熱シリコン酸化膜３をフォ
トエツチング技術によって選択的に除去し、周縁にテー
パが付けられた開口部が活性領域の位置に形成されてい
る。この開口部を覆うようにモリブデン等のバリヤメタ
ル膜４が、例えば２０００人程度酸化さに形成されてお
り、さらにその上にアルミニウム膜５が約８μｍの厚さ
に形成されており、このアルミニウム膜上にワイヤ６が
ボンディングされている。
（発明が解決しようとする問題点）
第３図に示した従来のショットキバリヤ形ダイオードに
おいては、ｎ型エピタキシャル層２の表面に、熱酸化に
より５０００〜８０００人の厚いシリコン酸化膜３が形
成されているが、この酸化処理中にシリコン半導体基体
１，２に種々の欠陥が導入される。一般にこのような欠
陥は酸化導入欠陥（Ｏｘｉｃｌａｔｉｏｎ −Ｔｎｄｎ
ｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と呼ばれてお
り、これによりディスロケーションやスタッキングホー
ルドが生じ、素子特性が著しく損なわれる欠点がある。
おいては、ｎ型エピタキシャル層２の表面に、熱酸化に
より５０００〜８０００人の厚いシリコン酸化膜３が形
成されているが、この酸化処理中にシリコン半導体基体
１，２に種々の欠陥が導入される。一般にこのような欠
陥は酸化導入欠陥（Ｏｘｉｃｌａｔｉｏｎ −Ｔｎｄｎ
ｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と呼ばれてお
り、これによりディスロケーションやスタッキングホー
ルドが生じ、素子特性が著しく損なわれる欠点がある。
また、シリコン酸化膜３とｎ型エピタキシャル層２との
界面が不安定な状態となり易く、ブレイクダウン後の耐
圧が逆リーク電流値に応じて減少してしてくるクリープ
現象が生ずる欠点もある。
界面が不安定な状態となり易く、ブレイクダウン後の耐
圧が逆リーク電流値に応じて減少してしてくるクリープ
現象が生ずる欠点もある。
さらに熱酸化により形成されるシリコン酸化膜３中には
微量ではあるがＮａ等のイオンが取込まれ易く、これら
のイオンがｎ型エピタキシャル層２へ移動して素子特性
に悪影響を与える欠点がある。
微量ではあるがＮａ等のイオンが取込まれ易く、これら
のイオンがｎ型エピタキシャル層２へ移動して素子特性
に悪影響を与える欠点がある。
また、厚いシリコン酸化膜３を形成するには高温で長時
間の熱処理が必要となるが、この処理中′ｎ＋型シリコ
ン基板１中の砒素がｎ型エピタキシャル層２に向けて拡
散し、ｎ型エピタキシャル層２の不純物濃度が変化して
しまい、素子特性、特に耐圧と順方向電圧ＶＦが変動し
てしまう欠点がある。
間の熱処理が必要となるが、この処理中′ｎ＋型シリコ
ン基板１中の砒素がｎ型エピタキシャル層２に向けて拡
散し、ｎ型エピタキシャル層２の不純物濃度が変化して
しまい、素子特性、特に耐圧と順方向電圧ＶＦが変動し
てしまう欠点がある。
また、従来のショットキバリヤ形半導体装置では、厚い
酸化膜に開口部を形成する際、その周縁にテーパを付け
て電解の集中を防止し、耐圧の向上を狙っているが、こ
のテーパ角は十分に小さなものではないので、耐圧を十
分に高くすることができない欠点もある。
酸化膜に開口部を形成する際、その周縁にテーパを付け
て電解の集中を防止し、耐圧の向上を狙っているが、こ
のテーパ角は十分に小さなものではないので、耐圧を十
分に高くすることができない欠点もある。
本発明の目的は、上述した従来の欠点を除去し、Ｏ５Ｆ
を極力抑え、Ｎａイオン等のイオンが半導体基体へ侵入
するのを阻止し、半導体基体の不純物濃度の変動を防止
し、しかも開口部のテーパ角を小さくすることによって
耐圧を一層高くすることができるショットキバリヤ形半
導体装置およびその製造方法を提供しようとするもので
ある。
を極力抑え、Ｎａイオン等のイオンが半導体基体へ侵入
するのを阻止し、半導体基体の不純物濃度の変動を防止
し、しかも開口部のテーパ角を小さくすることによって
耐圧を一層高くすることができるショットキバリヤ形半
導体装置およびその製造方法を提供しようとするもので
ある。
（問題点を解決するための手段）
本発明は、一導電型の半導体基体と、その主面上に形成
された絶縁膜と、この絶縁膜に形成され、周縁にテーパ
が付けられた開口部と、この開口部を覆うように前記絶
縁膜上に形成されたバリヤメタル層とを具えるショット
バリヤ形半導体装置において、前記絶縁膜を、半導体基
体から遠去かる程高速のエッチング・スピードを有する
複数の絶縁膜より成る複合絶縁膜を以て構成したことを
特徴とするものである。
された絶縁膜と、この絶縁膜に形成され、周縁にテーパ
が付けられた開口部と、この開口部を覆うように前記絶
縁膜上に形成されたバリヤメタル層とを具えるショット
バリヤ形半導体装置において、前記絶縁膜を、半導体基
体から遠去かる程高速のエッチング・スピードを有する
複数の絶縁膜より成る複合絶縁膜を以て構成したことを
特徴とするものである。
また、本発明の製造方法は、一導電型の半導体基体上に
熱処理を施して熱酸化膜を形成する工程と、この熱酸化
膜上に、エッチング・スピードが熱酸化膜より高速の絶
縁膜を少なくとも一層堆積形成する工程と、活性領域を
形成すべき位置の熱酸化膜および絶縁膜を選択的にエツ
チングして周縁が滑らかでかつテーパ角の小さいテーパ
を有する開口部を形成する工程と、この開口部を覆うよ
うに前記絶縁膜上にバリヤメタル膜を形成する工程と、
このバリヤメタル膜上に電極金属膜を形成する工程とを
具えることを特徴とするものである。
熱処理を施して熱酸化膜を形成する工程と、この熱酸化
膜上に、エッチング・スピードが熱酸化膜より高速の絶
縁膜を少なくとも一層堆積形成する工程と、活性領域を
形成すべき位置の熱酸化膜および絶縁膜を選択的にエツ
チングして周縁が滑らかでかつテーパ角の小さいテーパ
を有する開口部を形成する工程と、この開口部を覆うよ
うに前記絶縁膜上にバリヤメタル膜を形成する工程と、
このバリヤメタル膜上に電極金属膜を形成する工程とを
具えることを特徴とするものである。
（作用）
上述した本発明のショットバリヤ形半導体装置によれば
、絶縁膜を熱酸化膜のみによって構成せず、ＣＶＤ −
ＳｉｎｇやＰＳＧ 、へｓＳＧ等の絶縁膜との複合構造
としたため、高温での長時間の熱処理によるＯ３Ｆが発
生しなくなる。また、ＰＳＧ等の絶縁膜はナトリウムや
重金属イオンに対するパッシベーション膜として作用す
るため、これらのイオンが半導体基体中に侵入するのを
有効に阻止することができる。このようにして素子特性
、特に耐圧の変動を防止することができる。さらにＰＳ
Ｇ等の絶縁膜は、熱酸化膜に比べてエッチング・スピー
ドが速いため、開口部の周縁にはきわめて滑らかなテー
パが形成されることになり、ここでの電界集中を有効に
防止することができ、耐圧を向上することができる。
、絶縁膜を熱酸化膜のみによって構成せず、ＣＶＤ −
ＳｉｎｇやＰＳＧ 、へｓＳＧ等の絶縁膜との複合構造
としたため、高温での長時間の熱処理によるＯ３Ｆが発
生しなくなる。また、ＰＳＧ等の絶縁膜はナトリウムや
重金属イオンに対するパッシベーション膜として作用す
るため、これらのイオンが半導体基体中に侵入するのを
有効に阻止することができる。このようにして素子特性
、特に耐圧の変動を防止することができる。さらにＰＳ
Ｇ等の絶縁膜は、熱酸化膜に比べてエッチング・スピー
ドが速いため、開口部の周縁にはきわめて滑らかなテー
パが形成されることになり、ここでの電界集中を有効に
防止することができ、耐圧を向上することができる。
（実施例）
第１図（ａ）〜（ｄ）は本発明によるショットキバリヤ
形半導体装置の一実施例であるショットキバリヤ形ダイ
オードの順次の製造工程における構成を示す断面図であ
る。
形半導体装置の一実施例であるショットキバリヤ形ダイ
オードの順次の製造工程における構成を示す断面図であ
る。
先ずｎ型不純物を高濃度にドープしたｎ゛型シリコン半
導体基板１上に、例えば比抵抗が０．５〜１．０Ω・ｃ
ｍのｎ型エピタキシャル層２を厚さ約５〜８μｍ程度成
長形成してｎオンｎ゛構造の半導体基体を構成する。次
に、このｎ型エピタキシャル層２の主面上に厚さ約１０
００人の比較的薄いシリコン酸化膜３ａを熱酸化により
形成し、続いてＣＶＤ法にて不純物を含まないＣＶＤ
−Ｓｉｎ、膜３ｈを約２０００人の厚さに形成し、さら
にその上にリンまたは砒素等のｎ型不純物を高濃度に含
むＰＳＧ （Ｐｈｏｓｐｈ。
導体基板１上に、例えば比抵抗が０．５〜１．０Ω・ｃ
ｍのｎ型エピタキシャル層２を厚さ約５〜８μｍ程度成
長形成してｎオンｎ゛構造の半導体基体を構成する。次
に、このｎ型エピタキシャル層２の主面上に厚さ約１０
００人の比較的薄いシリコン酸化膜３ａを熱酸化により
形成し、続いてＣＶＤ法にて不純物を含まないＣＶＤ
−Ｓｉｎ、膜３ｈを約２０００人の厚さに形成し、さら
にその上にリンまたは砒素等のｎ型不純物を高濃度に含
むＰＳＧ （Ｐｈｏｓｐｈ。
５ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜３Ｃを約５０００人
の厚さに形成した様子を第１図（ａ）に示す。熱酸化に
よって形成するシリコン酸化膜３ａの厚さは薄いので、
比較的低い温度で短時間に形成することができる。
の厚さに形成した様子を第１図（ａ）に示す。熱酸化に
よって形成するシリコン酸化膜３ａの厚さは薄いので、
比較的低い温度で短時間に形成することができる。
次に、例えば１０００℃の温度で２０分間、ゲッタと称
されるＰＯＣ７！３雰囲気中にて熱処理を行なう。
されるＰＯＣ７！３雰囲気中にて熱処理を行なう。
この際、ＰＳＧ膜３Ｃの上面には、さらに高濃度にリン
を含有したリンガラス層３ｄが約１０００〜２０００人
の厚さに形成される。この様子を第１図（ｂ）に示す。
を含有したリンガラス層３ｄが約１０００〜２０００人
の厚さに形成される。この様子を第１図（ｂ）に示す。
次にフォト・レジスト７を用いるフォト・エソ≠ング技
術を利用してショットキバリヤ形ダイオードの活性領域
となる部分に選択的に開口部を形成する。なお、このエ
ツチングにはＩＩＦ系のウェット・エッチャントを用い
、開口部の周縁のテーパをきわめて滑らかとして開口部
での電界集中によるエツジ効果を除去し、耐圧を大きく
する。すなわち、ウェット・エッチャントに対するエッ
チング・スピードは、高濃度リンガラス層３ｄ ＞ Ｐ
ＳＧ膜３ｃ＞ＣＶＤ −５ｉ０２膜３ｂ＞熱酸化膜３ａ
の順になっているので、上側の膜はど大きくエツチング
され、下層の熱酸化膜３ａやＣＶＤ −ＳｉＯ□膜３ｂ
に形成された開口部の周縁のテーパ角は５°以下ときわ
めて小さな値となる。また、ＰＳＧ膜３ｃも、その上に
高濃度リンガラス層３ｄが存在しているため、その開口
部の周縁のテーパ角は５〜１０°以下と小さくなってい
る。このようにして、テーパ角の小さい滑らかなテーパ
を周縁に有する開口部を形成した様子を第１図（ｃ）に
示す。
術を利用してショットキバリヤ形ダイオードの活性領域
となる部分に選択的に開口部を形成する。なお、このエ
ツチングにはＩＩＦ系のウェット・エッチャントを用い
、開口部の周縁のテーパをきわめて滑らかとして開口部
での電界集中によるエツジ効果を除去し、耐圧を大きく
する。すなわち、ウェット・エッチャントに対するエッ
チング・スピードは、高濃度リンガラス層３ｄ ＞ Ｐ
ＳＧ膜３ｃ＞ＣＶＤ −５ｉ０２膜３ｂ＞熱酸化膜３ａ
の順になっているので、上側の膜はど大きくエツチング
され、下層の熱酸化膜３ａやＣＶＤ −ＳｉＯ□膜３ｂ
に形成された開口部の周縁のテーパ角は５°以下ときわ
めて小さな値となる。また、ＰＳＧ膜３ｃも、その上に
高濃度リンガラス層３ｄが存在しているため、その開口
部の周縁のテーパ角は５〜１０°以下と小さくなってい
る。このようにして、テーパ角の小さい滑らかなテーパ
を周縁に有する開口部を形成した様子を第１図（ｃ）に
示す。
次に、バリヤメタルであるモリブデン膜４を約４０００
人の厚さに蒸着し、さらにその上にアルミニウム膜５を
約８μｍの厚さに蒸着した後、熱処理を施してバリヤ層
を形成した様子を第１図（ｄ）に示す。さらにアルミニ
ウム膜５にワイヤをボンディングしてダイオードを完成
する。
人の厚さに蒸着し、さらにその上にアルミニウム膜５を
約８μｍの厚さに蒸着した後、熱処理を施してバリヤ層
を形成した様子を第１図（ｄ）に示す。さらにアルミニ
ウム膜５にワイヤをボンディングしてダイオードを完成
する。
上述したように、本実施例においては半導体基体１，２
とバリヤメタル膜４との間に介在する絶縁膜を熱酸化膜
３ａ 、 ＣＶＤ −Ｓｉｎｇ膜３ｂ 、 ＰＳＧ膜３
ｃおよび高濃度リンガラス３ｄを積層した複合構造とし
、これらの各層のエツチングスピードを上側の層に行く
程高速としたため、活性領域を構成する開口部の周縁に
はきわめて角度の小さい滑らかなテーパーが形成される
ため、電界の集中によるエツジ効果がなくなり、耐圧が
向上することになる。
とバリヤメタル膜４との間に介在する絶縁膜を熱酸化膜
３ａ 、 ＣＶＤ −Ｓｉｎｇ膜３ｂ 、 ＰＳＧ膜３
ｃおよび高濃度リンガラス３ｄを積層した複合構造とし
、これらの各層のエツチングスピードを上側の層に行く
程高速としたため、活性領域を構成する開口部の周縁に
はきわめて角度の小さい滑らかなテーパーが形成される
ため、電界の集中によるエツジ効果がなくなり、耐圧が
向上することになる。
また、ＰＳＧ膜３ｃは良好なパンシヘーション膜として
作用するため、各種熱処理中、イオンが半導体基体１．
２へ移動したり、半導体基体から移動したりすることが
なくなるので素子特性は安定する。
作用するため、各種熱処理中、イオンが半導体基体１．
２へ移動したり、半導体基体から移動したりすることが
なくなるので素子特性は安定する。
さらに、厚い熱酸化膜を形成しないため、半導体基体１
． ２にＯ５Ｆが発生することがなくなり、半導体基体
１．２と熱酸化膜３ａとの界面も安定し、素子特性が改
善される。
． ２にＯ５Ｆが発生することがなくなり、半導体基体
１．２と熱酸化膜３ａとの界面も安定し、素子特性が改
善される。
第２図（ａ）〜（ｃ）は本発明によるショットキバリヤ
形ダイオードの他の実施例の順次の製造工程における構
成を示す断面図である。
形ダイオードの他の実施例の順次の製造工程における構
成を示す断面図である。
本例でも、ｎ＋型シリコン半導体基板１１の上にｎ型シ
リコンエピタキシャル層１２を堆積させてｎオンｎ゛構
造の半導体基体を構成する。次にｎ型エピタキシャル層
１２上に熱酸化膜１３ａを約２０００人の厚さに形成し
、さらにその上にＣＶＤ法にてＰＳＧ膜１３ｂを約６０
００人の厚さに堆積させた様子を第２図（ａ）に示す。
リコンエピタキシャル層１２を堆積させてｎオンｎ゛構
造の半導体基体を構成する。次にｎ型エピタキシャル層
１２上に熱酸化膜１３ａを約２０００人の厚さに形成し
、さらにその上にＣＶＤ法にてＰＳＧ膜１３ｂを約６０
００人の厚さに堆積させた様子を第２図（ａ）に示す。
次に、例えば、マイクロ波にて励起したプラズマ・ラジ
カル・イオンをＰＳＧ膜１３ｈに照射し、ＰＳＧ膜の表
面のエッチング・スピードを速くする。次に活性領域を
除く部分に選択的にレジス目４を形成した後、ＩＰ系エ
ソチェンドを用いてエツチングする。上述したようにＰ
ＳＧ膜１３ｂの表面はプラズマ・ラジカル・イオンの照
射によってエッチング・スピードが速くなっているため
一層速くエツチングされ、その下側の熱酸化膜１３ａも
エツチングされて、第２図（ｂ）に示すように周縁に滑
らかなテーパが付けられた開口部が形成される。
カル・イオンをＰＳＧ膜１３ｈに照射し、ＰＳＧ膜の表
面のエッチング・スピードを速くする。次に活性領域を
除く部分に選択的にレジス目４を形成した後、ＩＰ系エ
ソチェンドを用いてエツチングする。上述したようにＰ
ＳＧ膜１３ｂの表面はプラズマ・ラジカル・イオンの照
射によってエッチング・スピードが速くなっているため
一層速くエツチングされ、その下側の熱酸化膜１３ａも
エツチングされて、第２図（ｂ）に示すように周縁に滑
らかなテーパが付けられた開口部が形成される。
その後、バリヤメタルとしてモリブデン膜１５を約３０
００人の厚さに蒸着し、さらにその上にアルミニウム膜
１６を約７μｍの厚さに蒸着し、熱処理を施してショッ
トキバリヤ形ダイオードを完成した様子を第２図（ｃ）
に示す。
００人の厚さに蒸着し、さらにその上にアルミニウム膜
１６を約７μｍの厚さに蒸着し、熱処理を施してショッ
トキバリヤ形ダイオードを完成した様子を第２図（ｃ）
に示す。
本発明は上述した実施例にのみ限定されるものでばなく
、種々の変更や変形が可能である。例えば、第１図に示
した実施例では複合絶縁膜の最下層を熱酸化膜を以て構
成したが、このような熱酸化膜を省くこともでき、第２
図に示した実施例において熱酸化膜の代にＣＶＤ −Ｓ
ｉＯ□膜を用いることもできる。このような場合には、
ｐｏｃ ｐ ３雰囲気中で、１０００〜１１００℃の温
度で１０〜２０分間ケソクリング処理を施すのが好適で
ある。
、種々の変更や変形が可能である。例えば、第１図に示
した実施例では複合絶縁膜の最下層を熱酸化膜を以て構
成したが、このような熱酸化膜を省くこともでき、第２
図に示した実施例において熱酸化膜の代にＣＶＤ −Ｓ
ｉＯ□膜を用いることもできる。このような場合には、
ｐｏｃ ｐ ３雰囲気中で、１０００〜１１００℃の温
度で１０〜２０分間ケソクリング処理を施すのが好適で
ある。
さらに、上述した実施例ではＰＳＧ膜を用いたが、この
代わりにＡｓ５Ｇ（八ｒｓｅｎｏ ５ｉｌｉｃａｔｅ
Ｇｌａｓｓ）膜、 Ｐ −八ｓ Ｓ Ｇ （Ｐｈ
ｏｓｐｈｏ −八ｒｓｅｎｏ ５ｉｌｉｃａｔｅＧ
ｌａｓｓ）膜、Ｂ −ＰＳＧ （Ｂｏｒｏ −Ｐｈｏｓ
ｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ）膜などのガラス
膜を用いることもできる。
代わりにＡｓ５Ｇ（八ｒｓｅｎｏ ５ｉｌｉｃａｔｅ
Ｇｌａｓｓ）膜、 Ｐ −八ｓ Ｓ Ｇ （Ｐｈ
ｏｓｐｈｏ −八ｒｓｅｎｏ ５ｉｌｉｃａｔｅＧ
ｌａｓｓ）膜、Ｂ −ＰＳＧ （Ｂｏｒｏ −Ｐｈｏｓ
ｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ）膜などのガラス
膜を用いることもできる。
また、バリヤメタルはモリブデンに限られるものではな
く 、Ｃｒ ＋旧、 Ｔｉ 、 ｌｌＩ、 ＰＬ等の高
融点金属を用いることもできる。
く 、Ｃｒ ＋旧、 Ｔｉ 、 ｌｌＩ、 ＰＬ等の高
融点金属を用いることもできる。
（発明の効果）
」二連した本発明によれば、厚い熱酸化膜を用いないの
で、半導体基体に欠陥が導入される恐れが少なくなり、
素子特性が向上する。また、半導体基体と絶縁膜との界
面も安定化するのでクリープ現象を防止することができ
る。さらに活性領域を構成する開口部の周縁にはテーパ
角の小さい滑らかなテーパが形成されるので、この部分
での電界集中を極力抑えることができ、その結果として
耐圧を高くすることができる。
で、半導体基体に欠陥が導入される恐れが少なくなり、
素子特性が向上する。また、半導体基体と絶縁膜との界
面も安定化するのでクリープ現象を防止することができ
る。さらに活性領域を構成する開口部の周縁にはテーパ
角の小さい滑らかなテーパが形成されるので、この部分
での電界集中を極力抑えることができ、その結果として
耐圧を高くすることができる。
さらに、複合構造の絶縁膜中にパッシベーション膜とし
て機能する絶縁膜を含ませることによって半導体基体に
対するイオンの出入がなくなるので、素子特性の変動が
少なくなる。
て機能する絶縁膜を含ませることによって半導体基体に
対するイオンの出入がなくなるので、素子特性の変動が
少なくなる。
また、長時間に亘る高恩の熱処理がなくなるので、半導
体基体の不純物濃度が変化することがなくなり、特に耐
圧と順方向電圧Ｖｙを改善することができる。
体基体の不純物濃度が変化することがなくなり、特に耐
圧と順方向電圧Ｖｙを改善することができる。
第１図（ａ） −（ｄ）は本発明のショットキバリヤ形
半導体装置の一実施例の順次の製造工程における構成を
示す断面図、 第２図（ａ）〜（ｃ）は同じくその他の実施例の順次の
製造工程における構成を示す断面図、第３図は従来のシ
ョットキバリヤ形ダイオードの構成を示す断面図である
。 １．１１・・・ｎ＋型半導体基板 ２．１２・・・ｎ型エピタキシャル層 ３ａ 、 １３ａ・・・熱酸化膜 ３ｂ・・・ＣｖＤ−３ｉＯ□膜 ３ｃ 、 １３ｂ・＝ＰＳＧ膜 ３ｄ・・・リンガラス層 ７．１４・・・フォト・レジスト ４．１５・・・モリブデン膜 ５．１６・・・アルミニウム膜 第１図 （ａ） （ｂ） 第１図 （Ｃ） （ｄ）
半導体装置の一実施例の順次の製造工程における構成を
示す断面図、 第２図（ａ）〜（ｃ）は同じくその他の実施例の順次の
製造工程における構成を示す断面図、第３図は従来のシ
ョットキバリヤ形ダイオードの構成を示す断面図である
。 １．１１・・・ｎ＋型半導体基板 ２．１２・・・ｎ型エピタキシャル層 ３ａ 、 １３ａ・・・熱酸化膜 ３ｂ・・・ＣｖＤ−３ｉＯ□膜 ３ｃ 、 １３ｂ・＝ＰＳＧ膜 ３ｄ・・・リンガラス層 ７．１４・・・フォト・レジスト ４．１５・・・モリブデン膜 ５．１６・・・アルミニウム膜 第１図 （ａ） （ｂ） 第１図 （Ｃ） （ｄ）
Claims (1)
- 【特許請求の範囲】 １、一導電型の半導体基体と、その主面上に形成された
絶縁膜と、この絶縁膜に形成され、周縁にテーパが付け
られた開口部と、この開口部を覆うように前記絶縁膜上
に形成されたバリヤメタル層とを具えるショットバリヤ
形半導体装置において、前記絶縁膜を、半導体基体から
遠去かる程高速のエッチング・スピードを有する複数の
絶縁膜より成る複合絶縁膜を以て構成したことを特徴と
するショットキバリヤ形半導体装置。 ２、一導電型の半導体基体上に熱処理を施して熱酸化膜
を形成する工程と、 この熱酸化膜上に、エッチング・スピード が熱酸化膜より高速の絶縁膜を少なくとも一層堆積形成
する工程と、 活性領域を形成すべき位置の熱酸化膜およ び絶縁膜を選択的にエッチングして周縁が滑らかでかつ
テーパ角の小さいテーパを有する開口部を形成する工程
と、 この開口部を覆うように前記絶縁膜上にバ リヤメタル膜を形成する工程と、 このバリヤメタル膜上に電極金属膜を形成 する工程とを具えることを特徴とするショットキバリヤ
形半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176814A JPS6237964A (ja) | 1985-08-13 | 1985-08-13 | シヨツトキバリヤ形半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176814A JPS6237964A (ja) | 1985-08-13 | 1985-08-13 | シヨツトキバリヤ形半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237964A true JPS6237964A (ja) | 1987-02-18 |
Family
ID=16020308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176814A Pending JPS6237964A (ja) | 1985-08-13 | 1985-08-13 | シヨツトキバリヤ形半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237964A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158287A (ja) * | 2005-11-09 | 2007-06-21 | Matsushita Electric Ind Co Ltd | ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法 |
| US7804170B2 (en) | 2008-07-29 | 2010-09-28 | Nec Electronics Corporation | Semiconductor device and method of designing the same |
-
1985
- 1985-08-13 JP JP60176814A patent/JPS6237964A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158287A (ja) * | 2005-11-09 | 2007-06-21 | Matsushita Electric Ind Co Ltd | ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法 |
| US7804170B2 (en) | 2008-07-29 | 2010-09-28 | Nec Electronics Corporation | Semiconductor device and method of designing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| JPH0451068B2 (ja) | ||
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0370178A (ja) | 半導体装置 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPS61285766A (ja) | 半導体装置の製造方法 | |
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPS62142342A (ja) | 半導体装置の製造方法 | |
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS61129869A (ja) | 半導体装置の製造方法 | |
| JPS59222939A (ja) | 半導体装置 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS5936433B2 (ja) | サイリスタの製造方法 | |
| JPH03171674A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02187068A (ja) | ショットキー・バリヤ・ダイオードの製造方法 | |
| JPS59139644A (ja) | 半導体装置の製造方法 |