JPS5936433B2 - サイリスタの製造方法 - Google Patents
サイリスタの製造方法Info
- Publication number
- JPS5936433B2 JPS5936433B2 JP6297978A JP6297978A JPS5936433B2 JP S5936433 B2 JPS5936433 B2 JP S5936433B2 JP 6297978 A JP6297978 A JP 6297978A JP 6297978 A JP6297978 A JP 6297978A JP S5936433 B2 JPS5936433 B2 JP S5936433B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- thyristor
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明はサイリスタの製造方法に係り、特にその表面
保護膜中の不純物イオンなどによる影響を受けないよう
なサイリスタの製造方法に関するものである。
保護膜中の不純物イオンなどによる影響を受けないよう
なサイリスタの製造方法に関するものである。
まず、従来のサイリスタの製造方法をプレーナ形サイリ
スタに例をとつて説明する。
スタに例をとつて説明する。
第１図ａ〜れは従来のサイリスタの製造工程を説明する
ための各工程段階での断面図である。Ｎ形シリコン基板
１を準備し（第１図ａ）、これに熱酸化を施し表面にシ
リコン酸化膜２を形成後、写真製版技術によつてシリコ
ン酸化膜２を部分的に除去して、ホウ素の分離拡散を行
つてＰ形分離領域３を形成する（第１図ｂ）。
ための各工程段階での断面図である。Ｎ形シリコン基板
１を準備し（第１図ａ）、これに熱酸化を施し表面にシ
リコン酸化膜２を形成後、写真製版技術によつてシリコ
ン酸化膜２を部分的に除去して、ホウ素の分離拡散を行
つてＰ形分離領域３を形成する（第１図ｂ）。
このときのホウ素拡散はまず、１０００〜１１００℃の
温度で３０〜６０分間第１拡散（デポジット）を行い、
次いで第２拡散（ドライブ）を１２５０℃の温度で１０
０〜２００時間待う。次に、Ｐ形ベース（ＰＢ）領域４
形成部分のシリコン酸化膜２を選択的に除去したのち、
再びホウ素を拡散させてＰＢ領域４を形成する（第１図
ｃ）。
温度で３０〜６０分間第１拡散（デポジット）を行い、
次いで第２拡散（ドライブ）を１２５０℃の温度で１０
０〜２００時間待う。次に、Ｐ形ベース（ＰＢ）領域４
形成部分のシリコン酸化膜２を選択的に除去したのち、
再びホウ素を拡散させてＰＢ領域４を形成する（第１図
ｃ）。
このときのホウ素拡散は、まず８００〜８６０℃の温度
で３０〜６０分間デポジットを行い、ついで１２５０℃
の温度で２０〜４０時間ドライブを行う。つゞいて、上
記ＰＢ領域４を形成した主面とは反対側の主面土のシリ
コン酸化膜２を除去して、更にホウ素を拡散させてＰ形
エミッタＰＥ領域３ａを形成する（第１図ｄ）。
で３０〜６０分間デポジットを行い、ついで１２５０℃
の温度で２０〜４０時間ドライブを行う。つゞいて、上
記ＰＢ領域４を形成した主面とは反対側の主面土のシリ
コン酸化膜２を除去して、更にホウ素を拡散させてＰ形
エミッタＰＥ領域３ａを形成する（第１図ｄ）。
このときのホウ゜素拡散は、１０００〜１１００℃の温
度で３０〜６０分間デポジットを行い、つゞいて１２５
０℃の温度で３０〜４０時間ドライブを行う。そして、
その次にＰＢ領域４の表面部の一部およびＰＥ領域３ａ
の表面部の不純物濃度を上昇させるために、写真製版技
術で当該部位のシリコン酸化膜２を除去して、ホウ素の
拡散を行つて、上述のＰＢ領域４の表面部の一部および
ＰＥ領域３ａの表面部にそれぞれ高濃度Ｐ形不純物層（
Ｐ”層）５および６を形成する（第１図ｅ）。
度で３０〜６０分間デポジットを行い、つゞいて１２５
０℃の温度で３０〜４０時間ドライブを行う。そして、
その次にＰＢ領域４の表面部の一部およびＰＥ領域３ａ
の表面部の不純物濃度を上昇させるために、写真製版技
術で当該部位のシリコン酸化膜２を除去して、ホウ素の
拡散を行つて、上述のＰＢ領域４の表面部の一部および
ＰＥ領域３ａの表面部にそれぞれ高濃度Ｐ形不純物層（
Ｐ”層）５および６を形成する（第１図ｅ）。
その後に、ＰＢ領域４のＰ１層５を形成しなかつた部分
の表面のシリコン酸化膜２を選択的に除去して、この部
分にリンを拡散させてＮ形エミッタ（ＮＥ）領域７を形
成する（第１図ｆ）。
の表面のシリコン酸化膜２を選択的に除去して、この部
分にリンを拡散させてＮ形エミッタ（ＮＥ）領域７を形
成する（第１図ｆ）。
このときのリン拡散は、まず１０５０〜１１００℃の温
度で３０〜６０分間デポジツトを行い、ついで１１５０
〜１２５０℃の温度で１〜２時間ドライブを行う。この
ようにして、ＰＮＰＮの４層構造を形成し終えた後に、
ＰＮ接合の端縁を保護し、ＰＮ接合部に電圧が印加され
た場合にも表面を安定にするために、リン・パツシベー
シヨン、窒化パツシベーシヨンなどの表面処理を行う。
度で３０〜６０分間デポジツトを行い、ついで１１５０
〜１２５０℃の温度で１〜２時間ドライブを行う。この
ようにして、ＰＮＰＮの４層構造を形成し終えた後に、
ＰＮ接合の端縁を保護し、ＰＮ接合部に電圧が印加され
た場合にも表面を安定にするために、リン・パツシベー
シヨン、窒化パツシベーシヨンなどの表面処理を行う。
次に電極を形成するために、ＰＥ領域３ａの表面のＰ″
′層６の全面、ＮＥ領域Ｔの表面の一部およびＰＢ領域
４の表面のＰ゛層５土の一部のシリコン酸化膜２を除去
する（第１図ｇ）。
′層６の全面、ＮＥ領域Ｔの表面の一部およびＰＢ領域
４の表面のＰ゛層５土の一部のシリコン酸化膜２を除去
する（第１図ｇ）。
しかる後に、アルミニウム、金などの電極用金属を基板
土に蒸着、写真製版、ジッタリンクを繰返して、上記シ
リコン酸化膜除去部分にそれぞれアノード電極８、カソ
ード電極９およびゲート電極１０を形成することによつ
てプレーナ形サイリスタは完成する（第１図ｈ）。とこ
ろで、土述の従来の製造方法ではＮＥ領域７とＰＢ領域
４表面部のＰ ”層５との境界部の構成法に問題があつ
た。
土に蒸着、写真製版、ジッタリンクを繰返して、上記シ
リコン酸化膜除去部分にそれぞれアノード電極８、カソ
ード電極９およびゲート電極１０を形成することによつ
てプレーナ形サイリスタは完成する（第１図ｈ）。とこ
ろで、土述の従来の製造方法ではＮＥ領域７とＰＢ領域
４表面部のＰ ”層５との境界部の構成法に問題があつ
た。
このＮＥ領域Ｔ（！：．Ｐ ”層５との境界はパターン
設計土は第１図に示したように境を接して連なつていた
としても、写真製版工程を何回も繰返して行う上述のよ
うな製造方法では、パターンずれを生じ、ＮＥ領域Ｔ（
！：Ｐ゛層５とが離れて形成されるおそれがある。第２
図ａはこのような状態を示す要部断面図、第２図ｂは更
にその要部拡大断面図である。図示のように、ＮＥ領域
ＴとＰ ”層５とが離れて形成され、ＰＢ領域４の一部
が表面のシリコン酸化膜２に直接接するようになると、
このＰＢ領域４はＮＥ領域ＴやＰ ”層５のように高濃
度不純物領域ではなく、低濃度不純物領域であるから、
シリコン酸化膜２中もしくはその表面にイオン性の不純
物が存在すると、その影響を受け易い。
設計土は第１図に示したように境を接して連なつていた
としても、写真製版工程を何回も繰返して行う上述のよ
うな製造方法では、パターンずれを生じ、ＮＥ領域Ｔ（
！：Ｐ゛層５とが離れて形成されるおそれがある。第２
図ａはこのような状態を示す要部断面図、第２図ｂは更
にその要部拡大断面図である。図示のように、ＮＥ領域
ＴとＰ ”層５とが離れて形成され、ＰＢ領域４の一部
が表面のシリコン酸化膜２に直接接するようになると、
このＰＢ領域４はＮＥ領域ＴやＰ ”層５のように高濃
度不純物領域ではなく、低濃度不純物領域であるから、
シリコン酸化膜２中もしくはその表面にイオン性の不純
物が存在すると、その影響を受け易い。
例えば、製造工程で汚染の機会の多いナトリウム（Ｎａ
゛）イオンの影響を受けた場合、露出したＰＢ領域４の
表面に第２図ｂに示すようにＮ形反転層１１を生じ、サ
イリスタの種々の特性に影響をおよほすが、特にゲート
トリガ電流ＩＧＴにおよぼす影響は大きい。すなわち、
ゲートトリガ電流ＩＧＴは図示のように、表面近傍を流
れる電流Ｉｆと内部のＰＮ接合部を流れる電流Ｉｇとに
よつて決定されるが、Ｎ形反転層１１が生じた場合は、
表面近傍を流れる電流Ｉｆが大きくなり、ゲートトリガ
電流ＩＧＴは大きく変動する。この発明は以上のような
点に鑑みてなされたもので、ゲートが形成されるベース
領域が直接表面に露出してシリコン酸化膜に直接接する
ようなことがないようにして、ゲートトリガ電流の変動
などの悪影響のないサイリスタの製造方法を提供せんと
するものである。
゛）イオンの影響を受けた場合、露出したＰＢ領域４の
表面に第２図ｂに示すようにＮ形反転層１１を生じ、サ
イリスタの種々の特性に影響をおよほすが、特にゲート
トリガ電流ＩＧＴにおよぼす影響は大きい。すなわち、
ゲートトリガ電流ＩＧＴは図示のように、表面近傍を流
れる電流Ｉｆと内部のＰＮ接合部を流れる電流Ｉｇとに
よつて決定されるが、Ｎ形反転層１１が生じた場合は、
表面近傍を流れる電流Ｉｆが大きくなり、ゲートトリガ
電流ＩＧＴは大きく変動する。この発明は以上のような
点に鑑みてなされたもので、ゲートが形成されるベース
領域が直接表面に露出してシリコン酸化膜に直接接する
ようなことがないようにして、ゲートトリガ電流の変動
などの悪影響のないサイリスタの製造方法を提供せんと
するものである。
第３図ａ−ｃはこの発明によるサイリスタの製造方法の
一実施例を説明するための主要工程での要部断面図であ
る。
一実施例を説明するための主要工程での要部断面図であ
る。
この製造方法の概略は第１図において説明した方法と同
様で、ＰＢ領域４の表面部のＰ゛層５とＮＥ領域７との
形成方法に少し差異があるのみである。すなわち、第３
図ａの工程は第１図ｅの工程に対応し、Ｐ ”層５を従
来と同様の方法で形成するのであるが、このときＰ”層
５をＮＥ領域Ｔを形成すべき部分に約１０Ｉｔｍ入り込
むように形成する。次いで、第３図ｂに示すように第１
図ｆに示した従来の方法と同一パターンでＮＥ領域Ｔを
形成すると、約１０μｍの幅でＰ゛拡散とＮ拡散とが行
なわれるオーバラツプ領域１２が形成される。このオー
バラツプ領域１２は従来の拡散仕様ではＮＥ領域Ｔの表
面不純物濃度が高いので、Ｎ形となりＮＥ領域Ｔに含ま
れる。従つて、第３図ｃのように、ＮＥ領域ＴとＰｆ層
５とは互いに隣接するように形成され、ＰＢ領域４が基
板表面に露出し、直接シリコン酸化膜２に接することが
なくなる。上記オーバラツプ領域１２の幅は写真製版工
程でのパターンのずれを考慮して１０μｍ程度が望まし
い。なお、上例では通常の逆阻止サイリスタについて説
明したが、双方向サイリスタ、逆導通サイリスタなどを
含むサイリスター般にこの発明は適用できることは自明
であろう。
様で、ＰＢ領域４の表面部のＰ゛層５とＮＥ領域７との
形成方法に少し差異があるのみである。すなわち、第３
図ａの工程は第１図ｅの工程に対応し、Ｐ ”層５を従
来と同様の方法で形成するのであるが、このときＰ”層
５をＮＥ領域Ｔを形成すべき部分に約１０Ｉｔｍ入り込
むように形成する。次いで、第３図ｂに示すように第１
図ｆに示した従来の方法と同一パターンでＮＥ領域Ｔを
形成すると、約１０μｍの幅でＰ゛拡散とＮ拡散とが行
なわれるオーバラツプ領域１２が形成される。このオー
バラツプ領域１２は従来の拡散仕様ではＮＥ領域Ｔの表
面不純物濃度が高いので、Ｎ形となりＮＥ領域Ｔに含ま
れる。従つて、第３図ｃのように、ＮＥ領域ＴとＰｆ層
５とは互いに隣接するように形成され、ＰＢ領域４が基
板表面に露出し、直接シリコン酸化膜２に接することが
なくなる。上記オーバラツプ領域１２の幅は写真製版工
程でのパターンのずれを考慮して１０μｍ程度が望まし
い。なお、上例では通常の逆阻止サイリスタについて説
明したが、双方向サイリスタ、逆導通サイリスタなどを
含むサイリスター般にこの発明は適用できることは自明
であろう。
さらに、サイリスタの伝導形は土例のものに限らず、土
例とは逆の場合にも適用できる。以上詳述したようにこ
の発明では、４層構造のサイリスタにおいて、ゲート電
極を設けるべき第１伝導形ベース領域内に第２伝導形エ
ミツタ領域を形成するに当つて、第１伝導形ベース領域
の表面部に第２伝導形エミツタ領域を囲んで形成すべき
第１伝導形の高不純物濃度領域と、第２伝導形の高不純
物濃度のこのエミツタ領域とが互いに１部を共有するよ
うに形成するので、その製造工程における写真製版での
パターン合わせにずれが発生することがあつても、第１
伝導形ベース領域が半導体基体の表面に露出して、保護
酸化膜中もしくは外部のイオンの影響を受けてサイリス
タの電気的特性が変化するということがなくなり、信頼
性の高いサイリスタが得られる。
例とは逆の場合にも適用できる。以上詳述したようにこ
の発明では、４層構造のサイリスタにおいて、ゲート電
極を設けるべき第１伝導形ベース領域内に第２伝導形エ
ミツタ領域を形成するに当つて、第１伝導形ベース領域
の表面部に第２伝導形エミツタ領域を囲んで形成すべき
第１伝導形の高不純物濃度領域と、第２伝導形の高不純
物濃度のこのエミツタ領域とが互いに１部を共有するよ
うに形成するので、その製造工程における写真製版での
パターン合わせにずれが発生することがあつても、第１
伝導形ベース領域が半導体基体の表面に露出して、保護
酸化膜中もしくは外部のイオンの影響を受けてサイリス
タの電気的特性が変化するということがなくなり、信頼
性の高いサイリスタが得られる。
第１図ａ−ｈは従来のサイリスタの製造工程を説明する
ための各工程段階での断面図、第２図Ａ，ｂは従来方法
による陰極エミツタ領域（第２伝導形）の近傍の形成状
況を示す要部拡大断面図、第３図ａ−ｃはこの発明の一
実施例を説明するための主要工程での要部断面図である
。 図において、１はＮ形（第２伝導形）ベース領域、２は
シリコン酸化膜、３はＰ形（第１伝導形）分離領域、３
ａは第１伝導形エミツタ領域、４は第１伝導形ベース領
域、５は第１伝導形高不純物濃度領域、７は第２伝導形
エミツタ領域、１２は重畳部である。
ための各工程段階での断面図、第２図Ａ，ｂは従来方法
による陰極エミツタ領域（第２伝導形）の近傍の形成状
況を示す要部拡大断面図、第３図ａ−ｃはこの発明の一
実施例を説明するための主要工程での要部断面図である
。 図において、１はＮ形（第２伝導形）ベース領域、２は
シリコン酸化膜、３はＰ形（第１伝導形）分離領域、３
ａは第１伝導形エミツタ領域、４は第１伝導形ベース領
域、５は第１伝導形高不純物濃度領域、７は第２伝導形
エミツタ領域、１２は重畳部である。
Claims (1)
- 【特許請求の範囲】 １ 第１の主面から順次第１伝導形ベース領域、第２伝
導形ベース領域および第１伝導形エミッタがそれぞれ相
接するように形成された半導体基体の上記第１の主面か
ら上記第１伝導形ベース領域の表面部に所定領域を除い
て第１伝導形の高不純物濃度領域を形成する工程、及び
上記第１伝導形ベース領域の表面部の上記所定領域とそ
の周辺部に第２伝導形の高濃度不純物を拡散し第２伝導
形エミッタ領域を形成しこの第２伝導形エミッタ領域が
上記第１伝導形の高不純物濃度領域と互いに一部を共有
するようにする工程を備えたサイリスタの製造方法。 ２ 第２伝導形エミッタ領域と第１伝導形の高不純物濃
度領域との共有部分の輻を１０μｍ程度としたことを特
徴とする特許請求の範囲第１項記載のサイリスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6297978A JPS5936433B2 (ja) | 1978-05-25 | 1978-05-25 | サイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6297978A JPS5936433B2 (ja) | 1978-05-25 | 1978-05-25 | サイリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54153581A JPS54153581A (en) | 1979-12-03 |
| JPS5936433B2 true JPS5936433B2 (ja) | 1984-09-04 |
Family
ID=13215975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6297978A Expired JPS5936433B2 (ja) | 1978-05-25 | 1978-05-25 | サイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936433B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225059Y2 (ja) * | 1985-01-17 | 1990-07-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202779A (en) * | 1981-06-08 | 1982-12-11 | Toshiba Corp | Semiconductor device |
-
1978
- 1978-05-25 JP JP6297978A patent/JPS5936433B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225059Y2 (ja) * | 1985-01-17 | 1990-07-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54153581A (en) | 1979-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| US4377901A (en) | Method of manufacturing solar cells | |
| JPS5840345B2 (ja) | サイリスタ | |
| JPS5936433B2 (ja) | サイリスタの製造方法 | |
| JPS61208277A (ja) | 高効率光検出器およびその製造方法 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPS584813B2 (ja) | メサガタハンドウタイソウチノセイホウ | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JPS5845809B2 (ja) | ハンドウタイソウチ | |
| JPH01272153A (ja) | ガードリングの製造方法 | |
| JP3437110B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0626217B2 (ja) | 半導体装置の製造方法 | |
| JPS5916330A (ja) | 半導体装置の製造方法 | |
| JPS6344764A (ja) | ゲ−トタ−ンオフサイリスタの製造方法 | |
| JPS59150471A (ja) | 半導体装置 | |
| JPS587057B2 (ja) | ハンドウタイソウチ | |
| JPS5933257B2 (ja) | 半導体装置の製造方法 | |
| JPS6017961A (ja) | 半導体制御整流素子の製造方法 | |
| JPH0580833B2 (ja) | ||
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPH04125975A (ja) | 半導体素子およびその製造方法 | |
| JPS592375B2 (ja) | 半導体装置の製造方法 | |
| JPH0810705B2 (ja) | 集積回路装置 | |
| JPH0542134B2 (ja) | ||
| JPS6115589B2 (ja) |