JPS5933257B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5933257B2 JPS5933257B2 JP9384777A JP9384777A JPS5933257B2 JP S5933257 B2 JPS5933257 B2 JP S5933257B2 JP 9384777 A JP9384777 A JP 9384777A JP 9384777 A JP9384777 A JP 9384777A JP S5933257 B2 JPS5933257 B2 JP S5933257B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- semiconductor
- manufacturing
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板に金等の重金属を拡散して成る半導
体装置、特にガラスでパッシベーション。
体装置、特にガラスでパッシベーション。
された半導体装置の製造方法に関するものである。一般
に半導体素子におけるキャリヤのライフタイムを短かく
する方法として、金等の重金属を拡散して再結合中心を
作る方法が知られている。その一例としてサイリスタを
例にあげ、第１図。について説明する。まず、ＰＮＰＮ
構造を有する半導体基板１を用意し、その一主面２に第
１図ａに示すように金３を真空蒸着等周知の方法で被着
した後、半導体基板を所定の温度で加熱することにより
、上記金３を半導体基板内に拡散して再結合中心を作り
、それによつてキャリヤのライフタイムを短かくする。
しかる後残余の金３を除去し、第１図をに示すようにカ
ソード電極４、ゲート電極５、アノード電極６を形成し
、最後にかかる半導体基板１をＡ−Ａ’で示す線にそつ
て切断すればペレット状の複数個のサイリスタが得られ
る。一方半導体ペレットの切断面にＰＮ接合が露出する
と特性が不安定となるため、最近ではかかるＰＮ接合部
を安定化（パッシベーション）するために絶縁膜で保護
する傾向にあり、その一手法としてガラスを用いたガラ
スパッシベーション技術が知られている。
に半導体素子におけるキャリヤのライフタイムを短かく
する方法として、金等の重金属を拡散して再結合中心を
作る方法が知られている。その一例としてサイリスタを
例にあげ、第１図。について説明する。まず、ＰＮＰＮ
構造を有する半導体基板１を用意し、その一主面２に第
１図ａに示すように金３を真空蒸着等周知の方法で被着
した後、半導体基板を所定の温度で加熱することにより
、上記金３を半導体基板内に拡散して再結合中心を作り
、それによつてキャリヤのライフタイムを短かくする。
しかる後残余の金３を除去し、第１図をに示すようにカ
ソード電極４、ゲート電極５、アノード電極６を形成し
、最後にかかる半導体基板１をＡ−Ａ’で示す線にそつ
て切断すればペレット状の複数個のサイリスタが得られ
る。一方半導体ペレットの切断面にＰＮ接合が露出する
と特性が不安定となるため、最近ではかかるＰＮ接合部
を安定化（パッシベーション）するために絶縁膜で保護
する傾向にあり、その一手法としてガラスを用いたガラ
スパッシベーション技術が知られている。
かかるガラスパッシベーション技術の適用にあたつては
一般に拡散の終了した半導体基板１に第２図に示す様な
ガラスパッシベーション層形成のためのメサ溝７を掘ら
なければならない。メサ溝を掘るためのマスクとしては
シリコン酸化膜が有効であり、したがつて拡散時に形成
されたシリコン酸化膜８がそのままマスク材として用い
られる。
一般に拡散の終了した半導体基板１に第２図に示す様な
ガラスパッシベーション層形成のためのメサ溝７を掘ら
なければならない。メサ溝を掘るためのマスクとしては
シリコン酸化膜が有効であり、したがつて拡散時に形成
されたシリコン酸化膜８がそのままマスク材として用い
られる。
しかしながら、半導体基板１に金３を拡散して成る半導
体装置に対してガラスパッシベーションを適用しようと
する場合、第１図ａに示したように半導体基板１の一主
面２に直接金３を被着させなければならず、したがつて
このとき半導体基板１の面２のシリコン酸化膜は除去さ
れていなけれはならない。このため金３を拡散して成る
半導体装置においては金拡散後に半導体基板１の一主面
２をマスクし、メサ溝Ｔを形成する必要があり、その場
合、金は比較的低い温度（８００〜９００℃）で拡散す
るからマスク材の選定にあたつては、その被着温度に制
限があり、一般にはアルミニウム等の金属９を真空蒸着
等で被着させてマスクとしなければならないという欠点
があつた。本発明は上述のような問題点を除去するため
になされたものであつて、以下にその実施例を説明する
。
体装置に対してガラスパッシベーションを適用しようと
する場合、第１図ａに示したように半導体基板１の一主
面２に直接金３を被着させなければならず、したがつて
このとき半導体基板１の面２のシリコン酸化膜は除去さ
れていなけれはならない。このため金３を拡散して成る
半導体装置においては金拡散後に半導体基板１の一主面
２をマスクし、メサ溝Ｔを形成する必要があり、その場
合、金は比較的低い温度（８００〜９００℃）で拡散す
るからマスク材の選定にあたつては、その被着温度に制
限があり、一般にはアルミニウム等の金属９を真空蒸着
等で被着させてマスクとしなければならないという欠点
があつた。本発明は上述のような問題点を除去するため
になされたものであつて、以下にその実施例を説明する
。
まず、第３図ａに示すようなＰＮ−ＰＮ構造を形成する
とき同時に半導体基板１の両主面に形成されたシリコン
酸化膜８をマスクとして利用し、第３図ｂに示すように
、化学エツチング法によりメサ溝７を掘り、しかる後、
第３図ｃに示すように両主面のシリコン酸化膜８を除去
し、その一主面２に金３を被着させたのち金拡散を行な
う。
とき同時に半導体基板１の両主面に形成されたシリコン
酸化膜８をマスクとして利用し、第３図ｂに示すように
、化学エツチング法によりメサ溝７を掘り、しかる後、
第３図ｃに示すように両主面のシリコン酸化膜８を除去
し、その一主面２に金３を被着させたのち金拡散を行な
う。
ここで注意しなければならないことは、本発明において
は、メサ溝７内側面にＰＮ接合が露出している状態で金
蒸着および金拡散が行なわれるため、ＰＮ接合表面部を
含む一主面２に高濃度の金を含む半導体層（高濃度金層
）３′が形成されるということである。したがつて、本
発明においては、金拡散を行なつた後、第３図ｄに示す
ように金３を除去し、さらにその後、シリコンエツチン
グ液を用いてシリコン基板１の表面をエツチングして一
主面２の金の高濃度層を除去する。この高濃度金層３′
の除去によつて、メサ溝７内側面に表われるＰＮ接合部
における金の濃度をＮ，Ｐ各領域の不純物濃度より低く
し、空乏層内の金によるトラツプレベルを少なくしてリ
ーク電流を減少させることができる。つぎに第３図ＥＶ
Ｃ示すように上記メサ溝７内にガラス粉末を入れ、それ
を焼成してパツシベーシヨン膜１０を形成し、さらに第
３図ｆに示すようにカソード電極４、ゲート電極５、ア
ノード電極６を形成し、図中Ｂ−Ｂ′で示す線にそつて
切断することにより、ペレツト状の複数個のサイリスタ
が得られる。
は、メサ溝７内側面にＰＮ接合が露出している状態で金
蒸着および金拡散が行なわれるため、ＰＮ接合表面部を
含む一主面２に高濃度の金を含む半導体層（高濃度金層
）３′が形成されるということである。したがつて、本
発明においては、金拡散を行なつた後、第３図ｄに示す
ように金３を除去し、さらにその後、シリコンエツチン
グ液を用いてシリコン基板１の表面をエツチングして一
主面２の金の高濃度層を除去する。この高濃度金層３′
の除去によつて、メサ溝７内側面に表われるＰＮ接合部
における金の濃度をＮ，Ｐ各領域の不純物濃度より低く
し、空乏層内の金によるトラツプレベルを少なくしてリ
ーク電流を減少させることができる。つぎに第３図ＥＶ
Ｃ示すように上記メサ溝７内にガラス粉末を入れ、それ
を焼成してパツシベーシヨン膜１０を形成し、さらに第
３図ｆに示すようにカソード電極４、ゲート電極５、ア
ノード電極６を形成し、図中Ｂ−Ｂ′で示す線にそつて
切断することにより、ペレツト状の複数個のサイリスタ
が得られる。
以上のように金拡散により、キヤリヤのライフタイムを
短かくすることが要求される素子において本発明による
製造方法を用いれば、アルミニウム等を真空蒸着等で蒸
着させたり、メサエツチ後アルミニウム等を除去する必
要がなくなるので、従来の製造方法に比べて経済性およ
び量産性に優れていることが理解されよう。
短かくすることが要求される素子において本発明による
製造方法を用いれば、アルミニウム等を真空蒸着等で蒸
着させたり、メサエツチ後アルミニウム等を除去する必
要がなくなるので、従来の製造方法に比べて経済性およ
び量産性に優れていることが理解されよう。
以上本発明をＰＮ−ＰＮ形サイリスタを例にあげて説明
したが本発明はその他のサイリスタ（ＮＰ−ＮＰ．ＰＮ
ＰＮＰ．ＮＰＮＰＮ）さらには、ダイオード、トランジ
スタにおいても高速性を要求されるガラスパツシベーシ
ヨン形半導体装置にも適用することができる。
したが本発明はその他のサイリスタ（ＮＰ−ＮＰ．ＰＮ
ＰＮＰ．ＮＰＮＰＮ）さらには、ダイオード、トランジ
スタにおいても高速性を要求されるガラスパツシベーシ
ヨン形半導体装置にも適用することができる。
第１図および第２図は従来の方法によりサイリスタを製
造する場合の半導体の縦断面を示す図、第３図は本発明
の方法によりサイリスタを製造する場合の各工程におけ
る半導体の縦断面を示す図である。 １・・・・・・半導体基板、２・・・・・・半導体基板
１の一主面、３・・・・・・金層、３′・・・・・・高
濃度金層、４・・・・・・カソード電極、５・・・・・
・ゲート電極、６・・・・・・アノード電極、７・・・
・・・メサ溝、８・・・・・・シリコン酸化膜、９・・
・・・・アルミニウム層、１０・・・・・・ガラスパツ
シベーシヨン層。
造する場合の半導体の縦断面を示す図、第３図は本発明
の方法によりサイリスタを製造する場合の各工程におけ
る半導体の縦断面を示す図である。 １・・・・・・半導体基板、２・・・・・・半導体基板
１の一主面、３・・・・・・金層、３′・・・・・・高
濃度金層、４・・・・・・カソード電極、５・・・・・
・ゲート電極、６・・・・・・アノード電極、７・・・
・・・メサ溝、８・・・・・・シリコン酸化膜、９・・
・・・・アルミニウム層、１０・・・・・・ガラスパツ
シベーシヨン層。
Claims (1)
- １ 少なくとも１つのＰＮ接合を有する半導体基板にそ
の表面に有するシリコン酸化膜をマスクとして、上記Ｐ
Ｎ接合が露出するようにメサ溝を形成し、しかる後上記
マスクとして用いたシリコン酸化膜を除去した状態でそ
の表面より重金属を拡散し、しかる後重金属拡散により
生じた高濃度に重金属を含む半導体基板表面部をエッチ
ング除去し、上記メサ溝内にガラスパッシベーションを
施すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384777A JPS5933257B2 (ja) | 1977-08-04 | 1977-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384777A JPS5933257B2 (ja) | 1977-08-04 | 1977-08-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5428566A JPS5428566A (en) | 1979-03-03 |
| JPS5933257B2 true JPS5933257B2 (ja) | 1984-08-14 |
Family
ID=14093789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9384777A Expired JPS5933257B2 (ja) | 1977-08-04 | 1977-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933257B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2669352B2 (ja) * | 1994-07-20 | 1997-10-27 | 株式会社日立製作所 | 液晶表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438053U (ja) * | 1990-07-26 | 1992-03-31 |
-
1977
- 1977-08-04 JP JP9384777A patent/JPS5933257B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2669352B2 (ja) * | 1994-07-20 | 1997-10-27 | 株式会社日立製作所 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5428566A (en) | 1979-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3202887A (en) | Mesa-transistor with impurity concentration in the base decreasing toward collector junction | |
| US3961999A (en) | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem | |
| US3197681A (en) | Semiconductor devices with heavily doped region to prevent surface inversion | |
| US3858304A (en) | Process for fabricating small geometry semiconductor devices | |
| US3477886A (en) | Controlled diffusions in semiconductive materials | |
| US3649386A (en) | Method of fabricating semiconductor devices | |
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| US3966514A (en) | Method for forming dielectric isolation combining dielectric deposition and thermal oxidation | |
| US3601888A (en) | Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor | |
| US3280391A (en) | High frequency transistors | |
| US4044454A (en) | Method for forming integrated circuit regions defined by recessed dielectric isolation | |
| US3319311A (en) | Semiconductor devices and their fabrication | |
| US3716429A (en) | Method of making semiconductor devices | |
| US3627598A (en) | Nitride passivation of mesa transistors by phosphovapox lifting | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US3956527A (en) | Dielectrically isolated Schottky Barrier structure and method of forming the same | |
| US3895429A (en) | Method of making a semiconductor device | |
| US3933541A (en) | Process of producing semiconductor planar device | |
| JP2573201B2 (ja) | 半導体素子の拡散層形成方法 | |
| US3858231A (en) | Dielectrically isolated schottky barrier structure and method of forming the same | |
| JPS5933257B2 (ja) | 半導体装置の製造方法 | |
| US3694719A (en) | Schottky barrier diode | |
| US3363151A (en) | Means for forming planar junctions and devices | |
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| US3330030A (en) | Method of making semiconductor devices |