JPS5845809B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS5845809B2 JPS5845809B2 JP50122007A JP12200775A JPS5845809B2 JP S5845809 B2 JPS5845809 B2 JP S5845809B2 JP 50122007 A JP50122007 A JP 50122007A JP 12200775 A JP12200775 A JP 12200775A JP S5845809 B2 JPS5845809 B2 JP S5845809B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- silicon layer
- germanium
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、高耐圧の得られるプレーナ型の半導体装置に
係わる。
係わる。
周知のように、プレーナ型の半導体装置は、そのＰＮ接
合に曲面部分を有するゆえに高耐圧が得にくい。
合に曲面部分を有するゆえに高耐圧が得にくい。
また。この場合の耐圧はＰＮ接合の曲面部分の曲率半径
が小さい程低くなることが知られている。
が小さい程低くなることが知られている。
このために、拡散領域を深くして曲面部分の曲率半径を
大きくすれば耐圧は上がるが、このようにすると素子の
他の電気的特性が劣下することがあり、好ましくない。
大きくすれば耐圧は上がるが、このようにすると素子の
他の電気的特性が劣下することがあり、好ましくない。
従来、この点を考慮して、第１図に示す如き半導体装置
が提案されている。
が提案されている。
すなわち、第１図はプレーナダイオードを例にした場合
であるが、Ｎ形のシリコン単結晶基体１の一生面上に純
粋の多結晶シリコン層２を形成し、この層２上に拡散マ
スクとなる５ｉ０２膜３を被着し、しかる後、層２を介
してＰ形不純物を拡散し、基体１内にＰ影領域４を形成
するようにしたものである。
であるが、Ｎ形のシリコン単結晶基体１の一生面上に純
粋の多結晶シリコン層２を形成し、この層２上に拡散マ
スクとなる５ｉ０２膜３を被着し、しかる後、層２を介
してＰ形不純物を拡散し、基体１内にＰ影領域４を形成
するようにしたものである。
この横取によれば、多結晶シリコン層２内の不純物の拡
散係数が大きいために、Ｐ形不純物を拡散したときにＰ
形不純物が多結晶シリコン層２の横方向にも大きく拡散
され、これがために基体１内に形成されたＰＮ接合は曲
率の緩和された皿状となり、結果として高耐圧が得られ
る。
散係数が大きいために、Ｐ形不純物を拡散したときにＰ
形不純物が多結晶シリコン層２の横方向にも大きく拡散
され、これがために基体１内に形成されたＰＮ接合は曲
率の緩和された皿状となり、結果として高耐圧が得られ
る。
しかし乍ら、更に浅い拡散領域で高耐圧を得るためには
、より一層、ＰＮ接合の曲率を緩和しなければならない
。
、より一層、ＰＮ接合の曲率を緩和しなければならない
。
本発明は、上述の要求を達成できるようにした半導体装
置を提供するものである。
置を提供するものである。
以下、図面を参照して本発明による半導体装置の実施例
を説明しよう。
を説明しよう。
第１図は、本発明の一実施例）こよるプレーナ型ダイオ
ードを示すものである。
ードを示すものである。
このプレーナ型ダイオードは、第１導電形例えばＮ形の
シリコン単結晶基体１の一生面上にゲルマニウムＧｅを
ドープした多結晶シリコン又は非結晶シリコンの如き非
単結晶質シリコ巧者５を被着形成する。
シリコン単結晶基体１の一生面上にゲルマニウムＧｅを
ドープした多結晶シリコン又は非結晶シリコンの如き非
単結晶質シリコ巧者５を被着形成する。
次いで８１０２膜又は酸素をドープした多結晶シリコン
膜の如き絶縁膜３を選択拡散マスクとする選択拡散法に
て第２導電形即ちＰ形の不純物を非単結晶質シリコン層
５を介して拡散し、Ｐ形拡散領域４を形成して表面に終
端するＰＮＮ接合型形成する（第２図Ａ）。
膜の如き絶縁膜３を選択拡散マスクとする選択拡散法に
て第２導電形即ちＰ形の不純物を非単結晶質シリコン層
５を介して拡散し、Ｐ形拡散領域４を形成して表面に終
端するＰＮＮ接合型形成する（第２図Ａ）。
しかる後、絶縁膜３の窓孔に臨む非単結晶質シリコン層
５上に一方の電極６を形成し、基体１の裏面に他方の電
極７を形成する（第２図Ｂ）。
５上に一方の電極６を形成し、基体１の裏面に他方の電
極７を形成する（第２図Ｂ）。
ここで電極６と接する部分の非単結晶質シリコン層５は
Ｐ形不純物の拡散によって高濃度化され電極として作用
し得る。
Ｐ形不純物の拡散によって高濃度化され電極として作用
し得る。
又、ゲルマニウムＧｅをドープした非単結晶質シリコン
層５は、例えばＣＶＤ法或いは蒸着法等によって形成す
ることができる。
層５は、例えばＣＶＤ法或いは蒸着法等によって形成す
ることができる。
ゲルマニウムＧｅのドープ量としては、５０重量％以下
、数乗量％〜３０重量％が好ましい。
、数乗量％〜３０重量％が好ましい。
上述の構成によれば、ゲルマニウムＧｅをドープした非
単結晶シリコン層５の不純物の拡散係数が極めて大きい
ので、この層５を介して不純物拡散したときに、曲率半
径の大きい皿状のＰＮＮ接合炉形成され１．高耐圧のプ
レーナ素子が得られる。
単結晶シリコン層５の不純物の拡散係数が極めて大きい
ので、この層５を介して不純物拡散したときに、曲率半
径の大きい皿状のＰＮＮ接合炉形成され１．高耐圧のプ
レーナ素子が得られる。
すなわち、多結晶シリコン又は非晶質シリコンは単結晶
シリコンに比してその不純物の拡散係数が１０〜２０倍
高く、また単結晶ゲルマニウムは単結晶シリコンに比し
てその不純物の拡散係数が融点（９３７℃）以下の温度
例えば９００℃で４桁〜６桁と非常に高い。
シリコンに比してその不純物の拡散係数が１０〜２０倍
高く、また単結晶ゲルマニウムは単結晶シリコンに比し
てその不純物の拡散係数が融点（９３７℃）以下の温度
例えば９００℃で４桁〜６桁と非常に高い。
従ってこのようなゲルマニウムを含む非単結晶質シリコ
ン層５はその拡散係数が第１図で示した純粋の多結晶シ
リコン層に比し極めて高く、これが為、本発明で得られ
るＰＮ接合は、第１図の場合より更に曲率半径の大きい
皿状接合となる。
ン層５はその拡散係数が第１図で示した純粋の多結晶シ
リコン層に比し極めて高く、これが為、本発明で得られ
るＰＮ接合は、第１図の場合より更に曲率半径の大きい
皿状接合となる。
特に本発明では皿状接合が容易に形成されるので、低温
拡散によって浅い接合を形成する場合に有利である。
拡散によって浅い接合を形成する場合に有利である。
又、本発明では、非単結晶質シリコン層５の厚さを一定
としてゲルマニウムＧｅのドープ量をコントロールする
ことによって、層５の拡散係数がコントロールされ、Ｐ
Ｎ接合の曲率半径がコントロールされて、耐圧がコント
ロールされるので、層５の膜厚を十分薄くすることが可
能となる。
としてゲルマニウムＧｅのドープ量をコントロールする
ことによって、層５の拡散係数がコントロールされ、Ｐ
Ｎ接合の曲率半径がコントロールされて、耐圧がコント
ロールされるので、層５の膜厚を十分薄くすることが可
能となる。
通常、シリコン単結晶基体上にこれと結晶性を異にする
多結晶シリコン又は非晶質シリコンの層を形成する場合
は、基体に与える熱歪み等の影響を考慮して出来るだけ
多結晶シリコン又は非晶質シリコン層を薄くすることが
望ましい。
多結晶シリコン又は非晶質シリコンの層を形成する場合
は、基体に与える熱歪み等の影響を考慮して出来るだけ
多結晶シリコン又は非晶質シリコン層を薄くすることが
望ましい。
この点で本発明は層５を薄く形成できるので、基体１に
悪影響を与えることがない。
悪影響を与えることがない。
第３図は本発明の他の実施例である。
之は、先ず第３図Ａに示すように、Ｎ形のシリコン単結
晶基体１の一生面上の全面にゲルマニウムＧｅをドープ
した非単結晶質シリコン層５を形成する。
晶基体１の一生面上の全面にゲルマニウムＧｅをドープ
した非単結晶質シリコン層５を形成する。
次に非単結晶質シリコン層５の一部分上に、Ｓ ｉ３
Ｎ４膜の如き耐酸化マスク８を被着して後、マスク８の
被着されない部分の非単結晶質シリコン層５を熱酸化す
る。
Ｎ４膜の如き耐酸化マスク８を被着して後、マスク８の
被着されない部分の非単結晶質シリコン層５を熱酸化す
る。
この選択酸化によってマスク８の被着されない部分の非
単結晶質シリコン層５は酸化層９となる。
単結晶質シリコン層５は酸化層９となる。
又、この熱酸化処理によって層５内のゲルマニウムＧｅ
が基体側に拡散し、基体１の表面にゲルマニウムＧｅの
拡散層１０が形＃ｊ、される。
が基体側に拡散し、基体１の表面にゲルマニウムＧｅの
拡散層１０が形＃ｊ、される。
（第３図Ｂ）。次に、耐酸化マスク８を除去し、酸化層
９を拡散マスクとしてその表面に臨む非単結晶質シリコ
ン層５上よりＰ形不純物を拡散し、基体１内にＰ形拡散
領域４を形成する。
９を拡散マスクとしてその表面に臨む非単結晶質シリコ
ン層５上よりＰ形不純物を拡散し、基体１内にＰ形拡散
領域４を形成する。
この場合、基体１の表面のゲルマニウム拡散層１０にお
ける不純物拡散係数が基体１に比し著しく太きいために
、不純物は拡散層１０内の横方向拡散を通して基体１内
に拡散され、従ってＰＮＮ接合炉曲率半径の大きい皿状
接合となる（第３図Ｃ）。
ける不純物拡散係数が基体１に比し著しく太きいために
、不純物は拡散層１０内の横方向拡散を通して基体１内
に拡散され、従ってＰＮＮ接合炉曲率半径の大きい皿状
接合となる（第３図Ｃ）。
しかる後、非単結晶質シリコン層５上に一方の電極６を
形成し、基体１の裏面に他方の電極７を形成し、目的と
するプレーナダイオードを得る（第３図Ｄ）。
形成し、基体１の裏面に他方の電極７を形成し、目的と
するプレーナダイオードを得る（第３図Ｄ）。
このような構成によれば、非単結晶質シリコン層５及び
ゲルマニウムの拡散層１０によって第２図の場合と同様
に曲率半径の犬ぎい皿状のＰＮＮ接合炉得６れ高耐圧の
プレーナダイオードが得られる。
ゲルマニウムの拡散層１０によって第２図の場合と同様
に曲率半径の犬ぎい皿状のＰＮＮ接合炉得６れ高耐圧の
プレーナダイオードが得られる。
又、接合Ｊの終端部分の表面には、ゲルマニウムをドー
プした非単結晶質シリコンの熱酸化層９が設けられるこ
とによって、シリコン表面のＮ形化が防止され、さらに
耐圧の向上、或はリーク電流の阻止を行うことができる
。
プした非単結晶質シリコンの熱酸化層９が設けられるこ
とによって、シリコン表面のＮ形化が防止され、さらに
耐圧の向上、或はリーク電流の阻止を行うことができる
。
すなわち、通常熱酸化による５ｉ０２膜はナトリウムイ
オンＮａ＋等による正帯電によってシリコン表面をＮ形
化する傾向があり、一方ＧｅＯ２膜はエレクトロンを捕
捉し易いので負帯電によってシリコン表面をＮ毒化ある
いはＰ形化する傾向がある。
オンＮａ＋等による正帯電によってシリコン表面をＮ形
化する傾向があり、一方ＧｅＯ２膜はエレクトロンを捕
捉し易いので負帯電によってシリコン表面をＮ毒化ある
いはＰ形化する傾向がある。
従って、ゲルマニウムＧｅをドープした非単結晶質シリ
コン層５を熱酸化して成る酸化層９においては、ＳｉＯ
２及びＧｅＯ２が共存することによって基体１の表面の
Ｎ形化が防止でき、例えばＮ形基体にＰ形拡散領域を形
成した第３図の場合には、空乏層が横方向に呻び易く接
合周辺の耐圧をさらに向上でき、Ｐ形基体にＮ形拡散領
域を形成した場合にはリーク電流を防止できる。
コン層５を熱酸化して成る酸化層９においては、ＳｉＯ
２及びＧｅＯ２が共存することによって基体１の表面の
Ｎ形化が防止でき、例えばＮ形基体にＰ形拡散領域を形
成した第３図の場合には、空乏層が横方向に呻び易く接
合周辺の耐圧をさらに向上でき、Ｐ形基体にＮ形拡散領
域を形成した場合にはリーク電流を防止できる。
さらに、拡散部分以外の非単結晶質シリコン層５を酸化
することにより、表面には段差が生ぜず、段切れのない
電極６を形成することができる。
することにより、表面には段差が生ぜず、段切れのない
電極６を形成することができる。
尚、上側においては本発明をダイオードに適用した場合
であるが、その他ＰＮ接合を有する一般のプレーナ型半
導体装置に適用できること勿論である。
であるが、その他ＰＮ接合を有する一般のプレーナ型半
導体装置に適用できること勿論である。
上述せるように、本発明によれば半導体基体の一生面に
ゲルマニウムを含むシリコン層即ちゲルマニウムをドー
プした非単結晶質シリコン層又はゲルマニウム拡散層を
有し、且つこの上に不純物導入用のマスク層を有するこ
とにより、マスク層の開口を介して形成された拡散領域
と基体間に、曲率の十分緩和されたＰＮ接合を得、高耐
圧の素子を容易に得ることができるので、各種半導体装
置に適用して好適ならしめるものである。
ゲルマニウムを含むシリコン層即ちゲルマニウムをドー
プした非単結晶質シリコン層又はゲルマニウム拡散層を
有し、且つこの上に不純物導入用のマスク層を有するこ
とにより、マスク層の開口を介して形成された拡散領域
と基体間に、曲率の十分緩和されたＰＮ接合を得、高耐
圧の素子を容易に得ることができるので、各種半導体装
置に適用して好適ならしめるものである。
第１図は従来の半導体装置の一例を示す断面図、第２図
は本発明による半導体装置の一実施例を示す工程順の断
面図、第３図は本発明の他の実施例を示す工程順の断面
図である。 １は第１導電形の半導体基体、３は拡散マス久４は第２
導電形の拡散領域、５はゲルマニウムＧｅをドープした
非単結晶質シリコン層、９は酸化層、１０はゲルマニウ
ムＧｅの拡散層である。
は本発明による半導体装置の一実施例を示す工程順の断
面図、第３図は本発明の他の実施例を示す工程順の断面
図である。 １は第１導電形の半導体基体、３は拡散マス久４は第２
導電形の拡散領域、５はゲルマニウムＧｅをドープした
非単結晶質シリコン層、９は酸化層、１０はゲルマニウ
ムＧｅの拡散層である。
Claims (1)
- １ 半導体基体の一生面にあるゲルマニウムを含むシリ
コン層と、該シリコン層の上にある不純物導入マスク層
と、該マスク層の開口を介して上記半導体基体に形成さ
れたこれと逆導電形の領域を有し、これらの間のＰＮ接
合が上記シリコン層を経て上記マスク層で終端して成る
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50122007A JPS5845809B2 (ja) | 1975-10-10 | 1975-10-10 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50122007A JPS5845809B2 (ja) | 1975-10-10 | 1975-10-10 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5246777A JPS5246777A (en) | 1977-04-13 |
| JPS5845809B2 true JPS5845809B2 (ja) | 1983-10-12 |
Family
ID=14825245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50122007A Expired JPS5845809B2 (ja) | 1975-10-10 | 1975-10-10 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845809B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62182342A (ja) * | 1985-12-26 | 1987-08-10 | ナショナル住宅産業株式会社 | 間仕切りパネル |
| JPH047285Y2 (ja) * | 1983-10-19 | 1992-02-26 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882518A (ja) * | 1981-11-11 | 1983-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099078A (ja) * | 1973-12-27 | 1975-08-06 |
-
1975
- 1975-10-10 JP JP50122007A patent/JPS5845809B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099078A (ja) * | 1973-12-27 | 1975-08-06 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047285Y2 (ja) * | 1983-10-19 | 1992-02-26 | ||
| JPS62182342A (ja) * | 1985-12-26 | 1987-08-10 | ナショナル住宅産業株式会社 | 間仕切りパネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5246777A (en) | 1977-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| US4261095A (en) | Self aligned schottky guard ring | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2002525874A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| US5877540A (en) | Epitaxial-base bipolar transistor | |
| JPS5845809B2 (ja) | ハンドウタイソウチ | |
| US4799099A (en) | Bipolar transistor in isolation well with angled corners | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS5940571A (ja) | 半導体装置 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPH021937A (ja) | トレンチ内にベース及びエミッタ構造を有する半導体バイポーラ・トランジスタ及びその製法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0137856B2 (ja) | ||
| JPS584813B2 (ja) | メサガタハンドウタイソウチノセイホウ | |
| JP2557840B2 (ja) | 半導体装置の製造法 | |
| JPH077793B2 (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0482052B2 (ja) |