JPH02187068A - ショットキー・バリヤ・ダイオードの製造方法 - Google Patents
ショットキー・バリヤ・ダイオードの製造方法Info
- Publication number
- JPH02187068A JPH02187068A JP731289A JP731289A JPH02187068A JP H02187068 A JPH02187068 A JP H02187068A JP 731289 A JP731289 A JP 731289A JP 731289 A JP731289 A JP 731289A JP H02187068 A JPH02187068 A JP H02187068A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- oxide film
- impurity
- ion implantation
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000007669 thermal treatment Methods 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000006188 syrup Substances 0.000 description 1
- 235000020357 syrup Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第一導電形の半導体基板にバリヤ金属被着部
を取囲んで第二導電形の層からなるガードリングが設け
られたシ翳ットキー・バリヤ・ダイオードの製造方法に
関する。
を取囲んで第二導電形の層からなるガードリングが設け
られたシ翳ットキー・バリヤ・ダイオードの製造方法に
関する。
（従来の技術〕
シ四ソトキー・バリヤ・ダイオードは、高速な利点を生
かして高周波整流回路に利用されている。
かして高周波整流回路に利用されている。
しかし、金属等の接触だけで整流特性を得ているため、
逆方部の特性は不安定である。特に高電流点での逆特性
が不安定である。これを解消するためにガードリング構
造を形成させ、ガードリングのダイオードのブレークダ
ウンにてシッットキー接合に逆方向の高電流が流れ難い
ようにしている。
逆方部の特性は不安定である。特に高電流点での逆特性
が不安定である。これを解消するためにガードリング構
造を形成させ、ガードリングのダイオードのブレークダ
ウンにてシッットキー接合に逆方向の高電流が流れ難い
ようにしている。
第２図（ａ）〜（１１）は、このようなガードリング部
を有するショットキー・バリヤ・ダイオードの一般的な
製造工程を示す、先ず、高不純物濃度シリコンｎｌ基板
１の上にエピタキシャル法にて所定の濃度のシリコンｎ
層２を成長させたウェハを使用して、全面に熱酸化膜３
を形成させ（図ａ）、アクセプタ不純物を導入すべきガ
ードリング部の酸化膜３を取り除き （図ｂ）、次いで
イオン注入装置等を用いて基板にアクセプタ不純物をド
ープする。そのドープした不純物を熱処理にてドライブ
してガードリング９３層４を形成したのち、さらに熱酸
化にてガードリング部上に酸化膜３を形成させ（図Ｃ）
、そのあと、シッフトキー・バリヤを構成する部分およ
びバリヤ金属とガードリング４とを接触させる部分の酸
化膜を除去する （図ｄ）、最後に蒸着等にてＭｏ等の
バリヤ金属層５およびＭ等の電極金属層６を積層し、裏
電極金属層７を被着し、不要な金属部を取り除いてシ欝
ットキー・バリヤ・ダイオードを得る （図ｅ）ｅ 〔発明が解決しようとする課題〕 この構造において、ガードリング４のバリヤ金属層５と
接触する部分の２４表面の不純物濃度が順方向特性に影
響を与えることは良（知られている。また、ガードリン
グの拡散深さは、逆方向のガードリング部のブレークダ
ウン電圧に影響を与えるため重要である。それらを考慮
して、ガードリング９層４の不純物の導入量。熱処理の
温度時間が規定される。しかし、上記の製造工程におい
ては図＋８＋に示すように、不純物のドープ後、ガード
リング部を保護する酸化ＷＡ３を付ける熱処理工程が必
要となり、拡散深さが深くなるため、ガードリング部で
２０〜３０Ｖでブレークダウンするような低耐圧のシ１
ソトキー・バリヤ・ダイオードの特性が得にくい欠点が
あった。
を有するショットキー・バリヤ・ダイオードの一般的な
製造工程を示す、先ず、高不純物濃度シリコンｎｌ基板
１の上にエピタキシャル法にて所定の濃度のシリコンｎ
層２を成長させたウェハを使用して、全面に熱酸化膜３
を形成させ（図ａ）、アクセプタ不純物を導入すべきガ
ードリング部の酸化膜３を取り除き （図ｂ）、次いで
イオン注入装置等を用いて基板にアクセプタ不純物をド
ープする。そのドープした不純物を熱処理にてドライブ
してガードリング９３層４を形成したのち、さらに熱酸
化にてガードリング部上に酸化膜３を形成させ（図Ｃ）
、そのあと、シッフトキー・バリヤを構成する部分およ
びバリヤ金属とガードリング４とを接触させる部分の酸
化膜を除去する （図ｄ）、最後に蒸着等にてＭｏ等の
バリヤ金属層５およびＭ等の電極金属層６を積層し、裏
電極金属層７を被着し、不要な金属部を取り除いてシ欝
ットキー・バリヤ・ダイオードを得る （図ｅ）ｅ 〔発明が解決しようとする課題〕 この構造において、ガードリング４のバリヤ金属層５と
接触する部分の２４表面の不純物濃度が順方向特性に影
響を与えることは良（知られている。また、ガードリン
グの拡散深さは、逆方向のガードリング部のブレークダ
ウン電圧に影響を与えるため重要である。それらを考慮
して、ガードリング９層４の不純物の導入量。熱処理の
温度時間が規定される。しかし、上記の製造工程におい
ては図＋８＋に示すように、不純物のドープ後、ガード
リング部を保護する酸化ＷＡ３を付ける熱処理工程が必
要となり、拡散深さが深くなるため、ガードリング部で
２０〜３０Ｖでブレークダウンするような低耐圧のシ１
ソトキー・バリヤ・ダイオードの特性が得にくい欠点が
あった。
本発明の課題は、不純物の表面濃度は所期の値をもちな
がら低い逆電圧でブレークダウンする浅いガードリング
を有し、かつガードリングのバリヤ金属に接触しない部
分が酸化膜で保護されたシロットキー・バリヤ・ダイオ
ードの製造方法を提供することにある。
がら低い逆電圧でブレークダウンする浅いガードリング
を有し、かつガードリングのバリヤ金属に接触しない部
分が酸化膜で保護されたシロットキー・バリヤ・ダイオ
ードの製造方法を提供することにある。
上記の課題の解決のために、本発明は、ガードリング部
を保護するための酸化膜によって予め半導体基板表面を
被覆したのち、その酸化膜を通して所定の領域にイオン
打込みにより不純物を導入してガードリングを形成する
ものとする。
を保護するための酸化膜によって予め半導体基板表面を
被覆したのち、その酸化膜を通して所定の領域にイオン
打込みにより不純物を導入してガードリングを形成する
ものとする。
予め半導体基板表面を被覆した酸化膜の厚さ、所期のガ
ードリングの表面不純物濃度および深さに対応してイオ
ン打込み電圧等の条件を設定すれば、所期の電圧でブレ
ークダウンするガードリングを有するシ１ットキー・バ
リヤ・ダイオードを得ることができる。
ードリングの表面不純物濃度および深さに対応してイオ
ン打込み電圧等の条件を設定すれば、所期の電圧でブレ
ークダウンするガードリングを有するシ１ットキー・バ
リヤ・ダイオードを得ることができる。
（実施例〕
第１１ｍ ｌａ） 〜（ｆ）は本発明の一実施例ノ２０
〜３０Ｖ（７）電圧でブレークダウンするガードリング
を有するシッットキー・バリヤ・ダイオードの製造工程
を示し、第２図と共通の部分には同一の符号が付されて
いる。
〜３０Ｖ（７）電圧でブレークダウンするガードリング
を有するシッットキー・バリヤ・ダイオードの製造工程
を示し、第２図と共通の部分には同一の符号が付されて
いる。
このシ１ソトキー・バリヤ・ダイオードを製造する際に
は、第２図で説明したのと同様に高不純物濃度ｎゝ基板
１の上にエピタキシャル法にて所定の濃度のシリコンｎ
眉２を成長させたウェハを使用し、全面に１〜１．５ｎ
の厚さの酸化１１３を形成する （図ａＬ次に、アクセ
プタ不純物を導入すべきガードリング部の酸化膜３を除
去する （図ｂ）。
は、第２図で説明したのと同様に高不純物濃度ｎゝ基板
１の上にエピタキシャル法にて所定の濃度のシリコンｎ
眉２を成長させたウェハを使用し、全面に１〜１．５ｎ
の厚さの酸化１１３を形成する （図ａＬ次に、アクセ
プタ不純物を導入すべきガードリング部の酸化膜３を除
去する （図ｂ）。
このあと、例えばドライ酸化によって０．１ ｎ程度の
厚さの酸化ＷＡ８をガードリングの部分に形成する （
図ｃＬ次いで、イオン打込み装置を使用してこの薄い酸
化１１Ｂを還しアクセプタ不純物をドープし、熱処理に
よりイオン打込時の歪を除去してガードリング２０層４
を形成する （図ｄ）。以後、第１図（龜）と同様に、
シッソトキー・バリヤを構成する部分およびバリヤ金属
とガードリング４を接触させる部分の酸化膜を除去しく
図り）、蒸着等にてバリヤ金属層５および電極金属層６
を積層し、裏電極金属層７を被着する （図ｆ）。
厚さの酸化ＷＡ８をガードリングの部分に形成する （
図ｃＬ次いで、イオン打込み装置を使用してこの薄い酸
化１１Ｂを還しアクセプタ不純物をドープし、熱処理に
よりイオン打込時の歪を除去してガードリング２０層４
を形成する （図ｄ）。以後、第１図（龜）と同様に、
シッソトキー・バリヤを構成する部分およびバリヤ金属
とガードリング４を接触させる部分の酸化膜を除去しく
図り）、蒸着等にてバリヤ金属層５および電極金属層６
を積層し、裏電極金属層７を被着する （図ｆ）。
この方法では、ガードリング部４のブレークダウン電圧
および表面濃度は、イオン打込み時の条件とガードリン
グ部の酸化膜８の厚さだけで要求値を得るが、このあと
熱処理によりドライブして調整しても差しつかえない。
および表面濃度は、イオン打込み時の条件とガードリン
グ部の酸化膜８の厚さだけで要求値を得るが、このあと
熱処理によりドライブして調整しても差しつかえない。
ガードリング部のブレークダウン電圧２５〜３０Ｖの値
を得た例として、エピタキシャル層２の厚さ２゜５μ、
比抵抗０．３Ω備のウェハを使用し、ガードリング部の
酸化１ｉＡ８の厚さは０．０５．０．０８．０．１５−
の３種とし、イオン打込みは、ＢＦｓガスを使用して加
速電圧５０ｋｅＶ、ドーズ量５ＸＩＯ１４ａｍ−露の条
件で行い、熱処理はＮ３ガス中で９００℃にて１５分間
加熱を行った。
を得た例として、エピタキシャル層２の厚さ２゜５μ、
比抵抗０．３Ω備のウェハを使用し、ガードリング部の
酸化１ｉＡ８の厚さは０．０５．０．０８．０．１５−
の３種とし、イオン打込みは、ＢＦｓガスを使用して加
速電圧５０ｋｅＶ、ドーズ量５ＸＩＯ１４ａｍ−露の条
件で行い、熱処理はＮ３ガス中で９００℃にて１５分間
加熱を行った。
本発明は、ドープする前にガードリング部に予め薄い酸
化膜を付けておくので、以降の工程でガードリング部を
保護する酸化膜を付ける熱処理工程が必要でな（、酸化
膜の厚さとイオン打込み条件のみでシッントキー・バリ
ヤ・ダイオードに必要なガードリング部の表面不純物濃
度と不純物拡散深さを所期の値にすることができる。こ
のため、比較的拡散深さを浅くしてガードリング部のブ
レークダウン電圧を低く押さえる必要のある低耐圧ショ
ットキー・バリヤ・ダイオードの製造に特に有効である
。
化膜を付けておくので、以降の工程でガードリング部を
保護する酸化膜を付ける熱処理工程が必要でな（、酸化
膜の厚さとイオン打込み条件のみでシッントキー・バリ
ヤ・ダイオードに必要なガードリング部の表面不純物濃
度と不純物拡散深さを所期の値にすることができる。こ
のため、比較的拡散深さを浅くしてガードリング部のブ
レークダウン電圧を低く押さえる必要のある低耐圧ショ
ットキー・バリヤ・ダイオードの製造に特に有効である
。
第１図（ａｌ〜（ｆ）は本発明の一実施例のシッットキ
ー・バリヤ・ダイオードの製造工程を順次示す断面図、
第２図（ａｌ〜（ａｌは従来の製造工程を順次示す断面
図である。 １：シリコンｎ９基板、２：エピタキシャルｎ層、３：
酸化膜、４；ガードリング９０層、５：バリヤ金属層、
８：薄い酸化膜。 ′＄１図
ー・バリヤ・ダイオードの製造工程を順次示す断面図、
第２図（ａｌ〜（ａｌは従来の製造工程を順次示す断面
図である。 １：シリコンｎ９基板、２：エピタキシャルｎ層、３：
酸化膜、４；ガードリング９０層、５：バリヤ金属層、
８：薄い酸化膜。 ′＄１図
Claims (1)
- １）ガードリング部を保護するための酸化膜によって予
め半導体基板表面を被覆したのち、その酸化膜を通して
所定の領域にイオン打込みにより不純物を導入してガー
ドリングを形成することを特徴とするショットキー・バ
リヤ・ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP731289A JPH02187068A (ja) | 1989-01-13 | 1989-01-13 | ショットキー・バリヤ・ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP731289A JPH02187068A (ja) | 1989-01-13 | 1989-01-13 | ショットキー・バリヤ・ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02187068A true JPH02187068A (ja) | 1990-07-23 |
Family
ID=11662482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP731289A Pending JPH02187068A (ja) | 1989-01-13 | 1989-01-13 | ショットキー・バリヤ・ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02187068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010019379A1 (en) * | 2008-08-10 | 2010-02-18 | Twin Creeks Technologies, Inc. | Photovoltaic cell comprising a thin lamina having a rear junction and method of making |
-
1989
- 1989-01-13 JP JP731289A patent/JPH02187068A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010019379A1 (en) * | 2008-08-10 | 2010-02-18 | Twin Creeks Technologies, Inc. | Photovoltaic cell comprising a thin lamina having a rear junction and method of making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| US5780330A (en) | Selective diffusion process for forming both n-type and p-type gates with a single masking step | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPS588139B2 (ja) | 半導体装置の製造方法 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JPH02187068A (ja) | ショットキー・バリヤ・ダイオードの製造方法 | |
| JPS6381984A (ja) | 多結晶半導体ダイオ−ド | |
| KR20000075706A (ko) | 반도체 및 반도체-관련 방법 | |
| JPH04323851A (ja) | 半導体装置 | |
| JPS61285766A (ja) | 半導体装置の製造方法 | |
| EP0144545A2 (en) | Diffusion method for producing a thyristor | |
| JPH05326925A (ja) | ショットキバリア半導体装置 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 | |
| JPH0376591B2 (ja) | ||
| JPS6239538B2 (ja) | ||
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPH04206531A (ja) | 半導体装置の製造方法 | |
| JPS5916330A (ja) | 半導体装置の製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JPH01268167A (ja) | ショットキーダイオードの製造方法 |