JP2736371B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2736371B2 JP2736371B2 JP2288812A JP28881290A JP2736371B2 JP 2736371 B2 JP2736371 B2 JP 2736371B2 JP 2288812 A JP2288812 A JP 2288812A JP 28881290 A JP28881290 A JP 28881290A JP 2736371 B2 JP2736371 B2 JP 2736371B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- semiconductor device
- film
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関し、詳しくは半導
体装置のコンタクトホールの製造方法に関する。
体装置のコンタクトホールの製造方法に関する。
（従来の技術） 従来、半導体装置を製造する際、コンタクトホールを
あけたあと、Al-SiまたはAl-Si-Cuの合金をスパッタ法
で成膜し、パターニングを行ない、水素アロイを行なっ
ていた。しかしこの方法では、アスペクト比の大きいホ
ールを埋め込めず、断線を起こすために、ポリシリコン
またはタングステンのような他材料でホールを埋め込
み、そののちAl-Si系合金をスパッタし、アロイする方
法を用いるか、または、スパッタの際に基板温度をあげ
て、Al合金を溶融状態にして、ホールに流し込み埋め込
む方法を使用してきた。
あけたあと、Al-SiまたはAl-Si-Cuの合金をスパッタ法
で成膜し、パターニングを行ない、水素アロイを行なっ
ていた。しかしこの方法では、アスペクト比の大きいホ
ールを埋め込めず、断線を起こすために、ポリシリコン
またはタングステンのような他材料でホールを埋め込
み、そののちAl-Si系合金をスパッタし、アロイする方
法を用いるか、または、スパッタの際に基板温度をあげ
て、Al合金を溶融状態にして、ホールに流し込み埋め込
む方法を使用してきた。
（発明が解決しようとする課題） アスペクト比の大きいコンタクトホールを埋め込むた
めにポリシリコンを用いると、ポリシリコンは半導体で
あるので、たとえ不純物を高濃度に拡散させても金属の
場合に比べてコンタクト抵抗が高くなるという問題があ
った。タングステンは、高アスペクト比のホールに埋め
込むことができ、材料自身の抵抗も低いが、Siとのコン
タクト抵抗が、特にｐ+‐Siに対して高い。しかもタン
グステンがSi基板へ食い込み、それによってリーク電流
が生じるため、デバイスの電気特性が劣化するという問
題があった。また、Al-Si系合金を溶融状態にしてホー
ルを埋め込む方法では、Al-Si系合金の共晶温度が577℃
と高いため、十分に溶融させて埋め込みを行なうと、場
所によってAlがpn接合をつきぬけてしまい、ジャンクシ
ョンリーク電流が増加する等、半導体装置の電気的特性
への悪影響が出る。また微細なコンタクトではコンタク
ト入口で合金が閉じてしまい、コンタクトホールを完全
に埋め込めないという問題があった。
めにポリシリコンを用いると、ポリシリコンは半導体で
あるので、たとえ不純物を高濃度に拡散させても金属の
場合に比べてコンタクト抵抗が高くなるという問題があ
った。タングステンは、高アスペクト比のホールに埋め
込むことができ、材料自身の抵抗も低いが、Siとのコン
タクト抵抗が、特にｐ+‐Siに対して高い。しかもタン
グステンがSi基板へ食い込み、それによってリーク電流
が生じるため、デバイスの電気特性が劣化するという問
題があった。また、Al-Si系合金を溶融状態にしてホー
ルを埋め込む方法では、Al-Si系合金の共晶温度が577℃
と高いため、十分に溶融させて埋め込みを行なうと、場
所によってAlがpn接合をつきぬけてしまい、ジャンクシ
ョンリーク電流が増加する等、半導体装置の電気的特性
への悪影響が出る。また微細なコンタクトではコンタク
ト入口で合金が閉じてしまい、コンタクトホールを完全
に埋め込めないという問題があった。
（課題を解決するための手段） 本発明の製造方法は、ホールを形成した半導体装置の
製造方法において、ホール内及び基板上にシリコン膜を
形成したのち、基板温度を室温より高くAl-Ge合金の共
晶温度以下に設定して、Al-Ge合金を、前記シリコン膜
上に半溶融状態でスパッタ成膜して、ホールを埋め込む
工程を有することを特徴とする半導体装置の製造方法で
ある。
製造方法において、ホール内及び基板上にシリコン膜を
形成したのち、基板温度を室温より高くAl-Ge合金の共
晶温度以下に設定して、Al-Ge合金を、前記シリコン膜
上に半溶融状態でスパッタ成膜して、ホールを埋め込む
工程を有することを特徴とする半導体装置の製造方法で
ある。
（作用） 第２図はAl-Ge合金の相図である。Al-Ge合金は共晶点
が424℃とAl-Siに比べ低く、溶融し易い。したがって、
Al-Si系合金の場合よりも低い温度、すなわち、室温よ
り高く、Al-Ge合金の共晶温度以下の基板温度でスパッ
タすると、成膜中にAl-Ge合金は表面マイグレートを起
こし、穴に流れ込みやすい。さらに、Al-Geのスパッタ
前にSi膜を形成しておくことにより、溶融したAl-GeがS
i膜と接触するのでAl-Ge-Siの溶融合金となり、Al-Geの
穴の中に引き込む作用がある。また、Si膜をAl-Ge合金
の下に敷くことにより、基板からのSiの吸い出しを防ぐ
ため、Alの基板へのスパイクを妨げる作用がある。基板
温度、Si膜の厚さ等の条件によって、Si膜が全部Al-Ge-
Si合金になって基板とAl-Ge-Si合金が直接接する場合、
Si膜がうすく残って基板とAl-Ge-Si合金の間にSi膜が介
在する場合、直接接する場所とSi膜が介在する場所がコ
ンタクトホール内あるいはコンタクトホールごとに混在
する場合と種々の場合があるが、いづれも本発明に含ま
れる。
が424℃とAl-Siに比べ低く、溶融し易い。したがって、
Al-Si系合金の場合よりも低い温度、すなわち、室温よ
り高く、Al-Ge合金の共晶温度以下の基板温度でスパッ
タすると、成膜中にAl-Ge合金は表面マイグレートを起
こし、穴に流れ込みやすい。さらに、Al-Geのスパッタ
前にSi膜を形成しておくことにより、溶融したAl-GeがS
i膜と接触するのでAl-Ge-Siの溶融合金となり、Al-Geの
穴の中に引き込む作用がある。また、Si膜をAl-Ge合金
の下に敷くことにより、基板からのSiの吸い出しを防ぐ
ため、Alの基板へのスパイクを妨げる作用がある。基板
温度、Si膜の厚さ等の条件によって、Si膜が全部Al-Ge-
Si合金になって基板とAl-Ge-Si合金が直接接する場合、
Si膜がうすく残って基板とAl-Ge-Si合金の間にSi膜が介
在する場合、直接接する場所とSi膜が介在する場所がコ
ンタクトホール内あるいはコンタクトホールごとに混在
する場合と種々の場合があるが、いづれも本発明に含ま
れる。
（実施例） 本発明の実施例について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の半導体装置の製造工
程の一実施例を示す断面図である。
程の一実施例を示す断面図である。
トランジスタ等の素子15を表面に形成したSi基板１上
に酸化膜２をCVD法等で形成し、酸化膜２をエッチング
して径0.25μｍ、アスペクト比４のコンタクトホール10
を形成する（第１図（ａ））。そのあとCVD法でノンド
ープのポリシリコン膜３を基板温度600℃で厚さ500Å形
成する。さらにその上に、Geを５重量％含有するAl-Ge
合金膜４を基板温度100〜300℃で酸化膜２上で厚さ１μ
ｍとなるようにスパッタ成膜する。スパッタパワーは1.
9〜7.0kwである。Al-Ge合金膜４をスパッタ形成した後
配線パターンを形成した。第３図はこのようにして作製
したコンタクトホール部の断面を示すSEM（走査電子顕
微鏡）写真である。コンタクト径0.25μｍ、アスペクト
比４の微細コンタクトが十分埋め込まれている。また、
埋め込まれたホールの側壁は均一にAl-Ge-Si合金となっ
ていることがわかる。写真の下端に記してあるように、
写真の倍率は６万倍、11個並んだドットはスケールであ
り、一つのドットとドットの間が50nmである。このコン
タクトホールのコンタクト抵抗は、Al-Siを埋め込んだ
場合と同じかあるいはそれよりも低い値を示した。また
ジャンクションリーク電流は観測されなかった。
に酸化膜２をCVD法等で形成し、酸化膜２をエッチング
して径0.25μｍ、アスペクト比４のコンタクトホール10
を形成する（第１図（ａ））。そのあとCVD法でノンド
ープのポリシリコン膜３を基板温度600℃で厚さ500Å形
成する。さらにその上に、Geを５重量％含有するAl-Ge
合金膜４を基板温度100〜300℃で酸化膜２上で厚さ１μ
ｍとなるようにスパッタ成膜する。スパッタパワーは1.
9〜7.0kwである。Al-Ge合金膜４をスパッタ形成した後
配線パターンを形成した。第３図はこのようにして作製
したコンタクトホール部の断面を示すSEM（走査電子顕
微鏡）写真である。コンタクト径0.25μｍ、アスペクト
比４の微細コンタクトが十分埋め込まれている。また、
埋め込まれたホールの側壁は均一にAl-Ge-Si合金となっ
ていることがわかる。写真の下端に記してあるように、
写真の倍率は６万倍、11個並んだドットはスケールであ
り、一つのドットとドットの間が50nmである。このコン
タクトホールのコンタクト抵抗は、Al-Siを埋め込んだ
場合と同じかあるいはそれよりも低い値を示した。また
ジャンクションリーク電流は観測されなかった。
なお、本実施例ではポリシリコン膜３を用いたが、ａ
−Si膜でもよいし、単結晶Si膜でもよい。また不純物ド
ープをしてもよい。
−Si膜でもよいし、単結晶Si膜でもよい。また不純物ド
ープをしてもよい。
（発明の効果） 本発明によれば、コンタクト抵抗が小さく、電気特性
が劣化せず、しかも微細なコンタクトも十分埋めこむこ
とができる。また本発明を用いれば、埋め込み用の高融
点金属などの材料を使用せず、従来のスパッタ法で微細
なコンタクトが埋め込めるため、将来の微細デバイス作
製で従来の製造プロセスをそのまま使用できる効果があ
る。
が劣化せず、しかも微細なコンタクトも十分埋めこむこ
とができる。また本発明を用いれば、埋め込み用の高融
点金属などの材料を使用せず、従来のスパッタ法で微細
なコンタクトが埋め込めるため、将来の微細デバイス作
製で従来の製造プロセスをそのまま使用できる効果があ
る。
第１図は本発明の半導体装置の製造方法の一実施例を示
す断面図である。第２図は本発明の作用を説明するAl-G
eの相図である。第３図は本発明により形成するコンタ
クトホール部の断面の粒子構造を示す走査電子顕微鏡写
真である。 １……Si基板、２……酸化膜、３……ポリシリコン膜、
４……Al−５％Ge膜、10……コンタクトホール、15……
ｐ+拡散層。
す断面図である。第２図は本発明の作用を説明するAl-G
eの相図である。第３図は本発明により形成するコンタ
クトホール部の断面の粒子構造を示す走査電子顕微鏡写
真である。 １……Si基板、２……酸化膜、３……ポリシリコン膜、
４……Al−５％Ge膜、10……コンタクトホール、15……
ｐ+拡散層。
Claims (1)
- 【請求項１】ホールを形成した半導体装置の製造方法に
おいて、ホール内及び基板上にシリコン膜を形成したの
ち、基板温度を室温より高くAl-Ge合金の共晶温度以下
に設定して、Al-Ge合金を、前記シリコン膜上に半溶融
状態でスパッタ成膜して、ホールを埋め込む工程を有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288812A JP2736371B2 (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
| KR1019910018943A KR960010005B1 (ko) | 1990-10-25 | 1991-10-25 | 반도체 디바이스 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288812A JP2736371B2 (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162569A JPH04162569A (ja) | 1992-06-08 |
| JP2736371B2 true JP2736371B2 (ja) | 1998-04-02 |
Family
ID=17735055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288812A Expired - Fee Related JP2736371B2 (ja) | 1990-10-25 | 1990-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736371B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336554B1 (ko) * | 1994-11-23 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자의배선층형성방법 |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183052A (en) * | 1981-05-06 | 1982-11-11 | Seiko Epson Corp | Semiconductor |
| JPS58158916A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1990
- 1990-10-25 JP JP2288812A patent/JP2736371B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162569A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2985692B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| KR0161116B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| JP2736371B2 (ja) | 半導体装置の製造方法 | |
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| JP2601020B2 (ja) | 半導体装置及びその製造方法 | |
| JP2658568B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04221821A (ja) | 半導体装置の製造方法 | |
| KR960010005B1 (ko) | 반도체 디바이스 및 그 제조방법 | |
| JPS60130825A (ja) | 半導体装置の製造方法 | |
| JPS6079721A (ja) | 半導体構造体の形成方法 | |
| JPH04196420A (ja) | 半導体装置の構造及び製造方法 | |
| JPH02246159A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JP2659798B2 (ja) | 半導体装置 | |
| JPS58202552A (ja) | 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JPH05267214A (ja) | 半導体装置およびその製造方法 | |
| JPH02125615A (ja) | 半導体装置の形成方法 | |
| JP3341527B2 (ja) | 半導体素子 | |
| JPH0318061A (ja) | 半導体装置の製造方法 | |
| JPH0682829B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |