JPH0318061A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0318061A JPH0318061A JP15320589A JP15320589A JPH0318061A JP H0318061 A JPH0318061 A JP H0318061A JP 15320589 A JP15320589 A JP 15320589A JP 15320589 A JP15320589 A JP 15320589A JP H0318061 A JPH0318061 A JP H0318061A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 101100117236 Drosophila melanogaster speck gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は半導体装置の製造方法に関し、更に詳しくは
半導体基板上の絶縁膜にサブミクロン以下のコンタクト
ホールを形成して金属配線抵抗のした半導体装置の製造
方広に関するものである。
半導体基板上の絶縁膜にサブミクロン以下のコンタクト
ホールを形成して金属配線抵抗のした半導体装置の製造
方広に関するものである。
（ロ）従来の技術
従来のこの種の金属配線としてのビット線あるいはワー
ド線は、Ｔ ｉＷ， ＷＳ ｉ， Ａ Ｉ −Ｓ ｉ等
の配線材料をコンタクトホールを含む絶縁膜全面に沿っ
て形成されていた。
ド線は、Ｔ ｉＷ， ＷＳ ｉ， Ａ Ｉ −Ｓ ｉ等
の配線材料をコンタクトホールを含む絶縁膜全面に沿っ
て形成されていた。
（ハ）発明が解決しようとする課題
しかし、上記金属配線をサブミクロン以下のコンタクト
ホールに形成するだけでは、コンタクト底部におけるス
テップカバレッジを確保するのが難しく、配線抵抗を増
加させるおそれがある。また、コンタクトホール内には
金属配線だけが形成されており、段差が大きくなって素
子を平坦化するのが難しい。
ホールに形成するだけでは、コンタクト底部におけるス
テップカバレッジを確保するのが難しく、配線抵抗を増
加させるおそれがある。また、コンタクトホール内には
金属配線だけが形成されており、段差が大きくなって素
子を平坦化するのが難しい。
この発明は、配線抵抗を確保できるとともに、平坦化で
きろ半導体装置の製造方法を瓜供することを目的とする
ものである。
きろ半導体装置の製造方法を瓜供することを目的とする
ものである。
（二）課題を解決するための手段
この発明は、半導体基板上の絶縁膜に微細なコンタクト
ホールを形成して金属配線をおこなうに際して、 不純物拡牧層を有する半導体基阪上に絶縁膜を形成し、
不純物拡散層上の絶縁膜を除去して微細なコンタクトホ
ールを形成し、そのコンタクトホールを含む絶縁膜全面
に、高融点金属やその合金あるいはシリサイドの配線膜
を形成し、続いて全面に導電性膜を形成してコンタクト
ホールを埋設し、しかる後エッチバックを付してコンタ
クトホール内のみに上記導電性膜を残存させることを特
徴とする半導体装置の製這方法である。
ホールを形成して金属配線をおこなうに際して、 不純物拡牧層を有する半導体基阪上に絶縁膜を形成し、
不純物拡散層上の絶縁膜を除去して微細なコンタクトホ
ールを形成し、そのコンタクトホールを含む絶縁膜全面
に、高融点金属やその合金あるいはシリサイドの配線膜
を形成し、続いて全面に導電性膜を形成してコンタクト
ホールを埋設し、しかる後エッチバックを付してコンタ
クトホール内のみに上記導電性膜を残存させることを特
徴とする半導体装置の製這方法である。
すなわち、この発明は金属配線膜を有するコンタクトホ
ール内を導電性膜で埋設するようにしたものである。
ール内を導電性膜で埋設するようにしたものである。
この発明における導電性膜としては、材料としてポリシ
リコンが好ましいものとして挙げられる。
リコンが好ましいものとして挙げられる。
さらにリンなどの不純物をドープしたしのがより好まし
い。たとえば、Ｎ゜ボリＳ【膜の形成方法としては、リ
ンを高濃度にドープしたポリＳｔを気相成長法によって
コンタクトホールに埋設したり、ボリＳｉを堆積してか
らリンをドープしたりする公知の方法が挙げられる。
い。たとえば、Ｎ゜ボリＳ【膜の形成方法としては、リ
ンを高濃度にドープしたポリＳｔを気相成長法によって
コンタクトホールに埋設したり、ボリＳｉを堆積してか
らリンをドープしたりする公知の方法が挙げられる。
（ホ）作用
金属配線膜を有するコンタクトホール内を導電性膜で埋
設するようにしたことから、コンタクト底部のステップ
カバレッジを確保できて配線抵抗を低減できる。また、
導電性膜により、素子を平坦化できる。
設するようにしたことから、コンタクト底部のステップ
カバレッジを確保できて配線抵抗を低減できる。また、
導電性膜により、素子を平坦化できる。
（へ）実施例
以下この発明の実施例を図面に基づいて説明する。なお
、それによってこの発明が限定されるものではない。
、それによってこの発明が限定されるものではない。
第ｌ図（ｄ）において、不純物拡散層２を有するンリコ
ン基板３の表面に形成された絶縁膜ｌに、０．８μｍの
開口径を有するコンタクトホール６が形成され、コンタ
クトホール６を含む絶縁膜ｌ上に沿ってスバッタ法によ
りＴｉＷ膜４が形成され、さらにコンタクトホール６内
のＴｉＷ膜上にはコンタクトホール６を埋設するよう高
濃度にリンがドープされたＮ゛ボリＳｉ膜５が配設され
ている。
ン基板３の表面に形成された絶縁膜ｌに、０．８μｍの
開口径を有するコンタクトホール６が形成され、コンタ
クトホール６を含む絶縁膜ｌ上に沿ってスバッタ法によ
りＴｉＷ膜４が形成され、さらにコンタクトホール６内
のＴｉＷ膜上にはコンタクトホール６を埋設するよう高
濃度にリンがドープされたＮ゛ボリＳｉ膜５が配設され
ている。
以下製造方法について説明する。
なお、不純物拡散，１２を有するＳｉ基板３上に絶縁膜
ｌを形成し、不純物ｔＩ２：牧層２上の絶縁膜ｌを除去
して微細な０．８μの径のコンタクトホール６を形成し
［第１図（ａ）参照］、そのコンタクトホール６を含む
絶縁嘆１全面にスペック法によりＴｔＷの配線膜４を形
威し［第１図（ｂ）参照］、続いて全面に導電性のＮ゛
ボリＳｉ膜５を気相戊長法によって形成してコンタクト
ホール６を埋設し［第１図（ｃ）参照］、しかる後エッ
チバックを付してコンタクトホール６内のみに導電性膜
５を残存させろ〔第１図（ｄ）参照］。
ｌを形成し、不純物ｔＩ２：牧層２上の絶縁膜ｌを除去
して微細な０．８μの径のコンタクトホール６を形成し
［第１図（ａ）参照］、そのコンタクトホール６を含む
絶縁嘆１全面にスペック法によりＴｔＷの配線膜４を形
威し［第１図（ｂ）参照］、続いて全面に導電性のＮ゛
ボリＳｉ膜５を気相戊長法によって形成してコンタクト
ホール６を埋設し［第１図（ｃ）参照］、しかる後エッ
チバックを付してコンタクトホール６内のみに導電性膜
５を残存させろ〔第１図（ｄ）参照］。
このようにして本実施例では、ＴｉＷ膜４をスバッタし
たたけではステップカバレッジが不十分であり、また、
段差が大きいものを、Ｎ゛ボリＳｉをコンタクトホール
６内に埋設することにより、配線抵抗を確保できた。続
いて、エッチバックを施したので、平坦化を容易におこ
なうことができた。
たたけではステップカバレッジが不十分であり、また、
段差が大きいものを、Ｎ゛ボリＳｉをコンタクトホール
６内に埋設することにより、配線抵抗を確保できた。続
いて、エッチバックを施したので、平坦化を容易におこ
なうことができた。
（ト）発明の効果
以上のようにこの発明によれば、半導体基坂上の絶縁膜
に微細なコンタクトホールを形威して金属配線をおこな
うに際して、金属配線膜を有するコンタクトホール内を
導電性嘆で埋設するようにしたことから、コンタクト底
部のステップカバレッジを確保できて配線抵抗を低減で
きる効果がある。
に微細なコンタクトホールを形威して金属配線をおこな
うに際して、金属配線膜を有するコンタクトホール内を
導電性嘆で埋設するようにしたことから、コンタクト底
部のステップカバレッジを確保できて配線抵抗を低減で
きる効果がある。
また、導電性膜により、素子を平坦化できる利点を有す
る。
る。
第１図はこの発明の一実施例を説明するための製造工程
説明図である。 １・・・・・・絶縁膜、 ２・・・・・・不純物
拡散層、３・・・・・・Ｓ＋基板、 ４・・・・・・ＴｔＷ膜（配線＠）、 ５・・・・・・Ｎ゛ボリＳ［膜（導電性膜）、６・・・
・・・コンタクトホール。
説明図である。 １・・・・・・絶縁膜、 ２・・・・・・不純物
拡散層、３・・・・・・Ｓ＋基板、 ４・・・・・・ＴｔＷ膜（配線＠）、 ５・・・・・・Ｎ゛ボリＳ［膜（導電性膜）、６・・・
・・・コンタクトホール。
Claims (1)
- １、半導体基板上の絶縁膜に微細なコンタクトホールを
形成して金属配線をおこなうに際して、不純物拡散層を
有する半導体基板上に絶縁膜を形成し、不純物拡散層上
の絶縁膜を除去して微細なコンタクトホールを形成し、
そのコンタクトホールを含む絶縁膜全面に、高融点金属
やその合金あるいはシリサイドの配線膜を形成し、続い
て全面に導電性膜を形成してコンタクトホールを埋設し
、しかる後エッチバックを付してコンタクトホール内の
みに上記導電性膜を残存させることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15320589A JPH0318061A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15320589A JPH0318061A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318061A true JPH0318061A (ja) | 1991-01-25 |
Family
ID=15557344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15320589A Pending JPH0318061A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318061A (ja) |
-
1989
- 1989-06-14 JP JP15320589A patent/JPH0318061A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP3108447B2 (ja) | 半導体装置及びその製造方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPH0318061A (ja) | 半導体装置の製造方法 | |
| JPH02143527A (ja) | 配線形成方法 | |
| US7329606B1 (en) | Semiconductor device having nanowire contact structures and method for its fabrication | |
| JPS5923544A (ja) | 半導体装置の製造方法 | |
| JPH04221821A (ja) | 半導体装置の製造方法 | |
| JPH0579165B2 (ja) | ||
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JP2736371B2 (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JPH0587133B2 (ja) | ||
| JP2817230B2 (ja) | 半導体装置の製造方法 | |
| JP2716977B2 (ja) | 半導体装置の製造方法 | |
| JPS62150846A (ja) | 半導体装置の製造方法 | |
| JP2940986B2 (ja) | 半導体装置の製造方法 | |
| JPH0382126A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH01264214A (ja) | 半導体装置の製造方法 | |
| JPH05166943A (ja) | 半導体装置の製造方法 |