JPH0382126A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特に
選択タングステンＣＶＤ技術を利用した接続孔の埋込み
技術に関するものである。

〔従来の技術〕

半導体集積回路装置の高密度化とともにＡｌ配線が微細
化されるに伴い、半導体基板と配線、あるいは上下の配
線層間を接続する接続孔のアスペクト比（接続孔の深さ
／径）が増大し、接続孔内でのＡｌ膜のステップカバレ
ージ低下に起因する断線不良が深刻な問題となってきた
。その対策として、Ｗ　Ｆ　ｓ　＋　８２　や、ＷＦ、
＋シランなどの反応ガスを用いて接続孔にＷ膜を埋込む
、いわゆる選択Ｗ−ＣＶＤ技術が注目されている。この
選択Ｗ−ＣＶＤ技術については、例えば日本ニス・ニス
・ティ社発行、「ソリッド・ステイト・テクノロジー（
Ｓｏｌｉｄ　５ｔａｔｅ　Ｔｅｃｈｎｏｌｏｇｙ）　／
　１９８７年１月」Ｐ４５〜Ｐ５３に詳述されている。

〔発明が解決しようとする課題〕

ところで、選択Ｗ−ＣＶＤ技術を利用して深さの異なる
複数の接続孔に同一工程でＷ膜を埋込む場合においては
、Ｗ膜の成長速度が接続孔の深さに関係なく一定である
ため、深い接続孔にはＷ膜が充分に埋込まれなかったり
、浅い接続孔にはＷ膜が過剰に埋込まれたりするなど、
接続孔によってＷ膜に過不足が生じる。

その結果、深い接続孔ではＡｌ膜のステップカバレージ
が低下するためにＡｊ！配線が断線したり、Ａｌ配線と
Ｗ膜との接合部の抵抗が増大したりする問題が生じ、浅
い接続孔ではその開口部から溢れ出たＷ膜が隣接する接
続孔や上層の配線と短絡するという問題が生じる。

本発明は、上記した問題点に着目してなされたものであ
り、その目的は、深さの異なる複数の接続孔に過不足な
くＷ膜を埋込むことのできる技術を提供することにある
。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。

本願の一発明である半導体集積回路装置の製造方法は、
層間絶縁膜に開孔された接続孔を通じてＭＯＳ−ＦＥＴ
の一方の半導体領域とゲート電極のそれぞれに配線を接
続するに際し、あらかじめ前記ゲート電極を覆う絶縁膜
上に前記半導体領域に接続され、かつその一部が前記ゲ
ート電極を覆う引出し電極を形成した後、前記ゲート電
極の上方の層間絶縁膜を開孔して前記引出し電極に達す
絶縁膜の上方の層間絶縁膜を開孔して前記フィールド絶
縁膜上に位置するゲート電極に達する第二の接続孔を形
成し、次に選択ＣＶＤ法を用いて前記第一の接続孔と第
二の接続孔のそれぞれに同一工程でＷ膜を埋込んだ後、
前記層間絶縁膜上に堆積した配線用導電膜をパターニン
グして前記半導体領域とゲート電極のそれぞれに配線を
接続するものである。

本願の他の発明である半導体集積回路装置の製造方法は
、選択ＣＶＤ法を用いて深い接続孔と浅い接続孔のそれ
ぞれにＷ膜を埋込むに際し、まず深い接続孔を形成した
後、この接続孔にこの接続孔と浅い接続孔との差に相当
する膜厚のＷ膜を埋込み、次に浅い接続孔を形成した後
、この接続孔と深い接続孔のそれぞれに同一工程でＷ膜
を埋込むものである。

本願のさらに他の発明である半導体集積回路装置の製造
方法は、選択ＣＶＤ法を用いて深い接続孔と浅い接続孔
のそれぞれにＷ膜を埋込むに際し、まず同で工程でそれ
ぞれの接続孔に浅い接続孔の深さに相当する膜厚のＷ膜
を埋込み、次にそれぞれの接続孔を覆うように絶縁膜を
堆積した後、前記絶縁膜の一部をエツチングして深い接
続孔のＷ膜を露出させ、次に深い接続孔にＷ膜を埋込ん
だ後、前記絶縁膜の残部をエツチングして浅い接続孔の
Ｗ膜を露出させるものである。

〔作用〕

ＭＯＳ−ＦＥＴの一方の半導体領域に配線を接続する第
一接続孔をゲート電極上に設ける一方、ゲート電極に配
線を接続する第二接続孔をフィールド絶縁膜上に設ける
前記第一の発明によれば、第一の接続孔の深さと第二の
接続孔の深さをほぼ等しくすることができるので、それ
ぞれの接続孔に過不足なくＷ膜を埋込むことが可能とな
る。

また、前記第二および第三の発明によれば、深い接続孔
と浅い接続孔のそれぞれにＷ膜を埋込むに際し、二段階
工程でＷ膜を埋込むにようにしたので、それぞれの接続
孔に過不足なくＷ膜を埋込むことが可能となる。

以下、第１図〜第一７図を用いて本実施例１による半導
体集積回路装置の製造方法を説明する。

第１図に示すように、例えばｐ−形シリコン単結晶から
なる半導体基板１の主面には、Ｓ】０゜からなるフィー
ルド絶縁膜２と、同じ＜ＳｉＯ２からなるゲート絶縁膜
３が設けられている。ゲート絶縁膜３上には、ＭＯＳ−
ＦＥＴのゲート電極４が設けられており、フィールド絶
縁膜２上には、隣接するＭＯＳ−ＦＥＴのゲート電極４
が設けられている。ゲート電極４は、低抵抗ポリシリコ
ン、Ｗ、Ｍｏなどの高融点金属またはそのシリサイド（
ＷＳ　Ｉｔ　、　Ｍｏ　Ｓ　ｊａ　など）もしくは上記
低抵抗ポリシリコンと高融点金属またはそのシリサイド
との複合膜からなるポリサイドで構成されている。ゲー
ト電極４の両側の基板１には、ＭＯＳ・ＦＥＴのソース
、ドレインを構成する一対のｎ−形半導体領域５ａが設
けられている。ゲート電極４上には、例えば５ｉＯｚか
らなる絶縁膜６が設けられている。この絶縁膜６は、ソ
ース、ドレインの一方に接続される引出し電極とゲート
電極４との短絡を防止するために設けられる。

また、ｎ−形半導体領域５ａは、絶縁膜６とゲート電極
４とをマスクにして基板１にｎ形不純物をイオン注入す
ることにより、絶縁膜６およびゲート電極４に対して自
己整合的に形成される。

次に、第２図に示すように、ゲート電極４の側壁にサイ
ドウオールスペーサ７を形成した後、基板１にｎ形不純
物をイオン注入することにより、ゲート電極４の両側の
基板Ｉ　Ｌ　ｎ　”形半導体領域５ｂを形成する。ｎ゛
形半導体領域５ｂは、サイドウオールスペーサ７、絶縁
膜６、ゲート電極４に対して自己整合的に形成される。

これにより、ＭＯＳ−ＦＥＴのソース、ドレインは、ｎ
−形半導体領域５ａとｎ゛形半導体領域５ｂとで構成さ
れた、いわゆるＬ　Ｄ　Ｄ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅ
ｄ　Ｄｒａｉｎ）構造となる。なお、前記サイドウオー
ルスペーサ７は、例えばＣＶＤ法を用いて堆積したＳｉ
○、からなる絶縁膜を異方性エツチングして形成される
。

次に、一方のｎ゛形半導体領域５ｂ上のゲートた後、基
板ｌ上に堆積した導電膜をバターニングして引出し電極
８を形成する。前記ｎ２形半導体領域５ｂ上の絶縁膜〈
一部を除去される）は、前記ｎ゛形半導体領域５ｂ形戒
後形成されるＣＶＤ酸化膜又は、熱酸化膜である。上記
引出し電極８は、第３図に示すように、その一部が一方
のｎ＋形半導体領域５ｂに接続され、かつ他の一部がゲ
ート電極４の上方を覆うようにパターニングされる。引
出し電極８は、例えば低抵抗ポリシリコン、Ｍｏ、Ｗな
どの高融点金属またはそのシリサイド（Ｍｏ　Ｓ　＋２
　、　ＷＳ　ｉｔ　など）で構成される。弓出し電極８
の一部をゲート電極４の上方を覆うように設けたので、
第３図に示すように、基板１の主面から引出し電極８の
上面までの高さ（ｄｌ）と、基板ｌの主面からフィール
ド絶縁膜２上に位置するゲート電極４の上面までの高さ
（ｄ２）は、はぼ等しくなる。この高さｄ、、ｄ、の差
は、引出し電極８の膜厚を制御することによってさらに
小さくすることができる。例えば、ゲート電極４の膜厚
板ｌの主面からフィールド絶縁膜２の上面までの高さ（
ｄ、）が４０００人ある場合は、（ゲート絶縁膜３の膜
厚は殆ど無視してよいので）　ｄｚ　″＝−４０００人
＋３０００人＝７０００人である。従って、この場合は
、引出し電極８の膜厚を２０００人にすることにより、
ｄ、　　″ｑ３０００人＋２０００人＋２０００人＝７
０００人となるので、ｄ。

ｚｄ２となる。

次に、第４図に示すように、基板１の全面に層間絶縁膜
９を堆積し、この層間絶縁膜９をリフローあるいはエッ
チバッグすることにより、その表面を平坦化する。層間
絶縁膜９は、例えばＣＶＤ法を用いて堆積したＢ　Ｐ　
Ｓ　Ｇ（Ｂｏｒｏ　Ｐｈｏｓｐｈｏ　５ｉｌｉｃａｔｅ
　Ｇｌａｓｓ）　、あるいはこのＢＰＳＧと５ＯＧ（Ｓ
ｐｉｎ　Ｏｎ　Ｇｌａｓｓ）　　との複合膜で横絞され
る。

続いて、第５図に示すように、ゲート絶縁膜３上に形成
されたゲート電極４の上方の層間絶縁膜９をエツチング
により開孔して引出し電極８に達する第一の接続孔１０
ａを形成するとともに、フィールド絶縁膜２の上方の層
間絶縁膜９および絶縁膜６を開孔してゲート電極４に達
する第二の接続孔１０ｂを形成する。接続孔１０ａ、ｌ
Ｏｂは、基板１の主面からそれらの底部までの高さ（ｄ
。

ｄ２）がほぼ等しいので、それらの深さもほぼ等しくな
る。

このようにして、ｎ゛形半導体領域５ｂに接続される接
続孔１０ａとゲート電極４に接続される接続孔１０ｂの
それぞれの深さをほぼ等しくした後、第６図に示すよう
に、Ｗ　Ｆｓ　＋　Ｈ２、Ｗ　Ｆａ＋シランなどの反応
ガスを用いた選択ＣＶＤ法により、上記接続孔１０ａ、
１０ｂのそれぞれにＷ膜１１を埋込む。接続孔１０ａ、
１０ｂのそれぞれの深さは、前記のようにほぼ等しいの
で、Ｗ膜１１は、接続孔１０ａ、１０ｂのいずれにも過
不足なく埋込まれる。

その後、スパッタ法を用いて前記層間絶縁膜９上にＡｌ
などの導電膜を堆積し、この導電膜をバターニングする
ことにより、第７図に示すように、接続孔１０ａおよび
引出し電膜８を通じてｎ゛形接続孔１０ｂを通じてゲー
ト電極４に接続される配線１２ｂが完成する。

このように、本実施例１では、ＭＯＳ−ＦＥＴの一方の
ｎ“形半導体領域５ｂと配線１２ａとを接続するための
接続孔１０ａをゲート電極４上に設けるとともに、ゲー
ト電極４と配線１２ｂとを接続するための接続孔１０ａ
をフィールド絶縁膜２上に設けたので、接続孔１０ａ、
１０ｂの深さがほぼ等しくなる結果、接続孔ｔｏａ、１
０ｂのそれぞれに過不足なくＷ膜１１を埋込むことがで
きる。また本実施例１では、層間絶縁膜９の表面を平坦
化し、この層間絶縁膜９上に形成される配線１２ａ、１
２ｂ間に段差が生じないようにしたので、配線１２ａと
上層の配線とを接続するための接続孔の深さと、配線１
２ｂと上層の配線とを接続するための接続孔の深さとが
必然的に等しくなり、これらの接続孔のそれぞれにも過
不足なくＷ膜を埋込むことができる。

〔実施例２〕 よる半導体集積回路装置の製造方法を説明する。

第８図に示すように、例えばｐ−形シリコン単結晶から
なる半導体基板１の主面には、ＳｉＯ２からなるフィー
ルド絶縁膜２が設けられている。

このフィールド絶縁膜２で周囲を囲まれた図示しない活
性領域の主面には、ＭＯＳ−ＦＥＴあるいはバイポーラ
・トランジスタなどの半導体素子が設けられている。フ
ィールド絶縁膜２上には、例えば５ｉＯｚからなる絶縁
膜６が設けられており、その上には、Ａｌなどの導電膜
からなる第一層目の配線１３が設けられている。この配
線１３上には、例えばＢＰＳＧからなる第一層目の層間
絶縁膜１４が設けられており、その上には、ＡＪなどの
導電膜からなる第二層目の配線１５が設けられている。

この配置１１５上には、例えばＢＰＳＧからなる第二層
目の層間絶縁膜１６が設けられている。

以下、前記層間絶縁膜１６上に形成される第三層目の配
線を前記第一層目の配線１３および第二層目の配′ａ１
５のそれぞれに接続する場合について説明する。

まず、第９図に示すように、層間絶縁膜１４゜１６をエ
ツチングして第一層目の配線１３に達する接続孔１７ａ
を形成した後、第１０図に示すように、Ｗ　Ｆｓ　＋　
Ｈ２、Ｗ　Ｆｇ　＋シランなどの反応ガスを用いた選択
ＣＶＤ法により、この接続孔１７ａの中途までＷ膜１１
を埋込む。このＷ膜１１の膜厚は、第二層目の配線１５
上を覆う層間絶縁膜１６の膜厚とほぼ一致させる。

次に、゛第１１図に示すように、層間絶縁膜１６をエツ
チングして第二層目の配線１５に達する接続孔１７ｂを
形成する。この接続孔１７ｂの深さは、前記接続孔１７
ａの開孔部からその内部に埋込まれたＷ膜１１の表面ま
での深さとほぼ一致している。すなわち、この段階で接
続孔１７ａ、１７ｂのそれぞれの深さは、はぼ等しくな
る。

次に、第１２図に示すようにＷＦ８　＋Ｈ２、ＷＦ、＋
シランなどの反応ガスを用いた選択ＣＶＤ法により、接
続孔１７ａ、１７ｂのそれぞれにＷ膜１１を埋込むこと
により、接続孔１７ａ、１７ｂのそれぞれには、均一に
ＷＭｌｌが埋込まれる。

その後、スパッタ法を用いて層間絶縁膜１６上にＡｉｌ
などの導電膜を堆積し、この導電膜をバターニングする
ことにより、第１３１！ｌに示すように、接続孔１７ａ
を通じて第一層目の配線１３に接続される配線１８ａ１
および接続孔１７ｂを通じて第二層目の配線１５に接続
される配ｍ１ｌｌｌｂが完成する。

接続孔１７８．１７ｂのそれぞれにＷ膜１１を均一に埋
込むには、次のような方法もある。

まず、第１４図に示すように、層間絶縁膜１４゜１６を
エツチングして第一層目の配線１３に達する接続孔１７
ａと、第二層目の配線１５に達する接続孔１７ｂとを同
時に形成した後、第１５図に示すように、ＷＦｓ　＋Ｈ
ｚ　、ＷＦｅ　＋シランなどの反応ガスを用いた選択Ｃ
ＶＤ法により、それぞれの接続孔１７ａ、１７ｂにＷ膜
１１を埋込む。

このＷ膜１１の膜厚は、第二層目の配線１５に達する浅
い接続孔１７ｂの深さとほぼ一致させる。

次に、第１６図に示すように、基板１の全面に絶縁膜１
９を堆積し、その一部をエツチングして接続孔１７ａの
上の絶縁膜１９を除去する。一方、接続孔１７ｂの上に
はこの絶縁膜１９を残す。絶縁膜１９は、例えばＣＶＤ
法を用いて堆積したＳ１０、やＳＯＧなどにより構成さ
れる。

次に、第１７図に示すように、ＷＦｇ　＋Ｈ２ＷＦ、＋
シランなどの反応ガスを用いた選択ＣＶＤ法により、絶
縁膜１９で覆われていない接続孔１７ａにＷ膜１１を埋
込む。

次に、絶縁膜１９をエツチングにより除去した後、スパ
ッタ法を用いて層間絶縁膜１６上にＡｉなどの導電膜を
堆積し、この導電膜をパターニングすることにより、前
記第１３図に示す配線１８ａ、Ｉｇｂが完成する。

このように、本実施例２では、接続孔１７ａ。

ＩＴｂに二工程でＷ膜１１を埋込むようにしたので、深
さの異なる接続孔１７ａ、１７ｂに均一にＷ膜１１を埋
込むことができる。

また、従来は第三層目の配線から第一層目の配いたが、
本実施例２によれば、第三層目の配線を直接第一層目の
配線に接続することができるので、配線設計ルールが縮
小でき、半導体集積回路装置の高集積化を促進すること
ができる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

前記実施例２では、第三層目の配線を第一層目の配線お
よび第二層目の配線に接続する場合について説明したが
、本発明は、例えば第二層目の配線を基板の半導体領域
および第一層目の配線に接続する場合にも適用すること
ができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

（１）１層間絶縁膜に開孔された接続孔を通じてＭ○れ
ぞれに配線を接続するに際し、あらかじめ前記ゲート電
極を覆う絶縁膜上に前記半導体領域に接続され、かつそ
の一部が前記ゲート電極を覆う弓出し電極を形成した後
、前記ゲート電極の上方の層間絶縁膜を開孔して前記引
出し電極に達する第一の接続孔を形成するとともに、フ
ィールド絶縁膜の上方の層間絶縁膜を開孔して前記フィ
ールド絶縁膜上に位置するゲート電極に達する第二の接
続孔を形成し、次に選択ＣＶＤ法を用いて前記第一の接
続孔と第二の接続孔のそれぞれに同一工程でＷ膜を埋込
んだ後、前記層間絶縁膜上に堆積した配線用導電膜をバ
ターニングして前記半導体領域とゲート電極のそれぞれ
に配線を接続する半導体集積回路装置の製造方法によれ
ば、前記第一の接続孔の深さと第二の接続孔の深さをほ
ぼ等しくすることができるので、それぞれの接続孔に過
不足なくＷ膜を埋込むことができる。

（２）０選択ＣＶＤ法を用いて深い接続孔と浅い接続孔
のそれぞれにＷ膜を埋込むに際し、まず深い接い接続孔
との差に相当する膜厚のＷ膜を埋込み、次に浅い接続孔
を形成した後、この接続孔と深い接続孔のそれぞれに同
一工程でＷ膜を埋込む半導体集積回路装置の製造方法に
よれば、前記〔１）と同様の効果を得ることができる。

（３）９選択ＣＶＤ法を用いて深い接続孔と浅い接続孔
のそれぞれにＷ膜を埋込むに際し、まず同一工程でそれ
ぞれの接続孔に浅い接続孔の深さに相当する膜厚のＷ膜
を埋込み、次にそれぞれの接続孔を覆うように絶縁膜を
堆積した後、前記絶縁膜の一部をエツチングして深い接
続孔のＷ膜を露出させ、次に深い接続孔にＷ膜を埋込ん
た後、前記絶縁膜の残部をエツチングして浅い接続孔の
Ｗ膜を露出させる半導体集積回路装置の製造方法によれ
ば、前記（１）と同様の効果を得ることができる。

【図面の簡単な説明】

第１図〜第７図は、本発明の一実施例である半導体集積
回路装置の製造方法を示す半導体基板の要部断面図、 第８図〜第エフ図は、本発明の他の実施例である半導体
集積回路装置の製造方法を示す半導体基板の要部断面図
である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ゲート絶縁膜、４・・・ゲート電極、５ａ・・・ｎ
−形半導体領域、５ｂ・・・ｎ゛形半導体領域、６，１
９・・・絶縁膜、７・・・サイドウオールスペーサ、８
・・・引出し電極、９゜１４．１６−・−層間絶縁膜、
１０ａ、１０ｂ。 １７ａ、１７ｂ・・・接続孔、１１・・・Ｗ膜、１２ａ
、１２ｂ、１３．’１５．１８ａ、１８ｂ・・・配線。 ）、 弔 図 ａ ａ ゲート電極 第 図 ｂ ５＆ ａ ｂ 第 ３ 図 第 図 第 図 第 図 第８ 図 １ら 第 図 第１０図 第１５図 第１７図

Claims (1)

1. 【特許請求の範囲】 １、層間絶縁膜に開孔された接続孔を通じてＭＯＳ・Ｆ
   ＥＴの一方の半導体領域とゲート電極のそれぞれに配線
   を接続するに際し、あらかじめ前記ゲート電極を覆う絶
   縁膜上に前記半導体領域に接続され、かつその一部が前
   記ゲート電極を覆う引出し電極を形成した後、前記ゲー
   ト電極の上方の層間絶縁膜を開孔して前記引出し電極に
   達する第一の接続孔を形成するとともに、フィールド絶
   縁膜の上方の層間絶縁膜を開孔して前記フィールド絶縁
   膜上に位置するゲート電極に達する第二の接続孔を形成
   し、次いで選択ＣＶＤ法を用いて前記第一の接続孔と第
   二の接続孔のそれぞれに同一工程でタングステン膜を埋
   込んだ後、前記層間絶縁膜上に堆積した配線用導電膜を
   パターニングして前記半導体領域とゲート電極のそれぞ
   れに配線を接続することを特徴とする半導体集積回路装
   置の製造方法。 ２、前記引出し電極の膜厚を制御することにより、前記
   第一の接続孔の深さと前記第二の接続孔の深さをほぼ等
   しくすることを特徴とする請求項１記載の半導体集積回
   路装置の製造方法。 ３、前記層間絶縁膜をリフローまたはエッチバッグして
   その表面を平坦化することを特徴とする請求項１記載の
   半導体集積回路装置の製造方法。 ４、選択ＣＶＤ法を用いて深い接続孔と浅い接続孔のそ
   れぞれにタングステン膜を埋込むに際し、まず深い接続
   孔を形成した後、この接続孔にこの接続孔と浅い接続孔
   との差に相当する膜厚のタングステン膜を埋込み、次に
   浅い接続孔を形成した後、この接続孔と深い接続孔のそ
   れぞれに同一工程でタングステン膜を埋込むことを特徴
   とする半導体集積回路装置の製造方法。 ５、選択ＣＶＤ法を用いて深い接続孔と浅い接続孔のそ
   れぞれにタングステン膜を埋込むに際し、まず同一工程
   でそれぞれの接続孔に浅い接続孔の深さに相当する膜厚
   のタングステン膜を埋込み、次いでそれぞれの接続孔を
   覆うように絶縁膜を堆積した後、前記絶縁膜の一部をエ
   ッチングして深い接続孔のタングステン膜を露出させ、
   次いで深い接続孔にタングステン膜を埋込んだ後、前記
   絶縁膜の残部をエッチングして浅い接続孔のタングステ
   ン膜を露出させることを特徴とする半導体集積回路装置
   の製造方法。